一种可变衰减系统，其包括一操控核心，其连续地导引一信号至具有多个输入端的衰减器。一个具有从分立器件构造的衰减器的实施例在该衰减器各单个输入端之间连接地插入一个信号。若干分立输入端之间的连续的插入也可用于连续结构的衰减器。在一个全集成的实施例中，通过沿着连续的衰减器移动一个载波域，获得连续的输入控制。一个分离的输出级采用自适应偏置以减小不必要的电流消耗。
一个操控核心，其被构造和配置为接收一输入电流信号并连续地导引所述电流信号至衰减器的多个输入端，以响应于多个内插信号；和内插器，其被构造和配置用于产生所述多个内插信号，以响应于一控制信号；
其中，当所述控制信号变化时，所述内插信号之一逐渐增加而相邻的内插信号逐渐减少。
所述衰减器的多个输入端包括若干个分立输入端；和所述操控核心被构造和配置为在所述分立输入端之间连续地内插所述电流信号。
所述衰减器的多个输入端包括一连续输入端；和所述操控核心被构造和配置为沿着所述连续输入端引导所述电流信号。
所述衰减器的多个输入端包括一连续输入端；和所述操控核心被构造和配置为在所述连续输入端上的若干点之间连续地内插所述电流信号。
5.根据权利要求1所述的系统，其中，所述衰减器包括一分立的结构。
6.根据权利要求1所述的系统，其中，所述衰减器包括一连续的结构。
7.根据权利要求1所述的系统，其中，所述操控核心包括一分立的结构。
8.根据权利要求1所述的系统，其中，所述操控核心包括一连续的结构。
9.根据权利要求1所述的系统，其中，所述衰减器包括一分立的结构，并且所述操控核心包括一分立的结构。
10.根据权利要求1所述的系统，其中，所述衰减器包括一连续的结构，并且所述操控核心包括一分立的结构。
11.根据权利要求1所述的系统，其中，所述衰减器包括一连续的结构，并且所述操控核心包括一连续的结构。
12.根据权利要求1所述的系统，其中：所述衰减器包括一分立的结构；和
所述操控核心被构造和配置为在所述多个输入端之间连续地内插所述电流信号。
13.根据权利要求1所述的系统，其中：所述衰减器包括一连续的结构；和
所述操控核心被构造和配置为在所述多个输入端之间连续地内插所述电流信号。
14.根据权利要求1所述的系统，其进一步包括：具有多个输入端的一个第二衰减器；和
一个第二操控核心，其被构造和配置为在所述第二衰减器的多个输入端之间连续地引导第二电流信号。
15.根据权利要求1所述的系统，所述衰减器包括：一个阻抗层，其具有第一边缘和第二边缘，所述第一边缘用于接收所述电流信号，所述第二边缘与所述第一边缘相对；
位于所述阻抗层的相对端的第一终止接触点和第二终止接触点；
一个接地接触点，其沿着所述阻抗层的所述第二边缘布置。
16.根据权利要求15所述的系统，其中，所述阻抗层包括一种半导体材料。
17.根据权利要求16所述的系统，其中，所述衰减器制造在半导体器件上，且所述半导体材料包括位于所述半导体器件内的一埋入层。
18.根据权利要求15所述的系统，其中，所述阻抗层两端之间的长度为74单位，两边缘之间的宽度为12单位。
19.根据权利要求1所述的系统，其中：所述衰减器包括一个具有输入边缘的连续结构；和所述操控核心包括一系列控制晶体管，它们沿着所述衰减器的输入边缘布置。
20.根据权利要求19所述的系统，其中，所述系列控制晶体管被配置用于沿着所述衰减器的输入边缘在多个点之间连续地插入所述电流信号，以响应于所述多个内插信号。
21.根据权利要求19所述的系统，其中，所述内插器连接至所述系列控制晶体管。
22.根据权利要求19所述的系统，其中，所述衰减器包括做成一埋入层的半导体材料。
23.根据权利要求22所述的系统，其中，所述系列控制晶体管位于所述埋入层之上。
24.根据权利要求23所述的系统，其中：所述控制晶体管包括若干双极结晶体管；和所述埋入层作为所述控制晶体管的子集电极工作。
25.根据权利要求19所述的系统，其中，所述衰减器和控制晶体管制造在一单独的隔离沟道上。
26.根据权利要求19所述的系统，其中，所述输入边缘包括所述衰减器的第一边缘，并且所述衰减器包括：一阻抗层，其具有与所述第一边缘相对的第二边缘；
位于所述阻抗层相对两端的第一终止接触点和第二终止接触点；
27.根据权利要求19所述的系统，其进一步包括：具有一输入边缘的一第二连续衰减器；和
一第二系列控制晶体管，它们沿着所述第二连续衰减器的输入边缘布置。
28.根据权利要求27所述的系统，其中：所述衰减器和所述第二连续衰减器包括一个半导体材料的埋入层；和所述系列控制晶体管和所述第二系列控制晶体管沿着所述埋入层相对的边缘布置。
29.根据权利要求28所述的系统，其进一步包括沿着所述埋入层的中心线布置的接地接触点。
30.根据权利要求1所述的系统，其中，所述衰减器和所述操控核心形成一个前级，以及还包括：一个输出级，其连接至所述前级，并被构造和配置用于产生一输出信号，以响应于一个来自所述前级的输入信号，其中所述输出级具有一偏置电流；和一个自适应偏置控制电路，其连接至所述输出级，并被构造和配置用于控制所述偏置电流以响应于所述输入信号的幅值。
31.一种衰减信号的方法，其包括：由内插器产生多个内插信号，以响应于一控制信号；由操控核心接收一电流信号并连续地导引所述电流信号至一衰减器的多个输入端，以响应于所述多个内插信号；其中，当所述控制信号变化时，所述内插信号之一逐渐增加而相邻的内插信号逐渐减少。
32.根据权利要求31所述的方法，其中，连续地导引所述电流信号至所述衰减器的多个输入端的过程包括在所述衰减器上的分立输入端之间连续地内插所述电流信号。
33.根据权利要求31所述的方法，其中，连续地导引所述电流信号至所述衰减器的多个输入端的过程包括沿着所述衰减器上的连续输入端导引所述电流信号。
34.根据权利要求31所述的方法，其中，连续地导引所述电流信号至所述衰减器的多个输入端的过程包括沿着所述衰减器上的连续输入端在若干个分立点之间连续地内插所述电流信号。
35.根据权利要求33所述的方法，其中，沿着所述衰减器上的连续输入端导引所述电流信号的过程包括：在所述连续输入端产生一个载波域；和
36.根据权利要求31所述的方法，所述方法进一步包括：将被衰减的信号从所述衰减器连接至具有偏置电流的输出级；和自适应地控制所述偏置电流以响应施加于所述输出级的所述被衰减的信号的幅值。
内插器，其用于产生多个内插信号，以响应于一控制信号；和用于响应于所述多个内插信号连续地导引所述电流信号至所述用于衰减的装置的所述多个输入端的装置；
其中用于连续地导引的装置包括多个共射共基晶体管；以及其中，当所述控制信号变化时，所述内插信号之一逐渐增加而相邻的内插信号逐渐减少。
38.根据权利要求37所述的系统，其中，用于连续地导引所述电流信号的所述装置包括用于在所述用于衰减的装置的若干分立输入端之间连续地内插所述电流信号的装置。
39.根据权利要求37所述的系统，其中，用于连续地导引所述电流信号的所述装置包括用于沿着所述用于衰减的装置上的连续输入端导引所述电流信号的装置。
40.根据权利要求37所述的系统，其中，用于连续地导引所述电流信号的所述装置包括用于在所述用于衰减的装置上的连续输入端上的若干点之间连续地内插所述电流信号的装置。
41.根据权利要求37所述的系统，其进一步包括：第二装置，其用于衰减第二电流信号；和
第三装置，其用于连续地导引所述第二电流信号至用于衰减的所述第二装置的多个输入端。
42.根据权利要求37的系统，其中，用于衰减信号的装置和用于连续地导引信号的装置形成一个前级，以及还包括：一个输出级，其连接至所述前级，并被构造和配置用于产生一输出信号以响应一个来自所述前级的输入信号，其中所述输出级具有一偏置电流；和用于自适应地控制所述偏置电流的装置用以响应所述输入信号的幅值。
一个输入级，其被构造和配置为将一电压信号转换为一电流信号；
一个操控核心，其被构造和配置为连续地导引所述电流信号至所述衰减器的多个输入端，以响应于多个内插信号；和内插器，其被构造和配置用于产生所述多个内插信号，以响应于一控制信号；
其中，当所述控制信号变化时，所述内插信号之一逐渐增加而相邻的内插信号逐渐减少。
44.根据权利要求43所述的放大器，其中：所述衰减器的多个输入端包括若干分立输入端；和所述操控核心被构造和配置为在所述分立输入端之间连续地插入所述电流信号。
45.根据权利要求43所述的放大器，其中：所述衰减器的多个输入端包括一连续输入端；和所述操控核心被构造和配置为沿着所述连续输入端导引所述电流信号。
46.根据权利要求43所述的放大器，其中：所述衰减器的多个输入端包括一连续输入端；和所述操控核心被构造和配置为在所述连续输入端上的若干点之间连续地插入所述电流信号。
47.根据权利要求43所述的放大器，其进一步包括一个连结至所述衰减器的一个输出端的输出级。
48.根据权利要求43所述的放大器，其中：所述电流信号包括一个差分信号；
一系列控制晶体管，它们被配置为响应于一系列内插信号在所述衰减器网络的多个输入端之间连续地插入一输入电流信号；和一个内插器，其被构造和配置用于产生所述内插信号，以响应于一控制信号；
其中，当所述控制信号变化时，所述内插信号之一逐渐增加而相邻的内插信号逐渐减少。
50.根据权利要求49所述的系统，其中，所述衰减器网络包括一个梯形电阻网络。
51.根据权利要求50所述的系统，其中，所述梯形电阻网络包括一个R2R的网络。
52.根据权利要求49所述的系统，其中：所述系列控制晶体管包括多个共射共基晶体管。
53.根据权利要求52所述的系统，其中，所述共射共基晶体管的每一个具有连接至所述衰减器网络的多个输入端中相对应的一个的第一端子、连接到一公共节点的第二端子，和被连接以接收内插信号的第三端子。
54.根据权利要求49所述的系统，其中：所述内插器包括一个晶体管层，其用于产生一系列部分开关电流；和所述系列控制晶体管用于空间放大所述部分开关电流。
55.根据权利要求49所述的系统，其进一步包括连接至操控核心的一输入级。
56.根据权利要求55所述的系统，其中，所述输入级包括一个跨导级。
57.根据权利要求49所述的系统，其进一步包括连接至所述衰减器网络的一输出级。
58.根据权利要求57所述的系统，其中，所述输出级包括一个跨阻抗级。
59.根据权利要求49所述的系统，其进一步包括：具有多个输入端的一第二衰减器网络；和
一第二系列控制晶体管，它们被配置用于在所述第二衰减器网络的多个输入端之间，连续地插入一个第二输入电流信号，以响应于一系列内插信号。
一个操控核心，其被构造和配置用于将一信号电流连接至所述衰减器沿着所述输入边缘可移动的位置上，以响应于多个内插信号；和一个内插器，其被构造和配置用于产生所述多个内插信号，以响应于一控制信号；
其中，当所述控制信号变化时，所述内插信号之一逐渐增加而相邻的内插信号逐渐减少。
61.根据权利要求60所述的系统，其中。所述的可移动位置包括载波域的质心。
62.根据权利要求60所述的系统，其中，所述操控核心包括一个分布式晶体管，其被构造和配置用于在所述衰减器的输入边缘产生一个载波域。
63.根据权利要求60所述的系统，其中：所述衰减器包括具有第一极性的第一半导体区；和所述操控核心包括一个分布式晶体管，其具有一个第二极性的第二半导体区，所述第二半导体区与所述第一半导体区相邻，并且沿着所述衰减器的输入边缘布置。
64.根据权利要求63所述的系统，其中，所述分布式晶体管进一步包括具有所述第一极性的第三半导体区，其与所述第二半导体区相邻，并且沿着所述衰减器的输入边缘布置。
65.根据权利要求64所述的系统，其中，所述第一半导体区、所述第二半导体区和所述第三半导体区分别形成一双极结晶体管的集电极、基极和发射极。
66.根据权利要求65所述的系统，其中，所述第二半导体区的任一端具有基极接触点。
67.根据权利要求65所述的系统，其进一步包括一个分布式电流源，其用于提供进入所述晶体管基极的连续电流层。
68.根据权利要求67所述的系统，其中，所述分布式电流源包括一个分布式MOS晶体管。
69.根据权利要求68所述的系统，其中，所述第二半导体区作为所述MOS晶体管的漏极工作。
70.根据权利要求60所述的系统，其中，所述输入边缘包括所述衰减器的第一边缘，所述衰减器进一步包括：一个阻抗层，其具有与所述第一边缘相对的第二边缘；
位于所述阻抗层相对端的第一终止接触点和第二终止接触点；
71.根据权利要求60所述的系统，其进一步包括：具有一个输入边缘的一第二连续衰减器；和一第二操控核心，其被构造和配置用于将一第二信号电流连接至所述第二连续衰减器沿着所述第二连续衰减器输入边缘的可移动的位置上。
72.根据权利要求71所述的系统，其中，所述操控核心包括：两个分布式电流源，它们被构造和配置用于产生从中心线位置处向相反的方向流动的两电流层；和两个分布式双极结晶体管，它们位于所述分布式电流源相对的两端，其中，所述分布式双极结晶体管每一个的基极用于接收来自相应的一个所述分布式电流源的电流层。
73.根据权利要求72所述的系统，其中，所述衰减器位于所述中心线的相对的两侧，并被连接至一个相应的所述分布式双板结晶体管。
74.根据权利要求71所述的系统，其中，所述衰减器和操控核心包括：沿中心线布置的一源极区；
两个栅极区，它们位于所述中心线的相对侧，与所述源极区相邻；
两个漏极/基极区，它们位于所述中心线的相对侧，并且与一个相应的所述栅极区相邻；
两个发射极区，它们位于所述中心线的相对侧，并且与一个相应的所述漏极/基极区相邻；和两个衰减器区，它们位于所述中心线的相对侧，并且与一个相应的所述漏极/基极区相邻。
75.根据权利要求60所述的系统，其中，所述衰减器和操控核心制造在一单独的隔离沟道上。
具有连续输入控制的可变衰减系统
[0001] 本申请要求享有申请号为60/485,683的美国临时申请的优先权，其于2003年7月提交，该专利名称为具有连续输入控制的可变衰减系统，其内容在此以做参考。 背景技术
[0002] 图1示出了现有技术中一种基于连续内插衰减器的可变增益放大器(VGA)。图1中的电路包括一个衰减器网络100，一系列的跨导(gm)级102(gm)，一内插器104，一主放大器106，和相关的支持电路。衰减器接收一输入信号VIN并且在一列输出接点产生一系列的渐变衰减信号。每一跨导级连接至输出接点之一以接收一个衰减信号。跨导级的输出连接在一起，并且提供至主放大器，使得全部输出信号是所有跨导级的输出信号之和。 [0003] 内插器响应控制信号VCTRL将一偏置电流IE作为一系列内插信号I1…I8导引至跨导级。当选定最高增益时，所有的偏置电流IE被导引到最接近衰减器输入端的跨导级。因此，第一跨导级在工作，剩余的跨导级被有效地停止工作。随着增益的减少，内插器将偏置电流导引至进一步远离衰减器输入端的跨导级，从而选择其接收逐步衰减的输入信号形式的跨导级。跨导级以连续的方式依次工作和停止工作，其中一个内插信号逐步增加，而相邻的内插信号逐步减少。
[0004] 图1所示的VGA通常倾向于处理变化的输入信号。即，一般地，应用领域是在这样的情况：输入可具有一个很宽的振幅范围，系统要求其输出规格化为某一稳定值，例如，其可以是模拟-数字转换器的整个容量。在可变增益放大器设计的专业领域，这样的结构被称为”IVGA”，这意味着VGA的功能在于处理部件的输入端存在的宽范围的信号辐度。另一方面，特别设计用于接收基本稳定的输入辐度，同时提供大的变化辐度的输出信号的结构被称为”OVGA”
[0005] 美国专利No.5,684,431和5,077,541公开了应用于具有内插衰减器的可变增益放大器中的内插器的一些实例，它们的发明人与本申请的发明人相同。美国专利No.5,432,478公开了内插器的另外一个实例，其发明人也与本申请的发明人相同。 [0006] 附图说明
[0007] 图1示出了现有技术中一种基于连续内插衰减器的可变增益放大器。 [0008] 图2示出了根据本专利申请的某些发明原理构造的可变衰减系统的第一实施例。 [0009] 图3示出了根据本专利申请的某些发明原理的可变衰减系统的一个全差分的实施例。
[0010] 图4示出了根据本专利申请的某些发明原理构造的可变增益放大器的一个详细的实施例。
[0011] 图5示出了根据本专利申请的某些发明原理的一种集成一个操控核心和一个内插器的配置结构。
[0012] 图6示出了根据本专利申请的某些发明原理的具有一个连续结构的衰减器的一个的实施例。
[0013] 图7示出了根据本专利申请的某些发明原理的具有连续衰减器和分立操控核心的可变衰减系统的一个实施例。
[0014] 图8示出了根据本专利申请的某些发明原理的可变衰减系统的一个实施例，其中衰减器和操控核心都是通过连续结构实现的。
[0015] 图9示出了根据本专利申请的某些发明原理的整体集成可变增益放大器的一个实施例。
[0016] 图10示出了在载波领域沿着图9中的连续衰减器的输入移动的电流密度的形状。 [0017] 图11示出了现有技术中的一种跨阻放大器。
[0018] 图12示出了根据本专利申请的某些附加发明原理构造的输出级的一个实施例。 [0019] 图13示出了根据本专利申请的某些附加发明原理的具有适应偏置的输出级的一个实施例。
[0020] 图14示出了根据本专利申请某些附加发明原理的、将可变衰减系统与具有适应偏置控制的输出级组合的系统的一个实施例。
[0021] 图15示出了现有技术中的指数单元。
[0022] 图16示出了适于驱动图4和5所示的内插器的比例增益接口。
[0023] 图17示出了根据本专利申请某些附加发明原理的一个跨阻放大器的实施例及用于将其连接至可变衰减系统的方案。
[0024] 图18示出了根据本专利某些附加发明原理的放大器的另一实施例。 [0025] 图19示出了根据本专利发明原理的伺服配置的一个实施例。
[0026] 图20示出了根据本专利发明原理的具有一个终端配置的一个差分的操控核心。 [0027] 图21示出了根据本专利发明原理的输入系统的一个实施例。
[0028] 图22示出了根据本专利发明原理的匹配电路的一个实施例。
[0029] 图23示出了根据本专利发明原理的线性化电路的一个实施例。
[0030] 图24示出了根据本专利发明原理的输入系统的一个实施例。
[0031] 图25示出了根据本专利发明原理的用于提供内插器信号的伺服控制的配置的另外一个实施例。
[0032] 图26示出了根据本专利发明原理的一个参考电流源。
[0033] 图27示出了根据本专利发明原理的增益控制接口的一个实施例。
[0034] 图28示出了根据本专利发明原理的、配置用于响应一个感测信号将驱动电流从输出级转移的运算放大器的一个实施例。
具体实施方式
[0035] 可变衰减系统
[0036] 本专利申请的一些发明原理涉及具有连续输入控制的可变衰减系统。这些原理可以通过多个实施方式实现，下面描述优选的实施例。例如，通过对由分立部件组成的衰减器各独立输入端之间的信号进行连续内插，可以实现连续输入控制。此外，通过连续地将信号导引到具有连续结构的衰减器的不同点，也可以实现连续输入控制。另外一种可行的方法是采用一连续的衰减器，然后在衰减器各分立点之间对输入信号进行内插。 [0037] 尽管不限于上述方法，此处描述的可变衰减系统一般倾向使用于OVGA中；也就是可变增益放大器，其接收基本稳定的输入振幅，但可提供幅度变化范围大的输出信号。尽管许多基本的VGA原理可应用于IVGA或OVGA功能，然而在性能要求特别难于满足的某些特定的实施中，存在小的适用范围。这样，尽管此处描述的可变衰减系统和OVGA可与IVGA具有相同的特性，它们由相同的发明人开发而成(如美国专利No.5,077,541、5,684,431、6,429,720等)，但是在高性能场合，它们的区别非常关键。
[0038] 图2示出了根据本专利申请发明原理构造的可变衰减系统的第一实施例。如图2所示的系统包括一个具有多个输入端的衰减器10，和构造和配置成连续导引一信号IN1到衰减器多个输入端的操控核心12。这一连续导引方式由箭头14表示，其显示出在衰减器的不同输入端之间的移动。来自衰减器的输出信号OUT1是输入信号IN1经过衰减后的信号。衰减的量取决于信号被导引进衰减器的点。
[0039] 此处所使用的词语衰减，其不仅涉及信号幅度或能量的减少，而且也涉及增加。例如，上面描述的操控核心可以通过这样的方法实现：在导引输入信号至衰减器前放大该输入信号。这样，输出信号的幅度或能量实际上可大于输入信号的幅度或能量，其取决于在衰减器哪个位置调节信号。
[0040] 同样，此处使用的词语增益，其不仅涉及信号幅度或能量的增加，而且也涉及减少。例如，如果增益表述为输出能量与输入能量的比值，则系统的输出能量小于输入能量时，可认为其具有的增益小于“1”。
[0041] 图3示出了根据本专利申请某些发明原理的可变衰减系统的一个全差 分实施例。输入信号INIA和INIB被施加至操控核心12A和12B，其导引信号至衰减器10A和10B。输出信号OUT1A和OUTIB的衰减量取决于导引信号进入衰减器的位置。在图3所示的差分衰减系统中，操控核心12A和12B可以看成两个独立的操控核心，或者看成是同一核心的两个半部分。同样，衰减器和输入及输出信号可看成单独的对象，或者是看成一个整体的两个部分。
[0042] 上面相对于附图2和3描述的可变衰减系统的一个优点是，他们可以容易地设置成：相对于幅度稳定的输入信号，提供在较大范围变化的输出信号，例如，从数字-模拟转换器(DAC)或调制器的全量程输出。即，所述系统能像OVGA那样工作。
[0043] 图4示出了根据本专利申请某些发明原理构造的可变增益放大器(VGA)的一个具体的实施例。图4的电路是一个全差分放大器，其中衰减器具有分立的输入并且操控核心在分立输入端之间连续地插入。
[0044] 下面从输入信号开始描述图4中电路的结构和操作。输入信号以差分电压VINA和VINB的形式施加至一个线性跨导输入级16。输入级将输入电压转换成差分电流IINA和IINB，其分别施加至相同的发射极节点CEA和CEB。两组控制晶体管，在这种情况下为受控制的共射共基晶体管QA1、QA2……QAn(“QA”晶体管)和QB1、QB2……QBn(“QB”晶体管)，成对布置，形成两个操控核心12A和12B。
[0045] QA晶体管的发射极在共同的发射极节点CEA处连接在一起，QB晶体管的发射极在共同的发射极节点CEB处连接在一起。每个晶体管QA1、QA2……QAn的集电极连接至衰减器的相应输入端A1、A2……An。同样每个晶体管QB1、QB2……QBn的集电极连接至衰减器的相应输入端B1、B2……Bn。
[0046] 一个内插器18响应增益控制信号VCTRL产生一系列内插信号V1、V2、……Vn。各共射共基晶体管对QA-QB的基极连接在一起，接收与其相应的一个内插信号。在该实施例中，内插信号是电压信号。
[0047] 衰减器10A和10B以梯形电阻网络的形式实现， 沿着每一梯形电阻网络的一侧，在A1、A2……An和B1、B2……Bn处具有输入接头。梯 形网络的另一边连接至固定电压VBIRS，为更加便利，其可以连接至电源供应总线。衰减器的输出为差分电流IOUTA、IOUTB，其位于终端接点An和Bn。可以通过跨阻放大器20将输出电流转换成差分输出电压VOUTA和VOUTB。 [0048] 工作过程中，内插信号V1、V2、……Vn的控制下，该串连对控制输入电流IINA和IINB至输入接点A1、A2……An和B1、B2……Bn。当增益从一个极限值扫描至另外一个极限值时，该共射共基对以连续的方式依次工作和关闭，其中一个内插信号逐步增加，而相邻的内插信号逐步减少。这样，随着VCTRL的改变，动作中心或动作点可以被想象成沿着一系列的共射共基对移动，以在输入接点之间提供连续的插值。对于任意给定增益设置(一般，除了最小值或最大值以外)，工作的多个共射共基对可以改变数量，因而分配至差分衰减器输入端的电流平稳、连续地变化。
[0049] 梯形网络为每一共射共基晶体管对提供一恒定的阻抗负载。梯形网络可以被设置成在双路衰减器的输出端An和Bn提供一特定的阻抗值50Ω。如果梯形网络以公知的R2R形式实现，响应增益控制信号的线性变化，增益呈指数变化(以dB计算时为线性)，两个接头之间相差6.02dB。然而，对于任意的电阻比率，具有同样的指数衰减规律。 [0050] 实际上，从衰减器输出的电压可作为最终的输出，但是这样的配置不允许高幅值工作方式。输出放大器，如跨阻放大器20，可以设置成提供大的输出幅值。使用输出放大器的另外一个优点是它减少了最右端共射共基对的集电极处电压的漂移。
[0051] 用于衰减器和操控核心的级数(如衰减器输入端及相应的共射共基对的数量)并不重要)，但是使用较多的级数经常是优选的。增加级数减少增益函数的波动。它还能减少特定类型的失真，有时某一特定领域称作为争用失真，其可归因于其工作方式，相邻的共射共基对动态地分配电流的部分至衰减器的不同输入端。在一个实际应用的实施例中，20级(21共射共基对)每一级提供3.2dB的衰减将覆盖60dB增益范围，而在各端提供的2dB防护频带。
[0052] 图4中的电路是一个示例性的实施例，其是一个全差分的、通过双极 结晶体管(BJT)、为电压信号的内插信号V1、V2、……Vn和为电流信号的输入信号IINA、IINB实现。然而，本发明的构思并不限于图4实施例的特定细节。例如，衰减器不必提供指数衰减，在某些应用场合可以省去输入级，单侧的实施方案也是可行的。操控核心可以通过另外类型的晶体管来实现，事实上，如图4所示的电路的一个优点是其可以方便地采用全CMOS工艺。而且，虽然如图4所示电路的发明原理被示出为VGA背景，然而此处使用的可变衰减系统除用于VGA外，还具有其它独立的应用。
[0053] 虽然内插器18特定的实现方式并不重要，称作为“双级、空间放大内插器”的特定形式特别适合于此处应用，因为，除其它原因以外，其能以协合方式集成到操控核心之中， 可以对增益/衰减范围作进一步的细分。美国专利申请No.09/446,050中描述有这样的内插器，其名称为”具有双晶体管级和比例控制的内插器”，由本申请的发明人于1999年12月17日提交，其内容在此以做参考。
[0054] 空间放大内插器具有能产生一系列部分开关电流的晶体管第一级或第一层。在本文中，词语“开关”用作参考，不是指状态的突变，而是指一组元件状态的逐步转移，典型情况下数量为8至50。晶体管的第二层空间放大电流，以缩小重叠并“锐化”他们的几何形状。除其它优点外，这样的技术方案允许内插器在低的电源电压下工作。当这样的内插器应用于图4的电路中时，操控核心中的共射共基晶体管作为晶体管第二层使用，从而实现信号控制和空间放大的双重功能。
[0055] 图5示出了根据本专利申请某些发明原理的集成了一个操控核心和一个内插器的配置方式的一个实施例。内插器包括一层部分开关晶体管QPS1、QPS2、QPSn，各晶体管QPS1、QPS2、QPSn的发射极在节点E1处连结在一起，以接收一偏置(“尾”)电流IE1。部分开关晶体管的基极以与位于相邻晶体管基极之间的一电阻RB链状的方式连接，每个晶体管的基极提供有电流源IB。尽管此处使用相等的电阻和电流源，但这并不是内插器的必要的特征。增益控制信号以差分电压VCTRL的形式施加在最外端晶体管Qps1和QPSN的基极之间。 [0056] 在QPS1、QPS2、……QPSn集电极产生的部分开关电流IPS1、IPS2、…… IPSn施加至具有镜像增益M的一层电流镜CM1、CM2、……CMn。电流镜的输出电流通过电阻R转换为电压信号V1、V2、……Vn，施加至操控核心12A和12B内的共射共基晶体管对(QA-QB对)的基极。在这种基本的配置中，电流镜不执行任何空间放大功能。相反，电流镜的功能是简单地将浅的、重叠的部分开关电流转换成电压信号，以驱动在操控核心中执行实际的空间放大即电流脉冲锐化的共射共基对的基极。电流镜还可改变这些电压的极性。
[0057] 尽管基本的电流镜不直接执行空间放大功能，锐化的有效度取决于镜像增益M和电阻RC的值，这些值能进行优化，以使增益函数的波动和/或争用失真最小化。 [0058] 另外，通过使电流镜非线性，例如通过采用非标准的电阻值对发射极进行负反馈，其可被设计成提供一定程度的预锐化。发射极负反馈通常用来改进电流镜的性能。在标准的配置中，值为R的电阻与二极管接法晶体管的发射极串联，该晶体管具有发射级区域“1”。值为R/M的电阻与其它晶体管串联，该晶体管具有区域“M”。这种标准配置形成一个电流镜，其产生一输出电流，该输出电流为将输入电流通过一个因子“M”线性调整后所得。然而，由于偏离了标准的电阻值，电流镜输出在一扩展方式中呈非线性，以为内插信号提供空间放大。
[0059] 作为另外一种选择方案，假如保留要求的极性，通过直接将部分开关电流转换成电压，并将电压施加至共射共基晶体管的基极，在一定的场合下电流镜可全部省略。 [0060] 这样，在操控核心中的共射共基晶体管是NPN双极性晶体管或NMOS晶体管的情况下，选择这些共射共基晶体管的一对要求他们的基极(栅)电位比相邻晶体管更高。对于双极性晶体管，只要120mV的电压差将使施加于共同发射极总线上的主电流的99％转移(即，在这些输入端上同时存在直流偏置电流和差分信号电流)。
[0061] 需要指出的是，增加控制电压的总体幅度并不在本质上影响选定的共射共基晶体管对的左-右布置，但是影响这一选择的锐度。如果当内插器将所选择的点从左向右移动，基极电压仅仅稍微变化时，改变函数将是“模 糊不清的”，因为以变化的程度来正导通数个共射共基晶体管。另一方面，如果基级电压在幅度上变化太大，最终的效果将是各共射共基晶体管对被特定的选定，从一组至另外一组的转变将以不希望的突变方式发生。 [0062] 内插信号V1、V2、……Vn的幅值可以被设计成与绝对温度(“PTAT”)成比例，以部分地补偿系统温度的变化。另外，内插信号可以被设计成具有上PTAT特性(即，内插信号随着温度更快地变化)。在极端的工作温度下，这一设计细节可以确保稳定的增益波纹(偏离理想增益的细分度)。
[0063] 图6示出了根据本专利申请又一单独发明原理的具有一个连续结构的衰减器的一个实施例。图6所示的衰减器是构造在一层阻抗材料23上，优选为薄的、均匀的薄片，在其相对的两端具有特别定位的终止接触点24和26，沿着衰减器的底端具有接地接触点28。 [0064] 简单地说，假定一个信号电流ISIG在一常规点Xm进入结构，点Xm位于衰减器的顶部，最左端XL和最右端XR之间。在此实例中，从XR至XL 的距离是74单位，最右端处定义为XR＝0。左接触点24提供衰减器的左端的准确终止，使其表现为至左端的长度为无穷大。在右接触点28处的短电路模拟一个理想跨阻级的输入，其优选地被用于将在该点离开薄片的电流转换成相应的输出电压。
[0065] 从进入点X＝Xm，信号电流扩散进入阻抗层。当Xm是在其最左端时，几乎所有的输入信号电流流进左接触点24和接地接触点28。然而，一个小电流IOUT也从右接触点26处流出。当进入点移至右端时，更多的信号电流从右接触点26流出。当Xm＝XR时，IOUT几乎与ISIG相等。在一个优选实施例中，衰减器的整个长度为74单位，宽度为12单位(这些数据包括接触区域)，其提供70dB的衰减范围。这种结构实质上表现为分立梯形衰减器，提供有如下的输入输出关系：
[0066] IOUT＝ISIGexp(-xm/8.686)
[0067] 其中2≤Xm≤72，即从Xm＝XR时为-2dB到Xm＝XL时为-72dB。
[0068] 尽管接触点28是参考作为“接地”接触点，但它不需要总是连接至电路的“地”或零电势参考点；其简单地提供一个等电势区域，例如，其可以是电源总线的正极。 [0069] 连续衰减器结构的一个优点是，其去除了与分立电阻相关联的布线寄生现象和匹配错误。例如，将一个100欧(148×24μm)的SiCr层实施在厚基层氧化物上，全部的寄生电容可低至130fF。
[0070] 可以采用多种技术将信号电流注入衰减器中。例如，如果采用分立的操控核心，电流源29提供一组信号，其在分立的输入点之间被连续插入，该输入点沿着衰减器的顶端布置，并且Xm为其质心。在另外一个例子中，可以采用一个连续操控核心，电流源29提供一个载波域，其沿着衰减器的顶端连续移动，Xm为其质心。
[0071] 如图6所示的连续衰减器可被用于以“高集成度”的形式实现上面参照附图2和3描述的可变衰减系统。当使用如图4所示的分立操控核心时，共射共基晶体管的输出可以沿阻抗层的输入(上)边从集电极接触点连接至相应的接点。虽然这将是一个可应用的方案，然而输入边有可能需要修改，以容纳接触点，实际上，其需要足够大的区域以确保在该接触点的局部电压降足够低。而且，分立接触点的接入改变阻抗层的电势分布情况。由于接触点与边缘之间的偏移而产生的批与批之间的变化可能引起随机的增益误差。 [0072] 图7示出了根据本专利申请其它发明原理的具有连续衰减器和分立操控核心的可变衰减系统的一个实施例，并且避免了上述的问题。如图7所示的连续衰减器10A和10B制作为N型埋入层，其作为分别沿衰减器10A上边分布的控制晶体管QA1、QA2……QAn和沿衰减器10B下边分布的QB1、QB2、……QBn的次集电极、其中一个单元晶体管被放大，显示有基极框30、基极接触点32和发射极34，它们都制作在埋入层的顶端。基极和发射极之间的连接采用常规的方法实现。
[0073] 在此全集成结构中，QA晶体管发射极连接在一起，以接收输入电流IINA，QB晶体管的发射极连接在一起，以接收输入电流IINB，其和IINA一起形成一个差分输入信号。内插信号以电压V1、V2、……Vn的形式施加到QA-QB晶体管对的基极。基极驱动线路可许可穿过整个结构，允许基极内插器只位于一侧。
[0074] 接地接触点28贯穿通过整个埋入层的长度和其垂直中心，以限定衰 减器10A的下边缘和衰减器10B的下边缘。接触点24A和24B位于衰减器的左端并与地连接，以精确地终止衰减器。接触点26A和26B位于衰减器的右端，提供输出点以输出差分输出电流IOUTA和IOUTB。
[0075] 如图7所示的装置(高密度集成结构)的一个优点是，操控核心与衰减器以这样的方式紧密地集成在一起，该方式不仅保持了阻抗层中理想的电流分配，而且通过将集电极电流分配至尽可能大的区域，在小区域接触点内避免了大的电压降。如图6中所假定的那样，如果理想的载波域沿着每一衰减器的输入边缘连续移动，那么这些集电极电流的质心作为电流注入的函数。
[0076] 在图7的实施例中，如在36中所示，整个结构形成在单独的、具有一个边界的隔离沟上。这样通过下扩散层省去了集电极接触点，从而顺带提供了下集电极阻抗Rc和下衬底集电极电容CJS，几乎省去了通常在绝缘硅片(SOI)中由沟道壁形成的周边组件。在沟道中的一单片半导体上形成一个整体的结构的又一重要优点是，其为整个装置提供了等温工作环境。个别的SOI晶体管一般不能达到这一点，对于最小几何晶体管，在现代化的IC制造过程中，其热阻能高达15,000℃每瓦特。
[0077] 如图7所示的电路可以看成是一个“混合”系统，其采用的衰减器具有连续结构，但是操控核心具有分立的晶体管。这样的系统的一个优点是，其具有连续衰减器的固有优点，而且允许插入驱动信号至单独成形的基极。应该注意的是，埋入层的绝对阻抗并不重要。其最好足够低，以防止内部时间常量影响整体转折频率，然而不能太低，以至互阻输出级出现问题，其在实践中经常用于将输出电流转换为电压信号。 例如，低的衰减器阻抗将使整体输出噪声增加。
[0078] 如图7所示的衰减系统为一全差分电路，但是它也能以单端配置的方式实现。通过附图7中系统的实施例说明的发明原理并不取决于它们所示出的特定细节。例如，衰减器不必采用埋入层制作，整体结构可以采用除SOI以外的工艺来制作。例如，基于这些发明原理的CMOS改装也很容易设计得到。
[0079] 图8示出了根据本专利申请某些发明原理的可变衰减系统的一个优选 实施例，其采用双CMOS(BiCMOS)技术，其中衰减器和操控核心都是通过连续结构实现。如图8所示的”高密度集成”结构是制造在一有边界的独立隔离沟上，其在图中表示为36。两个连续衰减器10A和10B位于沟道相反的两侧，并以N型埋入层制作，在其的一端具有终止接触点24A和24B，在其的另一端具有终止接触点26A和26B。沿着衰减器10A和10B的顶部和底部分别形成接地接触点28A和28B。典型地，如图8所示的大致几何结构提供一60dB的衰减范围。
[0080] P-型区域38A和38B分别通过与衰减器10A和10B的底端和顶端相邻的沟道的总长。这些P-型区域的作用同时包括：作为两个分布式NPN型晶体管的基极，作为两个分布式PMOS晶体管的漏极，还作为电阻。基极端接触点40A和42A位于基极区38A的端部，基极端接触点40B和42B位于基极区38B的端部。
[0081] 另一个P-型区域43沿沟道的中心线延伸，其作用是作为两个分布式PMOS晶体管的源极。两个多晶硅区域44A和44B也贯穿通过沟道的总长，其作用是作为两个分布式PMOS晶体管的栅极。
[0082] 两个N-型发射极区域48A和48B制作在基极区域38A和38B之上，分别位于衰减器10A和10B的下边缘和上边缘。N型发射极、PMOS栅极和PMOS源极区域具有沿着他们的长度的接触金属化。
[0083] 用于使如图8所示的衰减系统工作的一技术如图9所示，图9示出了根据本专利申请某些另外发明原理的可变增益放大器(VGA)的一个实施例。衰减器左侧显示出的接地接触点和终止接触点都与固定的电压VREF1 连接，典型地，其比正电源电压低一个二极管压降。PMOS晶体管的栅极连接至一个适当的电压VREF2。一个大小适当的电流Ip施加至源极区域，以沿着NPN基极区域建立抛物形电压，实现下面描述的增益控制功能。 [0084] 差分电压输入信号VINA和VINB通过一个单独的电压-电流(V-I)转换器18，如线性跨导级，转换成为差分电流IINA和IINB。输入差分电流IINA和IINB施加至N型发射极区域。从衰减器的右侧的终止接触点获得输出信号作为差分电流信号IOUTA和IOUTB，然后通过一个电流-电压(I-V)转换器20，如跨阻级，转换成为电压输出信号VOUTA和VOUTB。 [0085] 图9中系统的增益通过在基极区域的每一端的基极接触点之间施加一控制信号来控制，此处为一差分基极驱动电压VCTRL。下面将详细描述实现这的机制。 [0086] 分布式PMOS晶体管作为电流源以建立电流“层”，其具有恒定的线密度，流进P-型基极区域。电流层通过朝向左、右基极区域侧向流动，产生一个分布在各基极区域内的抛物形电压。控制电压VCTRL将此电压的最大电势点Xm移至左侧或右侧。由于电压分布总是呈抛物线状，Xm的位置与VCTRL成比例。即，最大电势点的位置可通过改变差分基极电压沿着各基极精确地定位。
[0087] 在基极电压最高的地方，各发射极的电流密度最大，通过连续的接触金属化，所有部件具有相同的电势。因为分布式NPN晶体管具有高跨导，在最大电势点的左、右侧，发射极电流密度下降很快。这样，各基极的最大电势点限定局部化的电流注入区域(称作为“载波域”)的中心或“质心”。在这一系统中有两个这样的区域。
[0088] 因为基极电压分布呈抛物线状，沿着基极的长度方向，电流密度的形状大体上是如图10所示的高斯分布。出现这种结果是由于发射极电流密度JE(x)和基极电压之间呈2
指数关系：-(Xm-X)。即，各载波域为一中心为Xm的高斯分布形状，点Xm为基极的最大电势点。很简单，通过全部载波域的电流密度的积分是施加至发射极区域的输入电流值(VINA或IINB)。
[0089] 少数载波注入区域所包含的电流向下流入埋入层衰减器，在这里电流分为几个部分，其中一部分向右，在那里提供有输出信号接触点，剩余的流向AC接地接触点。如参照图4的衰减器所进行的上述讨论，从右接触点流出的电流IOUTA和IOUTB的大小与载波域的位置呈指数关系。改变控制电压VCTRL，沿着衰减器的边缘移动载波域CD1和CD2，从而提供“dB为线性(linear-in-dB)”的增益控制。典型地，图9所示的实施例提供大约60dB增益范围。 [0090] 使用载波域注入信号电流至衰减器的一个有价值的方面是，注入的质心不受温度影响。尽管图10所示出的载波域左、右侧的形状随温度变化 (在低温时变得更高、更狭窄，在高温时变得更短、更宽)，其质心的位置不随温度改变。同时，进入连续衰减器的发射极电流分布成比例的，进入发射极的输入电流幅度和衰减器的绝对阻抗(其随温度变化)都不影响分流至衰减器内的左右两侧的电流的比例大小。这样，增益不会随温度的改变而变化。
[0091] 采用连续结构的另一个优点是它去除了“争用失真”。信号电流以优选的连续的方式提供至衰减器，因此在相邻的分立的共射共基晶体管之间不存在信号电流分配过程中的非线性争用。
[0092] 图9所示系统的又一个优点是，它能保持等温工作特性，甚至是采用具有高热阻抗的SOI工艺制作时。整体结构是制作为晶体半导体的单个区域，当域前后移动，此区域内高热传导性确保任何局部温度的波动快速通过整个区域扩散。
[0093] 如上面描述的其它实施例一样，通过图9的示例性系统进行说明的发明原理并不限于这里所描述的特定细节。其它的实施例也能实现本发明原理的优点，即使系统不是通过一全差分系统实现，载波域的电流分配不是呈高斯分布，系统不是以提供等温工作的结构实现的等等。
[0094] 输出级
[0095] 本专利申请的一些附加发明原理涉及放大器的输出级。下面描述优选的实施例， 但是发明原理并不限于这些实施例的特定细节。
[0096] 从上述衰减器输出的信号通常是电流信号(虽然由于与衰减器关联的分路阻抗，他们不是纯电流信号)。然而，在某些应用场合，电压方式输出更好，因此在上述部分附图中的衰减器上附加有一个电压-电流(I-V)转换器，例如跨阻放大器20。
[0097] 图11示出了一种传统的跨阻放大器，之所以称其为跨阻放大器是因为它的传递函数为电压(输出信号)除以电流(输入信号)，因而具有阻抗的量纲。(在此，跨阻抗放大器为简单的跨电阻放大器是因为传递函数为纯电阻，例如，没有电抗分量)。图11中的电路通过电阻Rz实行并联 反馈，以缩小输入阻抗，在输出端将输入电流Iin转换为电压Vout。偏置电路50通过一个电阻RB提供偏置电流IB至Q1的基极，使晶体管Q1维持在适当的偏置级别，电阻RB同时也是一个交流阻塞通路。因为Q1的集电极通过一个扼流圈L1连接至电源Vs，可用的输出电压幅值几乎是电源电压的两倍(减去一个允许Q1的集电极-发射极饱和电压)。尽管此处所示的为单端电路，其也能容易地以全差分的形式实现。如环流增益很高，该电路是相当精确的，因为传递函数(在此为跨电阻)近似于与Rz相等。 [0098] 虽然图11中的电路在一些应用领域提供了可行的解决方案，但是其存在诸多问题，使其不能应用于条件更为苛刻的应用场合，例如，尤其是当电路需要在射频段提供相对高的输出功能时。下面将对这些问题进行讨论，并提供可解决这些问题的一些附加的发明原理。
[0099] 图11中的电路存在的一个问题是，难以精确地偏置晶体管。如果Q1是通过施加于基极上的电压信号进行偏置，则可能存在温度漂移，特别是在高功率级别时，因为随着设备温度的增加，Q1的基极-发射极电压(VBE)下降。VBE的下降引起偏置电流增加，其进一步使装置升温。此外，如果Q1是通过施加于基极上的电流进行偏置，Q1的电流增益(电流放大系数)的变化会引起通过Q1的静态电流不能接受的变化。
[0100] 图12示出了根据本专利申请某些附加发明原理构造的输出级的一个实施例；此实施例显示为全差分形式，但是可以利用同样的原理实现单端工作方式。
[0101] 图12中的实施例通过放大器检测实际的电流，并且调整偏置信号使实际电流维持在控制级别内。输入信号IN1和IN2通过交流耦合电容C1和C2施加至晶体管Q1和Q2的基极上。Q1和Q2的发射极在节点N1处连接在一起。配置有一个偏置反馈网络，以便检测通过电阻Rs的电压VE 来测量流经放大器的实际电流，电阻Rs被连接在节点N1和地之间。偏置反馈网络包括一个运算放大器(运算放大器)52，其比较VE和给定电压VSET，分别利用经过电阻RI和R2的偏置电压VB来驱动Q1和Q2的基极。典型地，运算放大器变化很慢，以至于其对检测到的电压VE的RF部分不产生响应，但是可以在N1和运算放大器之间插入一个用于低频应 用的低通滤波器。
[0102] 如图12所示的实施例的一个优点是，因为偏置反馈环路自动补偿贝它及其它装置参数的变化，可以非常精确地控制通过放大器的偏置电流。而且，如果给定电压VSET与绝对温度(PTAT)成比例，那么Q1和Q2的跨导(gm)将与温度无关，保持稳定，因此基本的增益参数在各种温度下也操持稳定。在一个单片集成电路应用方案中，VSET端能引出抽头，以便用户能控制偏置大小。
[0103] 再次参照附图11，传统的跨阻放大器的另一个的问题是电流消耗大。如果电路用最大5V的幅值的信号驱动50Ω的负载，晶体管Q1必须具有最小的偏置电流100mA。一全差分的电路在各侧将至少需要100mA的偏置电流。然而，在大部分时间里，放大器并不要求以最大输出功率驱动负载，因此大多数偏置电流被浪费。
[0104] 因此，另外一个发明原理是自适应地偏置输出放大器，使其只消耗与放大器前级的增益需要相匹配时必须的偏置电流。
[0105] 这一发明原理如图13所示，放大器的一个实施例的框图包括一个具有自适应偏置功能的输出级。输出级20放大从前级19的接受的输入信号SIN，产生输出信号SOUT。由自适应偏置控制信号SSET控制通过输出级偏置电流，控制信号SSET可以采用多种不同的方法产生。适用于作为自适应偏置控制信号使用的信号可内在地在前级中获得，其可以在一个用于驱动前级的增益控制接口中产生，或者是通过一些其它的配置获得。 [0106] 便得地，图12中所示的闭环偏置控制方案的实施例可被用来实现图13中所示出的自适应偏置控制技术。因为自适应偏置控制信号可以施加至VSET输入端，图12中的电路将能精确、自动地将偏置控制在期望的指定点。然而，其它的装置也能实现这一自适应偏置技术，其并不限于提供闭环控制的实施例。
[0107] 自适应偏置输出级的原理可用于与上述的可变衰减系统中的一个进行组合。例如，如果前级是基于如图4所示的内插器，可以通过对最后几个内插信号执行一系列求和来获得自适应偏置控制信号，内插信号逐渐导至VN，并包括VN在内。这样生成自适应偏置控制信号，其随着增益控制 信号VCTRL的增加而逐步增加(虽然从内插器输出的单个脉冲具有一些纹波)。
[0108] 图14示出了系统的一个实施例，其组合了可变衰减系统和具有自适应偏置控制的输出级的发明原理。可变衰减系统19可以是上面所描述的任意一种可变衰减系统。增益控制接口21最好为下面描述的比例电流发生器。
[0109] 在图14的实施例中，自适应偏置控制信号通过使用指数(dB为线性)单元23而获得，其公开于美国专利No.5,572,166中，其＝名称为“分贝呈线性的可变增益放大器”，发明人与本申请的发明人相同。这样的指数单元的实施例如图15所示。输入信号IG的线性变化使输出信号ISET呈指数变化，其随后很容易转换成电压信号，并以此作为自适应偏置控制信号VSET。如果输入信号IG是从用于控制图4中内插器18的增益控制信号VCTRL派生而来，图12中放大器的偏置电流可以控制成与图4中可变衰减系统增益需要相匹配，其也可以提供DB为线性的增益特性。
[0110] 如图15所示的指数单元的另外一个优点是，其可易于采用已存在于用于驱动图4所示内插器的增益控制接口中的信号。增益控制接口的一些实例为比例电流发生器，其已描述在名称为“具有双晶体管极和比例控制的内插器”的美国专利申请09/446,050中，上述专利申请的发明人与本申请相同，其内容在此以做参考。上述申请中提供有完整的细节，为便于理解，图16示出了一个实施例。
[0111] 参照图16，输出信号IOP和ION，其用于产生图5所示的控制信号VCTRL，响应于增益控制信号VG的改变成比例变化。依赖于所希望的极性，可以将一个镜像晶体管QG连接至QE(如图所示)或QA(为获得相对的极性)的基极，从而生成信号IG。信号IG随后可通过一个电流镜连接至图15中的指数单元。
[0112] 因此，根据本专利申请发明原理的自适应偏置控制方案的一个优点是，其可灵活地与可变衰减/增益系统集成在一起(另外的一个优点是利用现存的信号)，以便根据前级的要求锁步偏置输出级，从而减少输出级中不必要的电流消耗。作为进一步的改进，可以在图15所示的指数单元中 将一电阻串联至Q12的发射极。在工作范围的较低部分，该电阻对ISET 的影响很小，但是工作范围的较高部分，其开始变得不稳定，并且最终限制指数函数，从而防止输出级中的偏置电流变得过大。
[0113] 图17示出了介绍某些附加发明原理的电路的一个实施例，其用于改进跨阻放大器，并以复合的方式将其连接至可变衰减系统。
[0114] 如图11所示的传统的跨阻放大器的另外一个问题是单个的晶体管Q1在2GHz的频率及以上时具有极低的交流贝它值(大约为5)。因此，图17所示的电路采用多个晶体管Q1A、Q1B、Q1C(“Q1组”)和Q2A、Q2B、Q2C(“Q2组”)的达林顿式结构，以在增加任何并联反馈前增加开环增益。在各组中，晶体管的集电极被示出是以传统的达林顿式结构连接在一起，但是也可使用其它类型的连接。例如，Q1C和Q2C的集电极可连接至正电源，以减少通过Q1和Q2组的电压降，减少密勒电容(CJC)的影响。密勒电容使位移电流从各晶体管的集电极流向基极。然而，如果在各组中晶体管“A”、“B”和“C”晶体管逐步变小，在晶体管C中的位移电流将可以忽略不计，因此可以采用传统的达林顿结构以获得尽可能大的输出驱动电流。
[0115] 图17所示的放大器基本拓扑结构与图12相似，但是现在Q1和Q2的发射极通过分离的检测电阻Rs连接到地，并通过两个小的发射极负反馈电阻RE彼此相连。电流检测电压VE仍然在节点N1处获得，节点N1现在位于负反馈电阻RE之间的中间点位置。这种结构有助于补偿温度的影响，温度变化趋于引起在两组晶体管之间的电流分布不平衡。如果两组中的一个变得比另外一个更热，更热的组趋于传递一不相称的电流。如图17所示的结构改进了晶体管之间的电流分配，即使存在热不平衡现象。引入发射极负反馈电阻还可增加放大器的线性度，以减少电压增益和增加输入阻抗(ZIN)为代价。然而，依赖于特定的应用场合，这方面的折衷可能是有益的。例如，对于输入阻抗，通过使ZIN具有更好的温度稳定性，可以抵消ZIN的细微增加，接着，当温度变化时改进整体的增益精度。
[0116] 如图17所示的电路另外一个有创造性特点是设置有反馈电阻Rz，其设定放大器的跨阻抗(在此为跨电阻)。它们不是直接至Q1和Q2基极， 而是连接到衰减器的输出端。耦合电容C1和C2然后形成通向Q1和Q2基极的交流通路。如果衰减器的输出靠近衰减器上的等电势节点(如，图4中的VBIAS或图9中VREFI)，那么等电势节点的电压接近电源电压，只有少量或没有直流(DC)电压通过电阻Rz，并且在这一通路上没有偏置电流被浪费。 [0117] 如此处描述的其它实施例一样，图17中的实施例所描述的发明原理并不限于特定的细节。图示为一全差分电路，但是同样的发明原理可用于单端电路。同样，测量电阻被用来测量通过放大器的电流，但是其它的电流检测方案也是可接受的。
[0118] 图18示出了根据本专利某些附加发明原理的放大器的另外一实施例。图18的实施例与图17的实施例有些相似。但是现在包括有用于分别检测通过QIA和Q2A的电流大小的附加晶体管Q1D和Q2D。Q1D和Q2D的集电极分别交叉连接至Q2C和Q1C的发射极。这种交叉连接以可增加放大器的线性度的方式偏置Q2c和Q1c。在图17所示的实施例中，其具有较简单的结构：3个发射极在每一侧依次相互排列，当输入信号和输出电流改变时，各晶体管的VBE变化。这样可能在输出信号中引入不可接受的失真。然而，在图18所示的实施例中，交叉连接有助于去除这些影响。
[0119] 如图18所示的实施例另外一个发明原理涉及提供DC输入耦合。在图17的实施例中，输入耦合电容Cc的效果在低频时减小，因此放大器开始表现为开环放大器，有可能出现不可接受的噪声现象。图18中所示的晶体管Q3-Q6和阻抗R3-R7的配置结构为偏置放大器提供了一种可选择的技术方案，并且允许一直至直流(DC)的工作频率。自适应偏置放大器52不是通过电阻R1连接至Q1C的基极，而是通过Q3和R3的一个直流耦合结构连接，其提供越过AC耦合电容Cc的DC耦合通路。晶体管Q4和电阻R4在另外的一个输入端具有相似的配置结构。DC耦合配置结构由二极管接法晶体管Q5和Q6和电阻R5-R7加载，这样可以消除可能由DC耦合引入的任何非线性。
[0120] 图18中电路的进一步改进是采用了越过电阻Rz连接的电容Cz。电容Cz可以进行调整，以将放大器的输出阻抗的设定为一适当值，如50 Ω。Cz的值也可以与可连接到放大器的任何输入级的电容量相配合，在下面讨论这一点。
[0121] 电流模式共射共基驱动
[0122] 本专利申请的一些附加发明原理涉及驱动具有电流信号的操控核心。在如图5所示的实施例中，内插信号是以电流信号IPS1、IPS2、……IPSn的形式生成，然后通过电阻Rc转换成电压模式信号V1、V2，……Vn。在如图4所示实施例的操控核心中，电压信号接着可以被用来驱动共射共基晶体管(QA-QB组)。在许多应用场合，其可以提供足够的性能，但是当由电压信号驱动时，共射共基晶体管组对噪声更加敏感。因此，为缩小对噪声的灵敏度，共射共基晶体管可以由电流信号来驱动。
[0123] 用于电流驱动操控核心的一种技术是简单地省去电阻Rc，采用如图5所示电流镜的输出电流直接驱动共射共基晶体管的基极。这样也可以提供足够的性能，特别是当操控核心里仅仅有少量级时。然而，当操控核心的级数很多时，来自在向着图4衰减器的右手侧的电流镜中的输出晶体管集电极的任意漏电流都可能打开共射共基晶体管，足以引入一个不想得到的信号，它能淹没来自朝向左边的级的期望的信号。为克服这一潜在的问题，电阻Rc仍然包括在电路中，用以取消漏电流，但是他们的阻抗值被选定得足够大，以便使进入共射共基晶体管的信号仍然为大致的电流模式。
[0124] 采用电流驱动操控核心的另外一个潜在问题是，各共射共基晶体管的导通程度依赖于晶体管的电流增益，典型地，其为一个差的控制的参数。为克服这一潜在的问题，控制的核心可以采用一伺服配置结构，以提供共射共基晶体管基准驱动的闭环控制。图19示出了根据本专利发明原理的这种配置的一个实施例。
[0125] 在如图19所示的实施例中，操控核心包括共射共基晶体管组QA1和QB1；QA2、QB2等等，还包括一个如图4中所示的内插器18，但是现在内插器通过电流信号I1、I2等驱动共射共基晶体管的基极。通过有选择地导引偏置电流IE1至各内插器输出端，可生成内插器电流。一个输入级16包括NPN晶体管Q16A和Q16B，它们的基极分别接收输入信号VINA和 VINB，它们的集电极分别连接至共同的发射极结点CEA和CEB。为便于简化，此处省去了操控核心和衰减器的剩余部分结构。Q16A和Q16B的发射极分别通过电阻R16A和R16B连接到节点N16。一个监控电阻RM被连接在节点N16和地之间。伺服环通过一个运算放大器实现，该运算放大器反相输入端连接到N16，同相输入端连接到一参考VREF3，输出端产生偏置电流IE1。 [0126] 每当需要偏置电流IE1迫使节点N16处的电压到VREF3，运算放大器54通过产生该偏置电流IE1对环路进行伺服，其反回来通过RM设定电流。因为共射共基晶体管处于伺服环中，环路自动地补偿共射共基晶体管的电流增益，同时补偿各的晶体管之间的不匹配。 [0127] 输入匹配和线性化
[0128] 本专利申请的一些附加发明原理涉及输入阻抗匹配和/或输入线性化。尽管将在具有连续输入控制的可变衰减系统背景中描述这些发明原理，这些发明原理具有独立应用场合，并且能应用于另外的系统。
[0129] 为辅助理解本专利的阻抗匹配和输入线性化的原理，图20示出了一差分操控核心12A，12B，它们具有用于输入信号的终端配置。差分输入信号VINA、VINB通过两个25Ω的电阻施加于操控核心的输入端。操控核心的输入端连接至一适当的共模节点CM。作为一阶近似，操控核心每一边的输入阻抗假定为零。这样，操控核心的阻抗可看成是50Ω，通常，这是RF系统使用的特征阻抗。然而，这种配置效率较低，因为输入信号是终止的而非匹配。即，操控核心仅仅使用输入电流，而不能得到输入电压，仅仅是输入信号中可用功率的一部分的被传输至操控核心。
[0130] 而且，在实际的应用中，操控核心的每一边的输入阻抗可以不为零。例如，如果在操控核心中使用如图4实施例中所示出的共射共基晶体管，各晶体管发射极相关的增加的输入阻抗re被看成进入操控核心。这是一非线性的电阻，其随着信号电流的改变而变化。这样，晶体管输入阻抗可以引入一非线性进入系统，接着可能引起信号失真。 [0131] 图21示出了根据本专利发明原理的输入系统的一个实施例，其可以 改进输入匹配和/或线性。差分输入信号VINA、VINB分别施加至输入终端60和62。各输入终端通过一个25Ω电阻连接到两个终端64和66中的一个，例如，其可被连接到操控核心的输入端，以提供一差分输入电流IINA 和IINB至那里。匹配电路56具有两个连接到终端64和66的输出端和交叉连接至终端60和62的两个输入端。匹配电路设计用于对输入电压进行采样，使用其以产生一个附加的电流，有助于电流IINA和IINB。图21所示的实施例还包括一线性化电路58，其具有两个连接到终端64和66的输出端，和两个连接到终端60和62的输入端。线性化电路设计用于对输入端电压进行采样，使用其对IINA和IINB进行失真取消校正。
虽然图21所示的系统同时具有匹配电路56和线性化电路58，但单个部分具有应用性并能单独操作。他们可以某种方式组合在一起，这样将提供额外的优点。
[0132] 图22示出了根据本专利发明原理的匹配电路的一个实施例，其示出了实例的部分细节；图21所示的匹配电路包括两个25Ω的电阻RA1和RB1，其连接在输入终端60及62和输出终端64和66之间。匹配电路还包括一对交叉连接的晶体管QA和QB和一对附加的两个25Ω的电阻RA2和RB2。QA和QB的集电极分别连接到终端64和66，而他们的基极分别交叉连接至输入终端62和60。各晶体管的发射极通过第二对25Ω的电阻之一连接到共模节点CM。
[0133] 如图20所示的电路，图22所示的实施例中，电流IINA和IINB包括一个分量，其通过RA1和RB1直接从输入端节点获得。然而，除了从输入端节点使用电流外，图22所示的匹配电路还通过使用输入电压提供功率匹配，以提供一附加的分量至电流IINA和IINB。这样，可以同时使用可用的电流和电压。
[0134] 图23示出了根据本专利发明原理的线性化电路的一个实施例，其示出了某些示例性的细节。图23所示的线性化电路包括晶体管QC和QD，他们的集电极分别连接到终端64和66，他们的发射极分别通过电阻RA3 和RB3连接到共模节点CM。QC和QD的基极可以分别直接连接到终端60和62。此外，如果包括如图22所示的匹配电路，如图23中点划线连接所示，QC和QD的基极可以被配置以检测通过QA和QB发射极的输 入电压。采用这种配置时，QC和QD的稳定电流可以更低。
[0135] 作为进一步的改进，在信号电流的某些标称值时，RA1和RB1的值可以设置为25Ω，以补偿共射共基晶体管的输入阻抗，例如，其可用于连接至线性化电路的操控核心中。需要注意的是，所示的电阻RA1和RB1及RA2和RB2的阻值被示出为25Ω，因为他们联合形成50Ω的特性阻抗，其广泛地应用于RF系统中。然而，本申请的发明原理并不限于具有这些特定值的电阻，可以采用其它任何合适的值。
[0136] 图24示出了根据本申请发明原理的输入系统的一个实施例，其组合了具有共射共基基极驱动的闭环伺服控制的输入线性化和阻抗匹配。图24所示的实施例包括一匹配电路和一线性化电路，其与图23中所示的电路相类似。然而，图24所示的实施例还包括晶体管Q205，其可以配置用于如运算放大器54那样工作，其产生如图19所示的内插器偏置电流IEI。Q205的发射极连接到一节点N205，其在电阻分压器R206和R207的中点，R206 和R207被连接在如操控核心的输入终端64和66之间。电阻R205连接在节点N205和共模点CM之间。Q205的基极连接到参考电压信号VREF4，其优选地被设置为精确参考电压加上VBE后的匹配电压，以便节点N205维持在精确的参考电压。内插器偏置电流IE1可以直接耦合进入Q205的集电极，这样，偏置电流由R205的值设定，该R205与图19所示的实施例的RM相对。 [0137] 图24所示的实施例示出了进一步的改进，其使用了一个连接在QA和QB的发射极之间的预增强(pre-emphasis)电容CPE。此电容可以在高频段改变匹配电路的增益，以改进噪声性能，其也可以使输入端阻抗在较宽的频率范围内较平滑。
[0138] 图25示出了根据本专利发明原理的提供内插器信号的伺服控制的结构配置的另外一个实施例。其不像图24所示的那样从Q205直接产生内插器偏置电流IE1，IE1是直接连接至电流镜72的一个输入端。电流和ISUM直接连接至电流镜的其它输入端。通过在节点N4处将来自电阻Rc的电流相加，以此生成ISUM。如上述讨论，电阻Rc倾向于防止来自电流镜的漏电流打开操控核心中的晶体管。然而，他们也可以被使用测量内插器电流。 [0139] 参考电流IREF在节点N3处直接连接至EMM端，节点N3还连接至位 于内插器偏置输入端和电流镜之间的节点N2。这种电流镜配置可以被认为是一个电流型运算放大器，其使在节点N2和N3之间的流动的电流INULL 无效。通过平衡IE1和ISUM，去除了IE1的不确定性，它的准确度可以是由IREF来决定。这种配置还可以去除图24中的由于Q205的基极-发射极电压变化而引起的不准确。
[0140] 图25所示的实施例示出了进一步的改进，其在操控核心中使用了位于电流镜和共射共基晶体管基极之间的一系列电阻RD。通过减少与电流镜相关的各电容的影响，这些电阻可以提高共模抑制，特别是在高频段。在此例中，需要注意的是，虽然为与其它附图一致，内插器信号标记为V1、V2、……V3，但他们实际上是电流信号。
[0141] 增益接口精度与限制
[0142] 本专利申请的一些附加发明原理涉及在一定的条件下提高增益接口的精度和/或限制增益接口的输出。这些发明原理具有与本申请其它发明原理不同的应用场合，并且可应用于另外的系统。
[0143] 如上面的讨论，图16示出了一个比例增益控制接口，其可用于驱动于图5所示的内插器。控制电流IOP和ION的大小可以通过匹配晶体管QA 和QE控制得非常精确，以消除它们的阿尔法效应。然而，当电流引入电路时，电流的绝对缩放比例依赖于参考电流IREF，其受到没有消除的阿尔法效应的影响。
[0144] 图26示出了根据本专利发明原理的参考电流源。图26所示的电流源包括一参考单元68，其产生一个通过发射极电阻RREF的精确参考信号VREF5，电阻RREF连接到参考晶体管QREF的发射极。QREF的基极连接到后备晶体管QR的发射极，晶体管QR也具有一个发射极电阻RR。这样可以在QR的发射极产生一电流，其可称作为一个“真”的IREF。然而，由于QR的阿尔法，通过QR的集电极电流现在将是电流IREF的阿尔法倍或“αIREF”。电流αIREF随后可通过一优选的高精度电流镜70传输至图16所示的增益接口，代替在电路中以前使用的“真”IREF。这样，由αIREF 代替IREF，增益接口缩放比例的大小可以独立于阿尔法。 [0145] 在QR的基极电压还可以做为用于参考信号的方便的源如VREF4使用，以用于其它用途。
[0146] 在16图所示的电路中，当增益控制信号VG达到其其范围的一端时，因为IREF值固定，所以通过QE电流ION内在地受到限制，QE可降低不大于IREF的尺度形成。然而，通过QA的电流IOP可能继续增加，即使增益控制信号VG到达其一些名义最大值以后，因为运算放大器54能继续增加QA的基极驱动，即使QB已经消耗了所有的IREE。
[0147] 根据本专利发明原理的一可以防止在VG到达某一值后IOP持续上升的技术是，检测通过QC或QE的电流何时达到零，然后防止进一步增加QA的基极的驱动。检测经过QC或QE的电流可以通过任何合适技术的来实现，但是一种特别有用的技术是检测在QB和QC集电极上的公共集电极节点Ncc处的电压。因为当通过QC的电流达到零时，在节点Ncc处的电压崩溃，这一点容易实现。
[0148] 图27示出了根据本专利发明原理的增益控制接口的一个实施例，图27所示的电流源与图16所示的电流源相似，但是其包括一个从公共集电极节点Ncc到运算放大器54检测连接部分。对运算放大器进行构造和配置，以便当其检测到在节点Ncc的电压减少时，停止增加QA的基极驱动。例如，其可以这样实现：如图28中运算放大器的实施例所示，响应于检测信号从运算放大器一个输出级转移驱动电流。
[0149] 图27所示的实施例还包括一对电阻REV，它们在QB和Qc的发射极和集电极之间交叉连结，以消除这些器件中的早期电压效应。
[0150] 上面公开的各发明原理具有独立的应用场合。而且，这些原理中的一些或全部可以复合的方式组合在一起，以形成一个稳定的、高功率的输出级，其具有低噪声、低的相互调制和高线性能够很好地操作在多个GHz范围的频率内。
[0151] 本专利申请中公开的一些实施例已经被描述具有作为电流或电压信号来实现的特定的信号，但所述发明原理也可采用其它类型的信号，如以电压、电流或者是其它为特征的信号。同样，所描述的某些半导体区域为特殊的N型，P型等等，但是也可以采用不同的极性。尽管出于对优选实 施例进行说明，描述了某些特定设备的布局结构，但很多其它的结构也是可行的，并且其它结构也可根据本专利申请的发明原理进行设计。 [0152] 以上描述了诸多发明原理，它们都具有其独立的应用场合。在某些情形下，如果将某些发明原理和其它的发明原理以多种方式组合使用，会实现另外的优点。 [0153] 因此，在不背离本发明构思的情况下，可以对此处描述的实施例在布置和细节进行修改。因此，这些改变和修改被认为是处在所附权利要求的保护范围内。
