老化板和老化试验方法

摘要

本发明提供一种试验用半导体运送盘及使用它的老化板、老化试验方法及半导体的制造方法，可将多个半导体(IC封装等)在试验中成批处理。通过将半导体运送盘(40)安装在老化板(22)的外壳(25)的容纳部(27)中后关闭盖体，可以在所述老化板(22)上设置多个半导体(10)。通过将这种状态的老化板(22)装入老化试验装置，可以对多个所述半导体(10)进行成批试验。因此，可以一次检查比以往更多的半导体(10)，而不象以往那样需要使半导体(10)和保持它的插座一对一。

权利要求

1.一种老化板，其特征在于，具有：半导体运送盘，具有平面矩阵状地配置的多个收容部，该收容部用于装载并保持半导体；基体基板，在表面上配置了多个接点电极；中继基板，配置在所述基体基板上，在该中继基板的上侧接点片和下侧接点片上分别具备多个弹性接点；以及盖体，与所述基体基板对置地配置，所述半导体运送盘拆装自由地设置在所述中继基板和盖体之间。

2.如权利要求1所述的老化板，其特征在于，在所述基体基板上设置了外壳，该外壳具有用于容纳所述半导体运送盘的容纳部。

3.如权利要求1所述的老化板，其特征在于，在所述基体基板上设置了外壳，该外壳具有用于容纳所述中继基板和所述半导体运送盘中的一方或双方的容纳部。

4.如权利要求1所述的老化板，其特征在于，设有将所述中继基板和所述半导体运送盘的一方或双方定位在所述基体基板上的定位机构。

5.如权利要求2所述的老化板，其特征在于，所述盖体被自由转动地支承在所述外壳上。

6.如权利要求1所述的老化板，其特征在于，设有用于固定所述盖体的锁定机构。

7.如权利要求1所述的老化板，其特征在于，所述弹性接点与设在所述半导体运送盘中的保持孔对置地配置。

8.如权利要求7所述的老化板，其特征在于，所述弹性接点以可弹性变形的状态插入在所述保持孔中。

9.如权利要求1所述的老化板，其特征在于，所述弹性接点是具有螺旋状变形部的螺旋接触件。

10.如权利要求1所述的老化板，其特征在于，所述中继基板被拆装自由地设置。

11.如权利要求1所述的老化板，其特征在于，小型的所述中继基板以块为单位设置在所述基体基板上。

12.一种老化试验方法，用于半导体的老化试验，成批地检查多个所述半导体，该老化试验方法包括：在具有平面矩阵状地配置的多个收容部的半导体运送盘上，装载多个半导体的工序；

在表面上配置了多个接点电极和多个连接电极的基体基板上装载中继基板的工序，所述中继基板的上侧接点片和下侧接点片上分别具有多个弹性接点；

在所述中继基板上装载所述半导体运送盘的工序；

通过关闭与所述中继基板对置地配置的盖体，来将所述半导体的凸状接触电极成批地弹压保持在所述弹性接点上的工序；以及在把所述半导体的凸状接触电极成批地弹压保持在所述弹性接点上的状态下，将所述半导体加热规定时间的工序。

说明书

技术领域

本发明涉及例如CPU或存储器等的半导体的老化试验中使用的半导体运送盘及使用它的老化板(バ一ンインボ一ド)、老化试验方法及半导体的制造方法。特别涉及可成批处理多个半导体的半导体运送盘、使用它的老化板、老化试验方法及半导体的制造方法。

背景技术

对于搭载了从晶片切出的裸芯片(bare chip)的IC封装(半导体)，对各个IC封装进行老化试验。老化试验是对即使在规定的高温加速条件下在IC封装内部的布线上是否也没有切断即是否形成有按照标准的布线图形进行的导通检查。只有老化试验中合格的IC封装被送至最终的动作试验。
如图15所示，以往，在老化试验中，在老化板1中设置的多个IC封装2上容纳各个所述IC封装3来进行了检查。例如，所述IC封装2如图13所示，由容纳所述IC封装3的容纳部4和盖体5等构成，所述盖体5在将所述IC封装3容纳在所述容纳部4中后，向用于将所述IC封装3保持在所述容纳部4内的所述容纳部4的内方向施加作用力。在所述容纳部4的底面，设有多个接触管针6，所述接触管针6与所述IC封装3的BGA(Ball Grid Array)等的接触端子3a抵接并导通连接。
此外，作为以往的有关IC插座的公知文献，有(日本)特开平9-232057号公报或特开2002-357622号公报。
在上述以往的老化板1中，对各个IC封装3设有IC封装2。IC插座2因容纳保持所述IC封装3的结构上的制约而在小型化方面有限制。此外，因IC插座2的专有面积大而存在难以将可设置在规定尺寸的老化板1中的IC插座2的数目增加到以往的数目以上的问题。因此，与以往相比，为了对更多的IC封装3一次进行老化试验，只好使以往的老化检查装置本身大型化。
而且，在以往的老化试验方法中，在试验前的准备阶段，需要将各个IC封装3一个个地安装在IC插座2内，并需要对各个IC插座2的每个插座闭合所述盖体5的操作。而在试验后的后处理阶段，需要对每一个IC插座2的插座打开所述盖体5，并需要一个个地取出各IC封装3。因此，有试验上麻烦和花费时间的问题。
而且，对各IC封装3分别需要昂贵的IC插座2，所以是难以使老化板1自身的成本便宜的结构。
此外，以往的IC插座2中设置的接触管针6是在所述IC封装3的各连接端子3a上施加的接触压力高的结构。因此，从将IC封装3可靠地保持在IC插座2上的必要性来看，所述IC插座2自身容易成为大规模且大型的构造。此外，还有难以在所有的连接端子3a上施加均匀的接触压力的问题。
此外，在以往的所谓弹簧针(pogo-pin)方式的IC插座中，每一管针的荷重(弹压力)为0.294N(30gf)左右大小，所以为了使IC插座2具有的数百个管针被均匀地连接，需要如上述那样使用大规模的IC插座并以大的力压入。因此，在所述老化板1的软钎焊部分产生大的应力，在将处于这样的状态的老化板1放置在老化试验中的高温环境下时，还存在所述老化板1本身产生大的弯曲的问题。

发明内容

本发明是用于解决上述以往的课题的发明，其目的是，提供一种半导体运送盘、使用它的老化板、老化试验方法及半导体的制造方法，特别是可在试验的前后成批处理多个半导体(IC封装等)。
本发明的特征是，平面矩阵状地配置有多个收容部，该收容部用于装载并保持具有至少一个以上的裸芯片的半导体，所述半导体在保持于所述收容部中的状态下被检查，在所述收容部的底部设有保持孔，该保持孔用于对设在所述半导体上的凸状接触电极部进行定位，在所述收容部的底部设有开口部，并且在该开口部的边缘中的至少两个角部突出设置有半导体保持部，所述保持孔被设置在所述半导体保持部中。
此外，本发明的特征在于，所述收容部形成为凹状。
此外，本发明的特征是，包括：平面矩阵状地配置的多个收容部，在底面设有用于与所述半导体的凸状接触电极对应的保持孔；以及壁部，包围所述收容部。
在本发明中，可将多个半导体器件(IC封装等)在其购入时、试验时和出厂时等中成批处理。此外，可以将各个半导体器件高精度地定位在规定的位置，并且可以将半导体器件的底面上设置的凸状接触电极面向外部的接触件露出，所以可与所述外部的接触件电连接。
此外，本发明的特征在于，具有：所述任何一项记载的半导体运送盘；基体基板，在表面上配置了多个接点电极；以及盖体，与所述基体基板对置地配置，该盖体覆盖上述半导体运送盘整体，所述半导体运送盘被拆装自由地设置在所述基体基板和盖体之间。
此外，本发明的特征在于，具有：所述任何一项记载的半导体运送盘；基体基板，在表面上配置了多个弹性接点；中继基板，并且被配置在所述基体基板上，该中继基板的上侧接点片和下侧接点片上分别具备多个弹性接点；以及盖体，与所述基体基板对置地配置，所述半导体运送盘被拆装自由地设置在所述中继基板和盖体之间。
在本发明中，通过在所述基体基板和盖体之间、或所述中继基板和盖体之间容纳运送盘，可以将多个半导体器件集中安装在老化板上。
例如，可以构成为将包括了容纳所述中继基板和所述半导体运送盘的一方或双方的容纳部的外壳设置在所述基体基板上。
上述中，最好设有将所述半导体运送盘定位在所述基体基板上的定位机构。
在上述方式中，可以将保持了多个半导体的半导体运送盘正确地设置在老化板上的规定的位置上。
例如，也可以是所述盖体被自由转动地支承在所述外壳上。
在上述方式中，可以将盖体和外壳一体化，所以可以使处理容易。
因而，最好设置用于固定所述盖体的锁定部件。
在上述方式中，可以将保持了多个半导体的半导体运送盘固定在老化板上。
最好所述弹性接点与设置在所述半导体运送盘中的所述保持孔对置配置。
在上述方式中，可以使所述中继基板侧的弹性接点和半导体侧的凸状接触电极连接。
而且，最好所述弹性接点以可弹性变形的状态被插入到所述保持孔中。
例如，所述弹性接点是具有螺旋状变形部的螺旋接触件。
在上述方式中，由于各螺旋接触件的弹压力小，所以可以将具有多个螺旋接触件的半导体以比以往更小的保持力来保持。因此，可以避免在老化板中产生大应力。因此，可以避免在所述老化板中产生大的弯曲。
此外，最好所述弹性接点在所述中继基板的表面和背面两面对称地设置。更具体地说，最好所述弹性接点被分别设置在中继基板的上下表面，形成在所述中继基板的上表面上的上侧的弹性接点与各电子功能元件的凸状接触电极抵接，形成在所述中继基板的下表面上的下侧的弹性接点与设置在所述老化板的表面上的接点电极抵接，至少在所述上侧的弹性接点中，设有面向所述凸状接触电极方向突出的弹性变形部。由此，可以使对所述凸状接触电极的接触压力小。其结果，在所述老化板上设置多个半导体时，容易对各半导体的凸状接触电极施加均匀的接触压力，可以适当并且可靠地检查成批的多个半导体。
此外，最好所述中继基板被拆装自由地设置。
在上述方式中，由于在维修时可以仅更换所述中继基板，所以可以使维修容易。
而且，最好小型中继基板以块单位设置在所述基体基板上。
在上述方式中，由于可以仅更换发生了不适情况的所述中继基板，所以可以防止浪费。
而且，本发明的老化试验方法用于半导体的老化试验，成批地检查所述多个半导体，该老化试验方法包括：在具有平面矩阵状地配置的多个收容部的半导体运送盘上，装载多个半导体的工序；在表面上配置了多个接点电极和多个连接电极的基体基板上装载中继基板的工序，所述中继基板的上侧接点片和下侧接点片上分别具有多个弹性接点；在中继基板上装载所述半导体运送盘的工序；通过关闭与所述中继基板对置地配置的盖体，来将所述半导体的凸状接触电极成批地弹压保持在所述弹性接点上的工序；以及在把所述半导体的凸状接触电极成批地弹压保持在所述弹性接点上的状态下，将所述半导体加热规定时间的工序。
在上述本发明中，由于可以成批检查运送盘中装载的多个半导体，所以不是如以往那样对各个半导体需要插座，可以依次检查比以往更多的半导体。
此外，本发明的半导体的制造方法的特征在于，具有：将从晶片切出的裸芯片封装而形成半导体的工序；对所述半导体进行试验的工序；以及仅将所述试验中合格的半导体出厂的工序，在所述试验的工序中包含所述的老化试验。
在上述发明中，由于可以仅将试验中合格的半导体器件出厂，所以可提高以一连串的制造方法制造的半导体器件的合格率。
发明效果
在本发明中，可以在一个半导体运送盘中保持多个半导体(IC封装)的状态下进行集中处理。而且，可以在这种状态下成批地进行试验。因此，可以使试验前的准备阶段或试验后的后处理阶段所需要的工作容易，可以高效率地试验多个半导体。
此外，在IC封装的制造厂商、C的试验企业和个人计算机制造厂商的三者之间，作为共用的半导体运送盘，可实现循环性的利用。特别是IC封装试验企业在试验的前后不需要对各个半导体的每个进行向插座内的插拔作业，所以作业效率也大幅度地改善。
此外，在本发明的老化板中，可以将保持了多个半导体的状态的半导体运送盘原封不动地设置在老化板上的保持机构(盘保持器)内。因此，可使老化板上可装载的每单位面积半导体的数目增加，可以大幅度地增加在一次老化试验中处理的半导体的数目。即，可高效率地进行老化试验。

附图说明

图1是老化试验装置的立体图。
图2是表示被装入在老化试验装置内的老化板和半导体运送盘的第1实施方式的分解立体图。
图3是表示被装入在老化板中的中继基板的分解立体图。
图4是表示作为弹性接点的实施方式的螺旋接触件的整体构造的扩大侧视图。
图5是图3所示的中继基板的局部剖视图。
图6是沿图2的a-b-c线切断的状态的半导体运送盘的局部立体图。
图7是表示一例由构成老化板的外壳和盖体组成的保持机构(支架固定器)的剖视图。
图8A是表示容纳半导体前的状态的老化板的局部剖视图。
图8B是局部地放大表示图8A的剖视图。
图9是表示容纳了半导体后的状态的老化板的局部剖视图。
图10A是表示被装入老化试验装置内的老化板和半导体运送盘的第2实施方式的分解立体图。
图10B是图10A所示的老化板的局部剖视图。
图11是表示作为第3实施方式的半导体运送盘的与图6同样的局部立体图。
图12A是第3实施方式的半导体运送盘局部放大剖视图，表示安装半导体前的状态。
图12B是第3实施方式的半导体运送盘局部放大剖视图，表示安装半导体后的状态。
图13是放大表示一个半导体的局部放大剖视图。
图14是用于说明半导体运送盘的再利用循环的图。
图15是以往的老化板的局部剖视图。

具体实施方式

图1是老化试验装置的立体图，图2是表示老化试验装置内装入的老化板和半导体运送盘的第1实施方式的分解立体图，图3是表示老化板中装入的中继基板的分解立体图，图4是表示作为弹性接点的实施方式的螺旋接触件的整体结构的放大侧视图，图5是图3所示的中继基板的局部剖视图，图6是表示以图2的a-b-c线切断的状态的半导体运送盘的局部立体图，图7是表示一例由构成老化板的外壳和盖体组成的保持机构(盘保持器)的剖视图，图8A是表示容纳半导体前的状态的老化板的局部剖视图，图8B是将图8A局部放大表示的剖视图，图9是表示容纳半导体后的状态的老化板的局部剖视图。
图1所示的老化试验装置20在正面有门21，打开所述门21就可看到设有加热炉20A。在所述加热炉20A内，图2所示的多个老化板22以层叠的状态被容纳。在所述老化试验装置20的正面，设有温度计或定时器等仪表类和具有各种按钮等的操作部23。
再有，在老化试验装置20的所述加热炉20A内的X方向的左右两侧面，在高度(Z)方向上以规定的间隔形成有多个形成对的同时延长到内部(Y2方向)的导向槽20a、20a。而且，在这种所述导向槽20a、20a中可插入各老化板22的两侧部22a、22a。
安装在所述老化试验装置20内的所述老化板22在图1所示的面向图示侧引出。在所述老化板22上，可以保持多个IC封装等的半导体10。各半导体10例如是CPU、各种存储器、或CCD或CMOS图像传感器等摄像元件，以及打印机用的热敏头(thermal head)等。此外，各半导体10是在装载了至少从晶片切出的一个以上的裸芯片(电子功能元件)的状态下被封装的，在其底面有用于与设在外部的接触件连接的凸状接触电极11(参照图6)。再有，在以下说明中，对所述半导体10为CPU的情况进行了说明，但即使是其他半导体，也是同样的。
所述老化板22例如具有以多层结构的印刷布线基板(PWB)等形成的基体基板22A。如图2所示，在基体基板22A的表面形成有矩阵状散布的多个接点电极26。此外，在基体基板22A的内部侧(Y2侧)形成有插入凸部22B；在该插入凸部22B的内外两面，构图形成有在图示Y方向上延长的多个连接电极22b。所述连接电极22b和所述接点电极26通过形成在基体基板22A的内外两面上的布线图形连接。
再有，在所述老化试验装置20内的内部表面(加热炉20A内的Y2侧的内壁)，设有将所述基体基板22A的插入凸部22B从上下方向夹持的插座(未图示)。将所述基体基板22A的两侧部22a、22a插入到所述导向槽20a、20a中并压入到内部，使所述插入凸部22B安装到(入槽)所述插座上后，可将设置于所述插座内的夹持电极(未图示)和所述基体基板22A的连接电极22B电连接。因此，从外部经过所述插座的夹持电极、连接电极22b，对所述接点电极26发送电信号，并可接收电信号。
如图2所示，在所述基体基板22A上具有起到保持机构(盘保持器)的作用的外壳25、中继基板29和半导体运送盘40A等。
所述外壳25是没有顶面(Z1侧的面)和底面(Z2侧的面)的框状构件，所述外壳25的内部被作为容纳部27。所述外壳25在正确地定位在所述基体基板22A上的规定位置的状态下被固定。
所述中继基板29被设置在所述容纳部27内。如图3所示，中继基板29包括：上侧接点片30、下侧接点片31、以及设置在它们之间的基材32。所述上侧接点片30包括多个弹性接点33和用于固定保持所述弹性接点33的树脂片35。所述下侧接点片31也同样包括多个弹性接点33和固定所述弹性接点33的树脂片35。
作为弹性接点33，例如可以使用图4所示的螺旋接触件33A。该实施方式中所示的螺旋接触件33A具有：设置于外周侧的基部33a、以及从该基部33a向中心侧螺旋状延长的弹性变形部33b。所述弹性变形部33b的前端(前端部33c)面向螺旋的中心以凸状或山形状突出的立体形状形成。所述树脂片35例如由聚酰亚胺等绝缘性树脂膜形成，在所述树脂片35中，形成有矩阵状散布的多个贯通孔35a。在各螺旋接触件33A中，基部33a的上面为该树脂片35的一个面侧，并且被固定在所述贯通孔35a的边缘部上，所述弹性变形部33b及所述前端部33c穿过所述贯通孔35a突出到另一面上。
如图5所示，在所述基材32中，形成有位于其上下的所述螺旋接触件33A、33A和在膜厚方向(图示Z方向)对置的位置上形成有贯通孔32a。在所述贯通孔32a的周围通过溅射等方式形成有导通层37，所述导通层37在所述基材32上面的一部分及下面的一部分都被延长形成。再有，相邻的导通层37之间不导通。
如图5所示，所述上侧接点片30通过粘结剂等粘贴在所述基材32的上表面侧。同样地，所述下侧接点片31通过粘结剂等粘贴在所述基材32的下表面侧。如图5所示，介由基材32上下对置的一个螺旋接触件33A和另一个螺旋接触件33A，通过导电性粘结剂等与各螺旋接触件33A的所述基部33a和设置于所述基材32内部的所述导通层37导通连接。
如图2所示，在所述中继基板29的四角设有插入孔39，该插入孔39用于插入被竖立于所述外壳25内侧的定位管针28的。然后，中继基板29通过将各定位管针28插入在规定插入孔39中，在被定位的状态下容纳在所述外壳25的容纳部27中。
如图2所示，所述中继基板29可以是将一张大型的中继基板29原样容纳在所述外壳25内的结构，也可以是将小片的小型中继基板29A以块为单位容纳在所述外壳25内，通过组合多个所述小型的中继基板29A来形成大型的中继基板29的结构。在以下，只要不事先特意说明，就作为在所述中继基板29中包含小型的中继基板29A的中继基板来说明。
再有，在该状态下，设置于所述中继基板29的下侧接点片31上的螺旋接触件33A的前端部33c与在所述基体基板22A的表面露出形成的接点电极26抵接，所述螺旋接触件33A和所述接点电极26被导通连接(参照图8、图9)。
此外，通过关闭后述的盖部50，将半导体10向图示Z2方向按压时，可以将设置于半导体10的底面上的锥状接触件(CGA)或球状接触件(BGA)等构成的多个凸状接触电极11弹压在设置于所述中继基板29的上侧接点片30上的所述螺旋接触件33A。同时，可以使多个凸状接触电极11弹压在设置于所述中继基板29A的下侧接点片31上的所述螺旋接触件33A和基体基板22A的接点电极26上。因此，可防止各端子间的接触不良等不适情况的发生。
再有，所述螺旋接触件33A的每一个的荷重在0.098N(10gf)以下，比以往小。因此，即使使盖体50压入半导体10的力小，也可以确保各个螺旋接触件33A和各个凸状接触电极11之间的导通。
此外，所述中继基板29可以在所述容纳部27内沿各定位管针28上下方向移动，在所述容纳部27内拆装自由。因此，根据需要，可容易替换所述中继基板29。
再有，在采用了大型的中继基板29的情况下，在局部发生了不适情况时，尽管还具有多个有效部分，但也必须更换大型的中继基板29整体。相反，在采用了上述小型的中继基板29A的情况下，即使在局部发生了不适情况，但可以以块为单位仅更换对应的小型的中继基板29A，与大型的中继基板29的情况比较，具有可以防止浪费，同时可以削减在维护上需要的成本的优点。
再有，所述块单位是将与一个半导体10对应的块作为一块，此外，例如也可以是将半导体10以2×2、3×3那样矩阵状地集合的单位块作为一块。
下面，说明有关构成本发明的半导体运送盘。
如图2所示，作为第1实施方式表示的所述半导体运送盘40A被设置在所述容纳部27内的所述中继基板29的上部。
所述半导体运送盘40A由不易因温度而变形的树脂、或金属等形成，在其表面上平面矩阵状地排列有多个截面凹状的收容部41。
如图6等所示，各收容部41的四周被从半导体运送盘40A的表面向收容部41的底面(半导体保持部)41a的方向(图示Z2方向)逐渐变窄的倾斜面41b、从该倾斜面41b的中间沿所述底面(半导体保持部)41a的方向(Z2方向)垂直地下降的侧面41c包围。而且，在所述底面(半导体保持部)41a中，沿图示Z方向贯通的多个保持孔41d与设置于所述半导体10的底面上的所有凸状接触电极11对应地配置形成矩阵状。
如图8B所示，在各个保持孔41d的图示上方(Z1方向)的上端侧，形成有从保持孔41d的板厚度方向的中间附近沿图示上方逐渐扩大的倾斜面41e。如图8A和图8B所示，在面对具有所述多个保持孔41d的所述底面(半导体保持部)41a的下方位置，配置有设置于所述中继基板29的表面上的螺旋接触件(弹性接点)33A。设置于所述中继基板29的上下的各个螺旋接触件33A、33A和老化板22的所述接点电极26被矩阵状地密集配置，以面对所述半导体运送盘40A的所述底面(半导体保持部)41a上形成的各个保持孔41d。
如图2所示，在所述半导体运送盘40A表面的四角形成有定位孔42，用于插入在所述外壳25内的四角设置的四个定位管针28a。因此，在将所述半导体运送盘40A安装在所述外壳25内时，通过将各定位管针28a分别插入到各定位孔42中，可使所述半导体运送盘40A正确地定位在所述外壳25的容纳部27内。在这方面，所述定位孔42和所述定位管针28a形成将所述半导体运送盘40A定位在所述外壳25的容纳部27内的定位机构。
再有，在老化试验中，将半导体运送盘40A优选固定在基体基板22A上的所述外壳25的容纳部27内。作为这种情况下的固定方法可如下进行：例如，在所述定位管针28a的前端形成雌螺纹部，将定位管针28a插入所述定位孔42之后，通过在所述雌螺纹部的前端安装紧固螺钉等螺纹固定构件。
如图8A和图9所示，在所述半导体运送盘40A的收容部41内对置的两侧面41c间的对置尺寸W1，以比所述半导体10的宽度尺寸W2大的尺寸形成。因此，可以将半导体10安装在所述两侧面41c之间(收容部41内)。但是，由于各个半导体10的宽度尺寸W2的误差大，所以即使以所述侧面41c为基准面而将半导体10安装在所述收容部41内，也难以将所述半导体10正确地定位在所述收容部41内。
因此，在本发明中，如图9所示，通过利用在所述半导体10的凸状接触电极11和所述底面(半导体保持部)41a上形成的各个保持孔41d，可将所述半导体10定位在所述收容部41内。即，所述保持孔41d作为电极保持部而起作用，用于将所述半导体10的凸状接触电极11正确地定位在所述收容部41内的合适位置。
而且，将所述半导体10安装在半导体运送盘40A的所述收容部41中时，形成于所述半导体10的底面上的所有凸状接触电极11可以与形成于所述底面(半导体保持部)41a中的多个保持孔41d分别对应插入，以所述凸状接触电极11本身为基准，可将各个半导体10以高精度定位在各个收容部41内。
例如，图7所示的情况下，在所述外壳25中设置铰链部25A，盖体50通过该铰链部25A被可自由转动地支承。在所述盖体50的下面，沿图示Z2方向突出的多个按压部51被面对所述收容部41而配置成矩阵状地。但是，所述按压部51不是必需的。即，在收容部41内安装之后的半导体10的上表面比所述半导体运送盘的表面(上边缘部)高的情况下，在关闭盖体50时，由于所述盖体50的下表面可直接按压半导体10的上表面，所以即使是没有所述按压部51的结构，也没有特别的故障。
这种情况下的外壳25，如图7所示，优选在外壳25的外侧的侧面、且与所述铰链部25相反侧的位置设置固定凹部25B，在与其对应的所述盖体50侧的位置设置固定凸部52的结构。所述固定凹部25B和固定凸部52构成锁定(lock)机构。而且，以所述铰链部25A为中心，在图7中α方向上转动所述盖体50时，通过所述固定凹部25B和固定凸部52的卡合，所述盖体50被固定在外壳25的上部。此时，外壳25的容纳部27被所述盖体50覆盖。
下面，说明有关老化板和半导体运送盘的第2实施方式。
图10A是表示在老化试验装置内装入的老化板和半导体运送盘的第2实施方式的分解立体图，图10B是图10A所示的老化板的局部剖视图。再有，第2实施方式是在一张基体基板上，将半导体运送盘和盖体各两张前后分开安装的类型的老化板。
在图10A和图10B的第2实施方式中所示的老化板60，是在图示Z2方向的最下部设置基体基板61，其上部依次有大型的中继基板29、作为第2实施方式示出的两张半导体运送盘40B、40B、多个半导体10和两张盖体70、70的结构。即，第2实施方式所示的结构与上述第1实施方式所示的结构很大的不同点是，在第2实施方式中没有外壳，以及盖体70不是自由转动地设置，而是分别独立设置。
如图10A和图10B所示，该实施方式所示的基体基板61被分割为图示Y1侧的第1区域61A和图示Y2侧的第2区域61B的两个区域。再有，在图10A，表示所述第1区域61A侧分解成各构件的状态，表示所述第2区域61B侧层叠了各构件的状态。此外，虽然在所述图10A和图10B中未示出，但在所述第1区域61A和第2区域61B的表面上，所述基体基板22A同样地矩阵状地散布有多个接点电极。
在所述基体基板61的图示Y2侧，用于安装(入槽)在所述老化试验装置20内设置的插座中的插入凸部62的设置方式与上述第1实施方式同样。而在基体基板61的所述第1区域61A和所述第2区域61B的各四角上，竖立有分别在图示Z2方向上突出的定位管针68a。
所述中继基板29的结构与上述第1实施方式中说明的结构相同。即，通过将多个小型的中继基板29A以块为单位矩阵状地配置在所述第1区域61A和第2区域61B上，构成大型的中继基板29。在半导体运送盘40B的四角设有定位孔42，在该定位孔42中被分别插入所述定位管针68a。由此，将两张半导体运送盘40B、40B分别以定位于所述基体基板61上的所述第1区域61A和第2区域61B的状态设置。
如图10B所示，在第2实施方式中，各半导体10被分别保持在形成于半导体运送盘40B中的收容部41中。但是，在第2实施方式中，在设置于半导体运送盘40B中的收容部41内的板厚度方向的中间周边设有台阶部44，在该台阶部44中，作为所述收容部41的底面41a，即作为半导体保持部而起作用的导向板45在定位状态下被设置。在所述导向板45中矩阵状地配置形成有多个保持孔45a。
所述导向板(半导体保持部)45中形成的多个保持孔45a的结构和其作用，具有与上述第1实施方式的所述收容部41的底面41a中形成的多个保持孔41d相同的作为电极保持部的功能。即，将形成于半导体10的底面上的凸状接触电极11嵌合在所述保持孔45a的上端，并且将形成于所述中继基板29中的弹性接点33的前端部分别插入到保持孔45a的下端，在所述保持孔45a内使所述弹性接点33与凸状接触电极11的弹性接触(弹压)确实牢固。
在一张老化板60中，设置有与所述第1区域61A和第2区域61B对应的盖体70、70。在所述盖体70的纵向方向(X方向)的两端，设置有在图示Z2方向延长的略L字状构成的锁定臂71、71，对设置于所述基体基板61的宽度方向(X方向)两端的被锁定部66、66可进行固定。
在所述盖体70的上表面，沿对于基体基板61的长度方向(Y方向)直角交叉的方向(X方向)延长的多个凸状肋条74在所述老化板60的长度方向(Y方向)上隔开规定的间隔一体形成。
将上述那样的基体基板61原封不动加热时，一般地，在所述基体基板61中，相对于宽度(X)方向的中心部，容易产生其两端部(图示X1和X2方向的两端部)抬起(或下降)那样的弯曲。
但是，在本申请中，盖体70的长度方向(X方向)与所述基体基板61的长度方向(Y方向)有直角地交叉的关系，所以在所述基体基板61中沿所述宽度(X)方向产生弯曲的力时，由于所述盖体70按压住这种力，所以可以使上述这样的弯曲不易在基体基板61上发生。而且，在所述盖体70的表面，将所述盖体70的沿长度方向(X方向)延长的多个凸状肋条74在所述基体基板61的长度方向(Y方向)隔开规定的间隔来配置，所述凸状肋条74作为阻止所述盖体70本身的变形的加强构件而起作用，所以可以防止上述那样的弯曲发生在基体基板61上。
再有，优选将所述凸状肋条74矩阵状地配置于所述盖体70的表面，不仅可以抑制基体基板61的宽度方向(X方向)的弯曲，而且还可以抑制长度方向(Y方向)的弯曲。
再有，在本实施方式中，在盖体70的下表面上沿图示Z2方向突出的多个按压部73被面对所述收容部41矩阵状地配置。但是，所述按压部51与上述同样不是必需的。此外，在盖体70的四角上形成有定位孔75。通过在所述定位孔75中插入被竖立于所述基体基板61中的各定位管针68a，所述盖体70在被定位于所述第1区域61A和第2区域61B的状态下装载。
盖体70与在所述基体基板61上的所述第1区域61A和第2区域61B的固定，例如可通过使用快速扣件(quick fastener)76等来进行。
下面，说明有关半导体运送盘的第3实施方式。
图11是表示第3实施方式的半导体运送盘的与图6同样的局部立体图，图12A、图12B是第3实施方式的半导体运送盘局部放大剖视图，图12A表示安装半导体前的状态，图12B表示安装半导体后的状态。
图11中作为第3实施方式表示的半导体运送盘40C与作为所述第1实施方式表示的半导体运送盘40B(参照图6)和作为所述第2实施方式表示的半导体运送盘40A(参照图10B)比较，结构上最不相同的方面是，在与收容部41的底面41a对应的部分形成有沿板厚度(Z)方向贯通的开口部46，其他结构与所述第1、第2实施方式相同。
在半导体运送盘40C的所述开口部46的边缘的四角，突出设置有面向其中心方向并且水平突出的支承片(半导体保持部)47，在该支承片44的中心穿通设置有保持孔47a。所述保持孔47a的形成位置，在形成于半导体10的下表面上的多个凸状接触电极11中，形成在与形成于角部的定位用凸状接触电极11a对应的位置上。
为了高精度地定位所述半导体10，最好是如上述那样将保持孔47a形成在所述开口部46的边缘的四个角部(四角)的位置。但是，与所述定位用凸状接触电极11对应的保持孔47a的形成位置不限于此，也可以是在三个角部形成的结构。而且，作为定位精度，比前者多少差些，但至少是设置在两个角部的结构就可以，这种情况下，优选在作为对角关系的位置上形成的结构。
如图12A所示，将半导体10安装在半导体运送盘40C的收容部41时，如图12B所示，将设置于角部的所述定位用凸状接触电极l1a插入到保持孔47a中。此时，所述半导体10由设置于所述角部的支承片(半导体保持部)47支承。此外，以插入到所述保持孔47a中的所述定位用凸状接触电极l1a作为基准，所述半导体10被正确地定位在收容部41内。
另一方面，所述角部以外形成的剩余的多个凸状接触电极11被配置在所述开口部46内。如图12A、图12B所示，在所述半导体运送盘40C的下部，设置有中继基板29。作为形成于该中继基板29中的多个弹性接点33的、螺旋接触件33A被凸状地立体成形，在板厚度(Z)方向上为可弹性变形的状态。因此，将盖体50或盖体70关闭锁定，如图12B所示，将所述半导体10按压在所述收容部41的所述支承片(半导体保持部)47上时，可以使各个凸状接触电极11和各个螺旋接触件33A弹性接触。
再有，这种情况下，由于所述螺旋接触件33A的每一个的荷重小，所以即使将盖体压入半导体10的力设定为较小，也可以可靠地确保各个凸状接触电极11和各个螺旋接触件33A之间的导通。
再有，在第3实施方式所示的半导体运送盘40C中，不需要将设置于中继基板29上的所有弹性接点33分别插入到上述第1及第2实施方式所示的多个保持孔41d(或45a)中，仅将作为基准的定位用凸状接触电极11a插入所述保持孔47a中即可。因此，可以容易并且迅速地进行中继基板29的设置作业和其后的交换作业。
以下，说明有关使用上述半导体运送盘和老化试验装置的老化试验及半导体的制造方法。再有，在以下，主要以第1实施方式中说明的老化板22为中心进行说明，但即使是上述第2实施方式中说明的老化板60也是同样的。此外，对于半导体运送盘40，使用第1至第3实施方式所示的半导体运送盘40A、40B、40C的哪一个都可以。图13是放大表示一个半导体的局部放大剖视图，图14是用于说明运送盘的再利用的循环的图。
首先，在各收容部41中装填了多个半导体10的半导体运送盘40被安装在所述老化板22内的外壳25的容纳部27内(或所述老化板61上)，关闭所述盖体50。此时，各个半导体10被在所述盖体50上设置的各按压部51按压，所以各半导体10的多个凸状接触电极11和设置于所述外壳25内的中继基板29的上部侧的多个螺旋接触件33A分别被弹压(参照图9)。同时，设置于中继基板29的下部侧的多个螺旋接触件33A和形成于基体基板22A的表面上的各接点电极26被弹压(参照图9)。因此，半导体10的各个凸状接触电极11和各个接点电极26被电导通连接。因此，通过从外部通过所述插座的夹持电极、基体基板22A的连接电极22b、布线图形和接点电极26、以及中继基板29的上下螺旋接触件33A、33A对多个半导体10的各凸状接触电极11提供电信号，可以成批检查多个半导体10内的布线状态。
接着，如图1所示，将各老化板22被设置在所述老化试验装置20的加热炉20A内，进行老化试验。
这里，老化试验可以大致分为所谓的预备试验(预老化试验)和主试验(主老化试验)。所述预备试验通过将半导体10在约90℃的温度环境下设置数十秒来进行，主试验例如在约125℃～150℃的高温环境下设置约48小时来进行。
例如，在将内部布线的一部分上有异常的电阻值的半导体10不进行预备试验而原封不动地送入主试验时，在主试验中所述异常的部分发热，在最坏的情况下有使所述老化板22着火的危险。
因此，对于所述内部布线中产生了异常的半导体10，通过在所述预备试验中烧断所述异常的电阻值的部分，可防止主试验中的着火。
在这种预备试验中，在由基体基板22A上的外壳25和盖体50构成的保持机构(盘保持器)的内部(或老化板60和盖体70之间)，通过设置将多个半导体10保持的半导体运送盘40，可以将所述多个半导体器件10成批进行预备试验。
其次，在主试验中，通过从外部对所述老化板22上的各半导体10提供电信号，进行半导体10合格与否的判定。
例如，如图13所示，区别为裸芯片13的布线13a被切断等而不能使用的半导体10、和没有被切断而可使用的合格品的半导体10。
在该主试验中，通过在由老化板22上的外壳25和盖体50构成的保持机构(盘保持器)的内部(或老化板60和盖体70之间)，设置用于保持多个半导体10的半导体运送盘40，可以对多个半导体10成批进行老化试验。因此，在本发明中，可以对比以往更多的半导体10一次性地进行老化试验。
再有，在所述预备试验和所述主试验中使用的老化板是不同种类的老化板的情况下，仅将所述半导体运送盘40从所述预备试验用的老化板转移到所述主试验用的老化板，在一次作业中可将多个半导体10成批移动，在这方面，可提高作业效率。
此外，以往为了将多个半导体放置在老化板中，在所述老化板上，每个所述半导体10需要IC封装，因容纳、保持所述半导体10的结构上的限制，将所述IC封装小型化时也有限制。即，一个IC封装所需的专有面积大，可装载在一张老化板上的半导体的数量少，所以难以增加一次老化试验中可试验的半导体的数量。
相反，在本发明中，通过将预先容纳了多个半导体10的半导体运送盘40整体一次性地设置在所述基体基板22A上，不需要对每个半导体保持的IC插座，可大幅度地增加老化板上可装载的半导体10的数目。
因此，在一次的老化试验中，与以往相比，可以实质性地将许多半导体10成批进行老化试验。由此，可提高老化试验效率。
此外，半导体10在半导体运送盘40上的安装，在老化试验的前工序即半导体10的制造阶段，例如可使用未图示的安装机自动安装。这样的作业由半导体10的制造厂商进行。
因此，在老化试验中，不需要进行将多个半导体一个一个安装在老化板上的半导体运送盘40的收容部41中的作业。因此，特别是仅进行老化试验的专门的试验企业仅从半导体制造厂商购买预先在收容部41中安装了半导体10的状态的半导体运送盘40，就可以立即进行老化试验。
而且，试验结束后，只将所述老化试验中被判定为不合格品的半导体10从所述半导体运送盘40的收容部41中排除即可，对于合格品的半导体10，试验中一次也不从所述半导体运送盘40中取出，可以原封不动地送入最终动作确认试验(最后试验)。
即，在以往的老化试验方法中，需要将各个半导体器件10安装在每个IC插座内，或从中排除，在准备阶段或后处理阶段中花费劳力和时间，而在本发明中，仅将保持了半导体10的半导体运送盘40容纳在所述外壳25的容纳部27中，或仅设置在老化板60上就可以，而且只从半导体运送盘40中拆除不合格的半导体10，所以可以缩短老化实验所需的劳动和时间。
再有，本发明的检查装置和检查方法不限于老化实验。例如，也可以应用于老化试验结束后进行的最终动作试验(最后试验)。即，如果在将半导体10容纳在半导体运送盘40中的状态下进行最终动作确认试验，则在仅将该试验中合格的半导体10容纳在所述半导体运送盘40的状态下，可将其原封不动地向个人计算机制造厂商出厂。
因此，专门的试验企业(老化试验的试验企业)可一次也不从半导体运送盘取出从半导体制造厂商购买的半导体就向个人计算机制造厂商出厂，所以不需要进行需要半导体的装填作业等劳动和时间的繁杂的作业，可以按非常高的效率来进行老化试验或其后的最终动作试验。
而且，如图14所示，本发明的半导体运送盘40可按半导体的制造厂商→半导体的试验企业→个人计算机制造厂商→半导体的制造厂商的循环进行利用。
即，由个人计算机制造厂商使用后的所述半导体运送盘40可再次返回到半导体制造厂商，所以可以高效率地再利用半导体运送盘40。
此外，通过在将从晶片切出的裸芯片封装而形成半导体后，经过上述老化试验来排除不合格的半导体，仅将合格的半导体出厂，从而可以仅将试验中合格的半导体出厂，所以可使按这样的一连串的制造方法制造的半导体的合格率提高。
再有，在上述实施方式中，说明了有关作为半导体而搭载了裸芯片的IC封装的情况，但本发明不限于此，也可以将裸芯片自身容纳在所述半导体运送盘中进行检查。
此外，在上述实施方式中，说明了中继基板29以自由拆装作为前提，由具有弹性接点33的上侧接点片30、具有相同弹性接点33的下侧接点片31、以及设置在它们之间的基材32构成，但在不自由拆装所述中继基板29也可以的情况下，可以形成将弹性接点33分别设置在所述基体基板22的多个接点电极26上的结构。这种情况下，可以不需要所述中继基板29。
而即使是使用中继基板29的情况下，也可以在所述下侧接片点31中取代所述弹性接点33来设置凸状的凸点电极，形成基体基板22上的接点电极26和所述凸点电极分别被软钎焊的结构。但是，即使是这种情况，也是优选如下的结构：作为表面侧的上侧接片点30具有弹性接点33，并与半导体10侧的凸状接触电极11弹性地连接的。