可修补电性能的显示组件及其修补方法转让专利
申请号 : CN200510065201.0
文献号 : CN1847961B
文献日 : 2010-04-14
发明人 : 王忠益 , 卢嵘男
申请人 : 奇美电子股份有限公司
摘要 :
一种显示组件，至少包括：一第一电极(例如像素电极或电场电极)；一薄膜晶体管(TFT)，可控制第一电极；及一第一电容电极与一第二电容电极，而第一电容电极与第二电容电极藉由第一电极电性连接；其中，第一电极具有一第一狭缝(slit)，第一狭缝的位置介于第一电容电极及第二电容电极与第一电极的电性连接区之间。若有缺陷产生，修补方法为：移除部分第一电极，使第一电容电极及第二电容电极电性隔绝。
权利要求 :
1.一显示组件，至少包括：
一基板；
一第一金属层，形成于该基板上，且该第一金属层形成一共同电极；
一第一绝缘层，形成于该基板上，且覆盖该第一金属层上；
一第二金属层，形成于该第一绝缘层上，且该第二金属层相对于该共同电极的位置，具有相隔开的一第一部份和一第二部份，分别形成一第一电容电极与一第二电容电极；
一薄膜晶体管形成于该基板上；
一像素电极，由该薄膜晶体管控制该像素电极，而该第一电容电极与该第二电容电极藉由像素电极电性连接；
其中，该像素电极具有一第一狭缝，该第一狭缝的长度跨越该共同电极的宽度，该第一狭缝介于该第一电容电极及该第二电容电极之间，位于该第一电容电极及该第二电容电极的电性连接区。
2.如权利要求1所述的显示组件，其中该第二金属层相对于该共同电极的位置，还包含一第三部份，该第三部份形成一第三电容电极，其中，该第三电容电极与该第一电容电极及该第二电容电极相互隔开，且该第三电容电极藉由该像素电极与该第一电容电极与该第二电容电极电性连接，且该像素电极还包含有一第二狭缝，该第二狭缝介于该第二电容电极及该第三电容电极与该像素电极之间，位于该第二电容电极及该第三电容电极与该像素电极的电性连接区。
3.如权利要求2所述的显示组件，其中该第二电容电极介于该第一电容电极与该第三电容电极之间，且该第二电容电极的电容量与该第一电容电极及该第三电容电极的电容量不同。
4.如权利要求3所述的显示组件，其中该第二电容电极的电容量大于该第一电容电极的电容量与该第三电容电极的电容量。
5.如权利要求1所述的显示组件，其中该第一狭缝的位置是与该第二金属层的该第一部份和该第二部份的一隔开处相对应。
6.如权利要求2所述的显示组件，其中该第二狭缝的位置是与该第二金属层的该第二部份和该第三部份的一隔开处相对应。
7.如权利要求1所述的显示组件还包括一保护层以覆盖该第二金属层，该像素电极位于该保护层上。
8.如权利要求7所述的显示组件，其中该保护层具有一第一开口和一第二开口，该像素电极利用该第一开口和该第二开口分别与该第一电容电极和该第二电容电极电性连接。
9.如权利要求8所述的显示组件，其中该第一开口位于该第一狭缝的一侧，该第二开口位于该第一狭缝的另一侧。
10.一种显示组件的电性能修补方法，该方法包括步骤如下：提供一显示组件，至少包括：
一基板；
一第一金属层，形成于该基板上，且该第一金属层形成一共同电极；
一第一绝缘层，形成于该基板上，且覆盖该第一金属层上；
一第二金属层，形成于该第一绝缘层上，且该第二金属层相对于该共同电极的位置，具有相隔开的一第一部份和一第二部份，分别形成一第一电容电极与一第二电容电极；
一薄膜晶体管形成于该基板上；
一像素电极，由该薄膜晶体管控制该像素电极，而该第一电容电极与该第二电容电极藉由像素电极电性连接；
其中，该像素电极具有一第一狭缝，该第一狭缝的长度跨越该共同电极的宽度，该第一狭缝介于该第一电容电极及该第二电容电极之间，位于该第一电容电极及该第二电容电极的电性连接区；
检查该显示组件是否需要有短路现象，并决定需要修补的位置；
将发生短路现象的像素进行修补，进行移除步骤时，是在该共同电极的外侧以平行该共同电极的方向对该像素电极进行部分切割，移除部分像素电极，使该第一电容电极和该第二电容电极电性隔绝。
11.如权利要求10所述的电性能修补方法，其中是以激光切割方式进行移除部分像素电极的步骤。
12.如权利要求10所述的电性能修补方法，其中
若该显示组件在相对于该第一电容电极处需要修补，则移除相对于该第一电容电极处的部分像素电极，使该第一电容电极和该第二电容电极与其余像素电极电性隔绝；
若该显示组件在相对于该第二电容电极处需要修补，则移除相对于该第二电容电极处的部分像素电极，使该第二电容电极和该第一电容电极与其余像素电极电性隔绝。
说明书 :
技术领域
本发明涉及一种可修补电性能的显示组件及其修补方法，特别是涉及一种利用特殊的像素电极图案和显示组件的结构，配合相关的修补方法，以修补具有电性能缺陷的显示组件。
背景技术
由于液晶显示器(Liquid Crystal Display，LCD)的体积薄、重量轻与低电磁辐射的优点，近年来日渐广泛使用。液晶显示器的分辨率是以面板上像素(pixel)数目来决定，所含的像素数目越高，表现出来的影像越细致，分辨率越好。然而，液晶显示器可能因为制作程序上的疏失而造成电性能上的瑕疵，例如某些像素无法受讯号控制而正常地显示亮暗状态，因而降低了液晶显示器的显示质量。
传统的TFT LCD具有一第一面板与一第二面板。第一面板上包括有多个透明电极、彩色滤光片与黑色矩阵(black matrix)等。而第二面板则包括有多个扫瞄讯号线(scan line)、多个数据讯号线、多个储存电容(storagecapacitor)，多个切换组件(例如是薄膜晶体管TFT)、以及多个透明电极等。TFT LCD的多个扫瞄讯号线(scan line)与多个数据讯号线(data line)是以阵列的形式垂直相交。这些扫瞄讯号线与这些数据讯号线定义出多个像素区域，因此每一像素区域是由相邻的一对扫瞄讯号线与相邻的一对数据讯号线所定义。每个像素区域中，均包括有一储存电容CST、一TFT组件以及一像素电极(一般为透明电极ITO)。液晶则是使用了一密封物而被密封于两个基板之间。另外，通常在第一面板及第二面板外围会设置偏光膜。直视穿透型(direct-view transmission type)的薄膜晶体管液晶显示器会具有一背光装置，且藉由控制背光装置所发出的一入射光对液晶的穿透度来输出影像。
请参照图1A，其示出了传统的一种液晶显示器的第二面板的TFT的剖面示意图，其中该剖面是沿着图1C中1A-1A剖面线绘制。其制造流程与形成结构如下：首先，提供一基板(Substrate)102，并在基板102上形成一第一金属层。之后，图案化第一金属层以形成栅极(Gate Electrode)104。然后形成一第一绝缘层106于基板102上并覆盖栅极104。之后，一般是由非晶硅氢化物(amorphous silicon hydride，a-Si：H)所形成一半导体层的通道区105。接着，形成一第二金属层于第一绝缘层106上，经过微影蚀刻的制造工艺后形成漏极D与源极S。之后，形成一保护层(Passivation Layer)108于漏极D、源极S之上并覆盖第一绝缘层106。接着，于保护层108上形成一通孔(Via Hole)110以暴露出源极S。最后，形成像素电极112于保护层108的上方，而像素电极112藉由通孔110而与源极S电性连接。
而扫瞄讯号线和数据讯号线分别于形成栅极104和源/漏极区S/D的图样化制造工艺中同时形成，其中扫瞄讯号线与数据讯号线之间是以第一绝缘层106相隔离。
请参照图1B，其示出了传统的一种液晶显示器的第二面板的储存电容结构的剖面示意图，其中该剖面是沿着图1C中1B-1B剖面线绘制。储存电容(CST)包括共同电极114与电容电极116，两者之间以第一绝缘层106相隔。储存电容CST的制造工艺是于制造TFT时同时完成。共同电极114是图案化第一金属层而得的，电容电极116则是图案化第二金属层而得的。然后，保护层108同时覆盖了电容电极116与绝缘层106。接着，于保护层108中形成一通孔118。当像素电极112形成于保护层108上方后，像素电极112经由通孔118与电容电极116电性连接。其中，TFT LCD中的所有像素的储存电容的共同电极114均相连，并连接至系统的一参考电位。像素储存电容CST是用于维持控制液晶所需的电压。像素储存电容CST的共同电极114，可连接于相邻的扫描线。但是，随着薄膜晶体管液晶显示器的大尺寸化，为降低驱动的栅极延迟效应(gate delay)的影响，现今像素多以一共同电极型像素储存电容(Cst On Common)为设计主流。
传统的TFT LCD的第一面板处亦有一透明电极形成于一玻璃基板上，而组成第一面板。将第一面板与第二面板对组后，中间的液晶层填充有液晶分子，依照供给电压前后液晶分子的排列和驱动方式，又可分成形成垂直基版平面方向电场(例如垂直配向型(Vertical Aligment Mode)、定型化垂直配向型(Patterned Vertical Alignment，PVA)、多域垂直配向型(Multi-domain Vertical Alignment，MVA)和扭转向列型(Twisted NematicMode)等)的驱动方式以及形成垂直基版平面方向电场(例如平面旋转型(In-plane Switch Mode)的驱动方式等数种模式。其中垂直配向型液晶显示器的视野角度表现，可藉由将像素内液晶分子的方位(orientation)设定为多个互为不同的方向而加以改善。欧洲专利公开第0884626-A2号揭示一多域垂直配向型(MVA)液晶显示器，其具有区域调整结构(例如一像素电极上的狭缝)用以调整液晶的方位，当施以一电压时该液晶中的液晶分子呈倾斜状排列而使得每一个像素区域内液晶的方位包含多个方向。形成垂直基版平面方向电场的液晶显示器在施加电压后，第二面板的像素电极112与第一面板的透明电极之间可产生一液晶电容(CLC)，其电容值的大小依像素电极112的有效面积而改变。
请参照图1C，其示出了传统的一种多域垂直配向型模式(MVA Mode)的液晶显示器的单一像素的示意图。其中，像素是由数据讯号线DL(Data Line)和扫描讯号线SL(Scan Line)所控制，且每个像素包括一薄膜晶体管(TFT)107与一像素电极(PE)。而对应于共同电极Vcom处则可产生储存电容。请同时参照图1B。图1C的共同电极Vcom为图1B中图案化的第一金属层(标号114)，上方则有图案化的第二金属层所形成的电容电极116，最上方的像素电极112则利用通孔118与电容电极116电性连接。另外，像素电极112上的狭缝120为达到广视角目的所形成的特殊开口。此液晶显示器中是利用形成于第一面板的突起物(protrusion)作为区域调整结构111。当应用在定型化垂直配向型(PVA)液晶显示器时，此区域调整结构111为第一面板透明电极的一狭缝。
然而，在制作液晶显示器的第二面板过程中，可能会有短路现象产生，例如显影不良或微粒污染而使数据讯号无法正确传递，造成对应的该像素在显示效果上产生瑕疵。
请参照图1D，其示出了图1C的像素产生讯号短路与传统修补方法的示意图。若有一缺陷D1，其位置使得共同电极(图案化的第一金属层)114和数据讯号线DL的其中之一与电容电极(图案化的第二金属层)116和电容电极电性连接的像素电极112其中任一产生电性能导通时，则原本共同电极的电压或是欲由数据讯号线DL送至其它像素电极的讯号会自缺陷D1处进入此像素，而此像素的讯号接收将不再受切换组件107的控制。图1E示出了沿着图1C中1E-1E剖面线的剖面示意图。从图1E的剖面可清楚看出：数据讯号线DL和第二金属层116在同一平面上，只要有缺陷如导电微粒掉落在虚线圈处，则容易造成短路情形。由于缺陷的位置是相对应于共同电极114的区域，若直接使用激光去除，将会同时损及或切断共同电极线，导致数组中该列像素无法利用共同电极输入参考电压，因此传统上修补缺陷的方式是：移除共同电极114边缘的像素电极(例如：利用激光切除产生切割线C1、C1’)，以排除缺陷D1所产生的短路干扰。但是，此种传统修补方式会牺牲整个电容电极116和超过1/2面积的像素电极(切割线C1以上)，因此原本像素的总电容值＝储存电容(CST)+液晶电容(CLC)，在修补后的总电容值只剩下不超过1/2液晶电容(CLC)。由于剩下不到1/2面积的像素电极，使有用的显示区域大幅缩小，且缺少电容电极的储存电容，将使显示器无法在一定的画面时间内维持驱动液晶所需电压，显示效果也大幅降低。
此外，若因为微粒位于通孔118的位置，将可能导致像素电极112无法与电容电极116连接，而所设计的电容不符合，无法在一定的画面时间内维持驱动液晶所需电压，影响显示组件的显示特性。
同理，在其它模式的传统显示组件和相关的修补方法上，也有显示效果大幅降低的情形。
请参照图2A、2B，其分别示出了一种传统上形成储存电容于栅极线GL间(CST on gate)的液晶显示器的单一像素，以及修补方法的示意图。其中，电容电极116位在栅极线GL上，像素电极112利用通孔118与电容电极116电性连接。若缺陷D2产生，使储存电极116和数据讯号线DL2之间短路，则传统的修补方式例如是切割线C2来移除储存电极116上方的部分像素电极112，但是也牺牲了整个储存电容值和部分液晶电容值。
请参照图3A、3B，其分别示出了一种传统的平面旋转型(IPS Mode)的液晶显示器的单一像素，以及修补方法的示意图。像素电极312与电场电极317以对插方式排列，其中电场电极317利用通孔118与电容电极116电性连接。该型显示器是利用电场电极与像素电极间的电场，驱动液晶分子，进而影响背光源的通过与否而成为一显示装置。由于电容电极与数据讯号线几乎在同一平面上，若缺陷D3产生，使电容电极116和数据讯号线DL之间短路，则传统的修补方式例如以切割线C3、C3’来移除通孔118周围部分的电场电极317。由于此种显示器一般在缺乏电场状态为一常黑状态(Normally Black)，此种修补方式仅能使阻止由数据讯号线进入电容电极的讯号通过电场电极形成电场影响液晶，如此该像素会无法驱动而成为一个黑点，虽然显示器不会有亮点产生，但是还是未能实际解决问题。
不论是上述何种模式的像素，在进行缺陷修补后，储存电容将被完全牺牲，而部分甚至超过1/2的液晶电容值也是，缺乏足够的储存电容将使显示器无法在画面时间(例如显示频率为60Hz时约为16.67毫秒(ms))内，维持驱动像素电极所须的电压，影响画面质量。此外修去大部分可供显示区域的像素电极，将使得该像素的有用显示区域大幅缩小。因此，如何减少电极间短路以及通孔连接不良的影响、有效的修补像素缺陷、又可兼顾像素的显示质量，为本技术领域研发的一重要目标。
传统的TFT LCD具有一第一面板与一第二面板。第一面板上包括有多个透明电极、彩色滤光片与黑色矩阵(black matrix)等。而第二面板则包括有多个扫瞄讯号线(scan line)、多个数据讯号线、多个储存电容(storagecapacitor)，多个切换组件(例如是薄膜晶体管TFT)、以及多个透明电极等。TFT LCD的多个扫瞄讯号线(scan line)与多个数据讯号线(data line)是以阵列的形式垂直相交。这些扫瞄讯号线与这些数据讯号线定义出多个像素区域，因此每一像素区域是由相邻的一对扫瞄讯号线与相邻的一对数据讯号线所定义。每个像素区域中，均包括有一储存电容CST、一TFT组件以及一像素电极(一般为透明电极ITO)。液晶则是使用了一密封物而被密封于两个基板之间。另外，通常在第一面板及第二面板外围会设置偏光膜。直视穿透型(direct-view transmission type)的薄膜晶体管液晶显示器会具有一背光装置，且藉由控制背光装置所发出的一入射光对液晶的穿透度来输出影像。
请参照图1A，其示出了传统的一种液晶显示器的第二面板的TFT的剖面示意图，其中该剖面是沿着图1C中1A-1A剖面线绘制。其制造流程与形成结构如下：首先，提供一基板(Substrate)102，并在基板102上形成一第一金属层。之后，图案化第一金属层以形成栅极(Gate Electrode)104。然后形成一第一绝缘层106于基板102上并覆盖栅极104。之后，一般是由非晶硅氢化物(amorphous silicon hydride，a-Si：H)所形成一半导体层的通道区105。接着，形成一第二金属层于第一绝缘层106上，经过微影蚀刻的制造工艺后形成漏极D与源极S。之后，形成一保护层(Passivation Layer)108于漏极D、源极S之上并覆盖第一绝缘层106。接着，于保护层108上形成一通孔(Via Hole)110以暴露出源极S。最后，形成像素电极112于保护层108的上方，而像素电极112藉由通孔110而与源极S电性连接。
而扫瞄讯号线和数据讯号线分别于形成栅极104和源/漏极区S/D的图样化制造工艺中同时形成，其中扫瞄讯号线与数据讯号线之间是以第一绝缘层106相隔离。
请参照图1B，其示出了传统的一种液晶显示器的第二面板的储存电容结构的剖面示意图，其中该剖面是沿着图1C中1B-1B剖面线绘制。储存电容(CST)包括共同电极114与电容电极116，两者之间以第一绝缘层106相隔。储存电容CST的制造工艺是于制造TFT时同时完成。共同电极114是图案化第一金属层而得的，电容电极116则是图案化第二金属层而得的。然后，保护层108同时覆盖了电容电极116与绝缘层106。接着，于保护层108中形成一通孔118。当像素电极112形成于保护层108上方后，像素电极112经由通孔118与电容电极116电性连接。其中，TFT LCD中的所有像素的储存电容的共同电极114均相连，并连接至系统的一参考电位。像素储存电容CST是用于维持控制液晶所需的电压。像素储存电容CST的共同电极114，可连接于相邻的扫描线。但是，随着薄膜晶体管液晶显示器的大尺寸化，为降低驱动的栅极延迟效应(gate delay)的影响，现今像素多以一共同电极型像素储存电容(Cst On Common)为设计主流。
传统的TFT LCD的第一面板处亦有一透明电极形成于一玻璃基板上，而组成第一面板。将第一面板与第二面板对组后，中间的液晶层填充有液晶分子，依照供给电压前后液晶分子的排列和驱动方式，又可分成形成垂直基版平面方向电场(例如垂直配向型(Vertical Aligment Mode)、定型化垂直配向型(Patterned Vertical Alignment，PVA)、多域垂直配向型(Multi-domain Vertical Alignment，MVA)和扭转向列型(Twisted NematicMode)等)的驱动方式以及形成垂直基版平面方向电场(例如平面旋转型(In-plane Switch Mode)的驱动方式等数种模式。其中垂直配向型液晶显示器的视野角度表现，可藉由将像素内液晶分子的方位(orientation)设定为多个互为不同的方向而加以改善。欧洲专利公开第0884626-A2号揭示一多域垂直配向型(MVA)液晶显示器，其具有区域调整结构(例如一像素电极上的狭缝)用以调整液晶的方位，当施以一电压时该液晶中的液晶分子呈倾斜状排列而使得每一个像素区域内液晶的方位包含多个方向。形成垂直基版平面方向电场的液晶显示器在施加电压后，第二面板的像素电极112与第一面板的透明电极之间可产生一液晶电容(CLC)，其电容值的大小依像素电极112的有效面积而改变。
请参照图1C，其示出了传统的一种多域垂直配向型模式(MVA Mode)的液晶显示器的单一像素的示意图。其中，像素是由数据讯号线DL(Data Line)和扫描讯号线SL(Scan Line)所控制，且每个像素包括一薄膜晶体管(TFT)107与一像素电极(PE)。而对应于共同电极Vcom处则可产生储存电容。请同时参照图1B。图1C的共同电极Vcom为图1B中图案化的第一金属层(标号114)，上方则有图案化的第二金属层所形成的电容电极116，最上方的像素电极112则利用通孔118与电容电极116电性连接。另外，像素电极112上的狭缝120为达到广视角目的所形成的特殊开口。此液晶显示器中是利用形成于第一面板的突起物(protrusion)作为区域调整结构111。当应用在定型化垂直配向型(PVA)液晶显示器时，此区域调整结构111为第一面板透明电极的一狭缝。
然而，在制作液晶显示器的第二面板过程中，可能会有短路现象产生，例如显影不良或微粒污染而使数据讯号无法正确传递，造成对应的该像素在显示效果上产生瑕疵。
请参照图1D，其示出了图1C的像素产生讯号短路与传统修补方法的示意图。若有一缺陷D1，其位置使得共同电极(图案化的第一金属层)114和数据讯号线DL的其中之一与电容电极(图案化的第二金属层)116和电容电极电性连接的像素电极112其中任一产生电性能导通时，则原本共同电极的电压或是欲由数据讯号线DL送至其它像素电极的讯号会自缺陷D1处进入此像素，而此像素的讯号接收将不再受切换组件107的控制。图1E示出了沿着图1C中1E-1E剖面线的剖面示意图。从图1E的剖面可清楚看出：数据讯号线DL和第二金属层116在同一平面上，只要有缺陷如导电微粒掉落在虚线圈处，则容易造成短路情形。由于缺陷的位置是相对应于共同电极114的区域，若直接使用激光去除，将会同时损及或切断共同电极线，导致数组中该列像素无法利用共同电极输入参考电压，因此传统上修补缺陷的方式是：移除共同电极114边缘的像素电极(例如：利用激光切除产生切割线C1、C1’)，以排除缺陷D1所产生的短路干扰。但是，此种传统修补方式会牺牲整个电容电极116和超过1/2面积的像素电极(切割线C1以上)，因此原本像素的总电容值＝储存电容(CST)+液晶电容(CLC)，在修补后的总电容值只剩下不超过1/2液晶电容(CLC)。由于剩下不到1/2面积的像素电极，使有用的显示区域大幅缩小，且缺少电容电极的储存电容，将使显示器无法在一定的画面时间内维持驱动液晶所需电压，显示效果也大幅降低。
此外，若因为微粒位于通孔118的位置，将可能导致像素电极112无法与电容电极116连接，而所设计的电容不符合，无法在一定的画面时间内维持驱动液晶所需电压，影响显示组件的显示特性。
同理，在其它模式的传统显示组件和相关的修补方法上，也有显示效果大幅降低的情形。
请参照图2A、2B，其分别示出了一种传统上形成储存电容于栅极线GL间(CST on gate)的液晶显示器的单一像素，以及修补方法的示意图。其中，电容电极116位在栅极线GL上，像素电极112利用通孔118与电容电极116电性连接。若缺陷D2产生，使储存电极116和数据讯号线DL2之间短路，则传统的修补方式例如是切割线C2来移除储存电极116上方的部分像素电极112，但是也牺牲了整个储存电容值和部分液晶电容值。
请参照图3A、3B，其分别示出了一种传统的平面旋转型(IPS Mode)的液晶显示器的单一像素，以及修补方法的示意图。像素电极312与电场电极317以对插方式排列，其中电场电极317利用通孔118与电容电极116电性连接。该型显示器是利用电场电极与像素电极间的电场，驱动液晶分子，进而影响背光源的通过与否而成为一显示装置。由于电容电极与数据讯号线几乎在同一平面上，若缺陷D3产生，使电容电极116和数据讯号线DL之间短路，则传统的修补方式例如以切割线C3、C3’来移除通孔118周围部分的电场电极317。由于此种显示器一般在缺乏电场状态为一常黑状态(Normally Black)，此种修补方式仅能使阻止由数据讯号线进入电容电极的讯号通过电场电极形成电场影响液晶，如此该像素会无法驱动而成为一个黑点，虽然显示器不会有亮点产生，但是还是未能实际解决问题。
不论是上述何种模式的像素，在进行缺陷修补后，储存电容将被完全牺牲，而部分甚至超过1/2的液晶电容值也是，缺乏足够的储存电容将使显示器无法在画面时间(例如显示频率为60Hz时约为16.67毫秒(ms))内，维持驱动像素电极所须的电压，影响画面质量。此外修去大部分可供显示区域的像素电极，将使得该像素的有用显示区域大幅缩小。因此，如何减少电极间短路以及通孔连接不良的影响、有效的修补像素缺陷、又可兼顾像素的显示质量，为本技术领域研发的一重要目标。
发明内容
有鉴于此，本发明的目的是提供一种显示组件结构及其修补方法，提升制造工艺中的合格率，并可使修补后的像素仍具有良好的显示质量。
根据本发明的目的，提出一种显示组件，至少包括：一基板；一第一金属层，形成于该基板上，且该第一金属层形成一共同电极；一第一绝缘层，形成于该基板上，且覆盖该第一金属层上；一第二金属层，形成于该第一绝缘层上，且该第二金属层相对于该共同电极的位置，具有相隔开的一第一部份和一第二部份，分别形成一第一电容电极与一第二电容电极；一薄膜晶体管(TFT)；一像素电极，由该薄膜晶体管控制像素电极，而该第一电容电极与该第二电容电极藉由该像素电极电性连接；其中，第一电极系具有一第一狭缝(slit)，该第一狭缝的长度跨越该共同电极的宽度，第一狭缝介于第一电容电极及第二电容电极之间，位于该第一电容电极及该第二电容电极的电性连接区。
另外，显示组件，其中该第二金属层相对于该共同电极的位置，还可包含一第三部份，该第三部份形成一第三电容电极，其中，该第三电容电极与该第一电容电极及该第二电容电极相互隔开，例如是介于该第一电容电极与该第三电容电极之间，且第三电容电极藉由该像素电极与该第一电容电极与该第二电容电极电性连接。且第一电极还包含有一第二狭缝，第二狭缝介于第二电容电极及第三电容电极与像素电极之间，位于该第二电容电极及该第三电容电极与该像素电极的电性连接区。至于第二电容电极的电容量可与第一电容电极及第三电容电极的电容量不同，例如前者是大于后两者的电容量。
根据本发明的目的，提出一种显示组件的电性能修补方法，该方法包括步骤如下：
提供一显示组件，至少包括：
一基板；
一第一金属层，形成于该基板上，且该第一金属层形成一共同电极；
一第一绝缘层，形成于该基板上，且覆盖该第一金属层上；
一第二金属层，形成于该第一绝缘层上，且该第二金属层相对于该共同电极的位置，具有相隔开的一第一部份和一第二部份，分别形成一第一电容电极与一第二电容电极；
一薄膜晶体管形成于该基板上；
一像素电极，由该薄膜晶体管控制该像素电极，而该第一电容电极与该第二电容电极藉由像素电极电性连接；
其中，该像素电极具有一第一狭缝，该第一狭缝的长度跨越该共同电极的宽度，该第一狭缝介于该第一电容电极及该第二电容电极之间，位于该第一电容电极及该第二电容电极的电性连接区；
检查该显示组件是否需要有短路现象，并决定需要修补的位置；
将发生短路现象的像素进行修补，进行移除步骤时，是在该共同电极的外侧以平行该共同电极的方向对该像素电极进行部分切割，移除部分像素电极，使该第一电容电极和该第二电容电极电性隔绝。
若该显示组件在相对于该第一电容电极处需要修补，则移除相对于该第一电容电极处的部分第一电极，使该第一电容电极和该第二电容电极与其余第一电极电性隔绝；
若该显示组件在相对于该第二电容电极处需要修补，则移除相对于该第二电容电极处的部分第一电极，使该第二电容电极和该第一电容电极与其余第一电极电性隔绝。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。
根据本发明的目的，提出一种显示组件，至少包括：一基板；一第一金属层，形成于该基板上，且该第一金属层形成一共同电极；一第一绝缘层，形成于该基板上，且覆盖该第一金属层上；一第二金属层，形成于该第一绝缘层上，且该第二金属层相对于该共同电极的位置，具有相隔开的一第一部份和一第二部份，分别形成一第一电容电极与一第二电容电极；一薄膜晶体管(TFT)；一像素电极，由该薄膜晶体管控制像素电极，而该第一电容电极与该第二电容电极藉由该像素电极电性连接；其中，第一电极系具有一第一狭缝(slit)，该第一狭缝的长度跨越该共同电极的宽度，第一狭缝介于第一电容电极及第二电容电极之间，位于该第一电容电极及该第二电容电极的电性连接区。
另外，显示组件，其中该第二金属层相对于该共同电极的位置，还可包含一第三部份，该第三部份形成一第三电容电极，其中，该第三电容电极与该第一电容电极及该第二电容电极相互隔开，例如是介于该第一电容电极与该第三电容电极之间，且第三电容电极藉由该像素电极与该第一电容电极与该第二电容电极电性连接。且第一电极还包含有一第二狭缝，第二狭缝介于第二电容电极及第三电容电极与像素电极之间，位于该第二电容电极及该第三电容电极与该像素电极的电性连接区。至于第二电容电极的电容量可与第一电容电极及第三电容电极的电容量不同，例如前者是大于后两者的电容量。
根据本发明的目的，提出一种显示组件的电性能修补方法，该方法包括步骤如下：
提供一显示组件，至少包括：
一基板；
一第一金属层，形成于该基板上，且该第一金属层形成一共同电极；
一第一绝缘层，形成于该基板上，且覆盖该第一金属层上；
一第二金属层，形成于该第一绝缘层上，且该第二金属层相对于该共同电极的位置，具有相隔开的一第一部份和一第二部份，分别形成一第一电容电极与一第二电容电极；
一薄膜晶体管形成于该基板上；
一像素电极，由该薄膜晶体管控制该像素电极，而该第一电容电极与该第二电容电极藉由像素电极电性连接；
其中，该像素电极具有一第一狭缝，该第一狭缝的长度跨越该共同电极的宽度，该第一狭缝介于该第一电容电极及该第二电容电极之间，位于该第一电容电极及该第二电容电极的电性连接区；
检查该显示组件是否需要有短路现象，并决定需要修补的位置；
将发生短路现象的像素进行修补，进行移除步骤时，是在该共同电极的外侧以平行该共同电极的方向对该像素电极进行部分切割，移除部分像素电极，使该第一电容电极和该第二电容电极电性隔绝。
若该显示组件在相对于该第一电容电极处需要修补，则移除相对于该第一电容电极处的部分第一电极，使该第一电容电极和该第二电容电极与其余第一电极电性隔绝；
若该显示组件在相对于该第二电容电极处需要修补，则移除相对于该第二电容电极处的部分第一电极，使该第二电容电极和该第一电容电极与其余第一电极电性隔绝。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。
附图说明
图1A示出了传统的一种液晶显示器的第二面板的TFT的剖面示意图，其中该剖面是沿着图1C中1A-1A剖面线绘制；
图1B示出了传统的一种液晶显示器的第二面板的储存电容结构的剖面示意图，其中该剖面是沿着图1C中1B-1B剖面线绘制；
图1C示出了传统的一种多域垂直配向型模式(MVA Mode)的液晶显示器的单一像素的示意图；
图1D示出了图1C的像素产生讯号短路与传统修补方法的示意图；
图1E示出了沿着图1C中1E-1E剖面线的剖面示意图；
图2A、2B分别示出了一种传统上形成储存电容于栅极线GL间(CST ongate)的液晶显示器的单一像素，以及修补方法的示意图；
图3A、3B分别示出了一种传统的平面旋转型(IPS Mode)的液晶显示器的单一像素，以及修补方法的示意图；
图4示出了本发明第一实施例的显示组件的储存电容结构的剖面示意图；
图5A示出了第一实施例的液晶显示器的单一像素，以及修补方法的示意图；
图6为本发明第二实施例的一种液晶显示器的单一像素及其修补方法的示意图，其中储存电容形成于电容电极和共同电极之间(CST on Com)；
图7为本发明第二实施例的另一种液晶显示器的单一像素及其修补方法的示意图，其中储存电容系形成于电容电极和栅极之间(CST on Gate)；
图8A、8B为本发明第三实施例的一种液晶显示器的单一像素结构、及其修补方法的示意图；
图9A、9B示出了本发明第四实施例的单一像素结构、及其修补方法的示意图。
附图符号说明
102、402：基板
104：栅极
105、401、601、901：通道区
106、406：第一绝缘层
108、410：保护层(第二绝缘层)
110、118：通孔
111：区域调整结构
112、312、414、614、714、814、914：像素电极
114、404、604、804、904：共同电极
116：电容电极
120、416、616、716：狭缝
107、400、600、700、800、900：TFT
317、817：电场电极
407、607、707、807、907：第一电容电极
408、608、708、808、908：第二电容电极
809、909：第三电容电极
810：第四电容电极
412、612、712、812、912：第一通孔
413、613、713、813、913：第二通孔
815、915：第三通孔
816：第四通孔
916：第一狭缝
917：第二狭缝
TFT：薄膜晶体管
PE：像素
GL：栅极线
SL：扫描讯号线
DL、DL1、DL2：数据讯号线
D1、D2、D3、D5、D6、D7、D8、D9、D9’：缺陷
C1、C1’、C2、C3、C3’、C5、C5’、C6、C6’、C7、C8、C8’、C9、C9’、C9”、C0”’：切割线
图1B示出了传统的一种液晶显示器的第二面板的储存电容结构的剖面示意图，其中该剖面是沿着图1C中1B-1B剖面线绘制；
图1C示出了传统的一种多域垂直配向型模式(MVA Mode)的液晶显示器的单一像素的示意图；
图1D示出了图1C的像素产生讯号短路与传统修补方法的示意图；
图1E示出了沿着图1C中1E-1E剖面线的剖面示意图；
图2A、2B分别示出了一种传统上形成储存电容于栅极线GL间(CST ongate)的液晶显示器的单一像素，以及修补方法的示意图；
图3A、3B分别示出了一种传统的平面旋转型(IPS Mode)的液晶显示器的单一像素，以及修补方法的示意图；
图4示出了本发明第一实施例的显示组件的储存电容结构的剖面示意图；
图5A示出了第一实施例的液晶显示器的单一像素，以及修补方法的示意图；
图6为本发明第二实施例的一种液晶显示器的单一像素及其修补方法的示意图，其中储存电容形成于电容电极和共同电极之间(CST on Com)；
图7为本发明第二实施例的另一种液晶显示器的单一像素及其修补方法的示意图，其中储存电容系形成于电容电极和栅极之间(CST on Gate)；
图8A、8B为本发明第三实施例的一种液晶显示器的单一像素结构、及其修补方法的示意图；
图9A、9B示出了本发明第四实施例的单一像素结构、及其修补方法的示意图。
附图符号说明
102、402：基板
104：栅极
105、401、601、901：通道区
106、406：第一绝缘层
108、410：保护层(第二绝缘层)
110、118：通孔
111：区域调整结构
112、312、414、614、714、814、914：像素电极
114、404、604、804、904：共同电极
116：电容电极
120、416、616、716：狭缝
107、400、600、700、800、900：TFT
317、817：电场电极
407、607、707、807、907：第一电容电极
408、608、708、808、908：第二电容电极
809、909：第三电容电极
810：第四电容电极
412、612、712、812、912：第一通孔
413、613、713、813、913：第二通孔
815、915：第三通孔
816：第四通孔
916：第一狭缝
917：第二狭缝
TFT：薄膜晶体管
PE：像素
GL：栅极线
SL：扫描讯号线
DL、DL1、DL2：数据讯号线
D1、D2、D3、D5、D6、D7、D8、D9、D9’：缺陷
C1、C1’、C2、C3、C3’、C5、C5’、C6、C6’、C7、C8、C8’、C9、C9’、C9”、C0”’：切割线
具体实施方式
本发明提出了一种新的显示组件结构，使原本单一的储存电极独立成至少两个储存电极，且配合特殊的像素电极图案，并视短路的位置来决定像素电极应被移除的部分，使得修补后的显示像素仍有至少1/2的储存电容值与大部分的液晶电容值，以呈现较佳的显示质量。以下以不同模式的液晶显示组件为实施例做详细的说明，然而，这些实施例并不会限制本发明欲保护的范围。本发明的技术并不限于实施例中所叙述的模式。
第一实施例
请参照图4，其示出了本发明第一实施例(例如应用在多域垂直配向型模式(MVA Mode)的液晶显示器)的显示组件的储存电容结构的剖面示意图。请同时参照图5A，其示出了第一实施例的液晶显示器的单一像素示意图。图5A与5B未绘示形成于第一面板的区域调整结构。
首先，在基板402(例如一玻璃基板)上形成一第一金属层，其中此第一金属层例如是以钼(molybdenum，Mo)、铬(Cr)、铝钕(Al-Nd)合金或铝做为金属层为主体，再以例如金属钼(Mo)、氮化钼(MoN)、钛(Ti)或其合金材料等形成在主体之上，然后图案化以形成共同电极404。之后，形成一第一绝缘层406，此第一绝缘层例如是氮化硅(SiNx)或氧化硅(SiOx)所构成于基板402上并覆盖共同电极404。接着，形成一第二金属层于第一绝缘层406上，其中此第二金属层例如是以钼/铝/钼(Mo/Al/Mo)或氮化钼/铝/氮化钼(MoN/Al/MoN)等夹层结构所形成，经过微影蚀刻的制造工艺后形成一第一电容电极407与一第二电容电极408。然后，于上方形成一第二绝缘层或称保护层(Passivation layer)410(例如是氮化硅(SiNx)或氧化硅(SiOx)等所构成)，以同时覆盖第一电容电极407、第二电容电极408与第一绝缘层406。接着，于保护层410处分别形成一第一通孔(First Via Hole)412和一第二通孔413，以暴露出第一电容电极407和第二电容电极408。最后，形成像素电极(例如以铟锡氧化物(Indium tin oxide，ITO)为材质)于保护层410的上方，且经过图案化后，像素电极414产生一些狭缝，以达到液晶显示组件的广视角的目的。
另外，在图5A中，如本领域技术人员所知，扫描讯号线SL和数据讯号线DL分别于形成栅极和源/漏极区S/D的图样化制造工艺中同时形成，其中扫描讯号线SL与数据讯号线DL之间是以第一绝缘层406相隔离。并且以一切换组件(例如一薄膜晶体管TFT400)控制该像素PE的显示状况。其中，TFTLCD中的所有像素的储存电容的共同电极均相连，并连接至系统的一参考电位。
如图4、5A的结构，使像素电极414藉由一第一通孔412和第二通孔413分别与第一电容电极407和第二电容电极408电性连接。值得注意的是，像素电极414上至少有一狭缝(slit)416的位置是介于第一电容电极407及第二电容电极408与像素电极414的电性连接区(在此实施例为通孔的区域)之间。此实施例中狭缝416的位置与图案化的第二金属层的第一部份(形成第一电容电极407)和第二部份(形成第二电容电极408)的一隔开处相对应。
若检查出一缺陷D5，其产生位置使得共同电极(图案化的第一金属层)404和数据讯号线DL的其中之一与第一或第二电容电极(407或408)(图案化的第二金属层)以及和第一或第二电容电极(407或408)电性连接的像素电极414其中任一产生电性能导通时，会产生信号短路现象，需要进行修补。
本实施例假设此缺陷D5出现在如图5A像素电极414的左侧与右侧位置的机会相等，因此设计使第一电容电极与第二电容电极的面积(或产生电容量)大致相等。
如图5B所示，此缺陷D5是接通第一电容电极407和数据讯号线DL，因此移除部分像素电极，例如以激光沿切割线C5、C5’移除部分像素电极，使第一电容电极407和第二电容电极408电性隔绝。其中，进行移除步骤时，是在共同电极404的外侧以平行共同电极的方向对像素电极414进行部分移除。由于狭缝416的存在，其两端跨越了共同电极404的宽度，因此按图5所示的切割线C5、C5’将使第一电容电极407成为一独立区域。此时只牺牲了小部分的像素电极，约等于切割线C5、C5’之间的面积，原本像素的总电容值＝储存电容(CST)+液晶电容(CLC)，修补后的总电容值约＝1/2储存电容(CST)+液晶电容(CLC)。因此，和传统的显示组件(图1C)及修补方式(图1D)比较，本发明的组件和修补方式将使像素有用的显示区域与原先相差无几，且损失的电容值较传统方式少，显示质量也优于传统方式。
可以理解的是，狭缝的两端若未跨越共同电极的宽度时，在使用激光移除部分像素电极以使第一电容电极407和第二电容电极408电性隔绝时，可能会导致共同电极部分与像素电极产生连通(welding)的效果，因此较佳实施例为使狭缝416的两端跨越了共同电极404的宽度。
另外，应用在多域垂直配向型模式(MVA Mode)或定型化垂直配向型(Patterned Vertical Alignment，PVA)的液晶显示器时，提供第一电容电极407和第二电容电极408电性隔绝的狭缝亦可兼作用以调整液晶的方位，在当施以一电压时，该液晶中的液晶分子会使得每一个像素区域内液晶的方位包含多个方向的区域调整结构(像素电极的狭缝)。
第二实施例
图6为本发明第二实施例的一种液晶显示器(例如应用在一扭转向列型(TN Mode)液晶显示器)的单一像素及其修补方法的示意图，其中储存电容形成于电容电极和共同电极之间(CST on Com)。图7为本发明第二实施例的另一种液晶显示器的单一像素及其修补方法的示意图，其中储存电容形成于电容电极和栅极之间(CST on Gate)。
另外，第二实施例的显示组件的储存电容结构亦可参考图4。
图6中，显示组件至少包括一共同电极604、一第一电容电极607、一第二电容电极608、一像素电极614、一薄膜晶体管(TFT)600。其中，由薄膜晶体管600控制像素电极614，且利用第一通孔612和第二通孔613，第一电容电极607与第二电容电极608可藉由像素电极614电性连接。
值得注意的是，像素电极614至少具有一狭缝616，形成于第一电容电极607及第二电容电极608与像素电极614的电性连接区之间。当有缺陷D6产生时，即移除与缺陷D6位置相对应的像素电极部分，使第一电容电极607及第二电容电极608电性隔绝。狭缝616的长度是跨越电容电极(即第二金属层)的宽度，且最好是跨越共同电极(即第一金属层)604的宽度，因此，进行移除步骤时，例如以激光束按切割线C6、C6’所示进行切除时，并不会损伤像素电极下方的结构。修补后的总电容值约＝1/2储存电容(CST)+液晶电容(CLC)，像素电极614只牺牲了小部分面积，且损失电容值比传统方式少，因此修复后显示质量优于传统方式。
图7中，由薄膜晶体管700控制像素电极714。第一电容电极707和第二电容电极708形成于栅极(GL)的上方，且通过第一通孔712和第二通孔713，第一电容电极707与第二电容电极708可藉由像素电极714电性连接。至于像素电极714上的狭缝716亦形成于第一电容电极707及第二电容电极708与像素电极714的电性连接区之间。当有缺陷D7产生时，移除与缺陷D7位置相对应的像素电极部分。由于图7中的特殊布局，只需要如切割线C7所示对像素电极714进行切割，即可使第一电容电极707及第二电容电极708电性隔绝。修补后的总电容值约＝1/2储存电容(CST)+液晶电容(CLC)，像素电极714的有效面积几乎不受影响，且损失电容值比传统方式少，因此修补后的像素仍比传统方式具有良好的显示质量。
第三实施例
图8A、8B为本发明第三实施例(例如应用在一平面旋转型(IPS Mode)液晶显示器)的一种液晶显示器的单一像素结构、及其修补方法的示意图。显示组件至少包括一共同电极804、一第一电容电极807、一第二电容电极808、一第三电容电极809、一第四电容电极810、一像素电极814、和一薄膜晶体管(TFT)800。其中，由薄膜晶体管800控制像素电极814。像素电极814与电场电极817是以对插方式排列，且相邻的像素电极间隔一狭缝。且电场电极817是利用第一通孔812、第二通孔813、第三通孔815和第四通孔816，分别与第一电容电极807、第二电容电极808、第三电容电极809与第四电容电极810电性连接。
当有缺陷D8产生时，即移除与缺陷D8位置相对应的电场电极部分，如图8B的切割线C8、C8’所示，第一电容电极807将与其它电容电极电性隔绝。修补后，只损失1/4的储存电容(CST)，而像素电极814只牺牲了很小部分的面积。因此修补后的像素仍可显示，且质量几乎不受影响。
在上述实施例中，虽然以形成两个(第一、二实施例)、或四个(第三实施例)电容电极做了说明，但本发明并不以此为限。实际形成的电容电极数目可视应用状况而定。另外，修补时，电性隔绝部分及像素移除的部分视缺陷产生的位置而定，不以本说明书中实施例所隔绝的第一或第二电容电极为限。再者，像素电极和狭缝的图案并不限于上述实施例的图形，可视实际应用状况而定。此外，第一电容电极与第二电容电极的面积(或产生电容量)比例，亦可视实际缺陷经常发生位置而作调整。
图9A、9B示出了本发明第四实施例的单一像素结构、及其修补方法的示意图。图9A、9B的单一像素结构相同，差别在于缺陷位置不同而有不同的修补方法。在图9A、9B的单一像素结构中，显示组件至少包括一共同电极904、一第一电容电极907、一第二电容电极908、一第三电容电极909、一像素电极914和一薄膜晶体管(TFT)900。且利用第一通孔912、第二通孔913和第三通孔915，第一电容电极907、第二电容电极908与第三电容电极909可藉由像素电极914而电性连接。
另外，像素电极914上有不同形状的第一狭缝916和第二狭缝917。其中，第一通孔912和第二通孔913分别位于第一狭缝916的两侧，而第二通孔913和第三通孔915分别位于第二狭缝917的两侧。
如图9A所示，若缺陷D9的形成位置恰使第一电容电极907和第一数据讯号线DL1产生短路，则如切割线C9、C9’所示，移除部分像素电极，使第一电容电极907电性隔绝于第二电容电极908与第三电容电极909之外。此时还可产生2/3储存电容值。
如图9B所示，若缺陷D9’的形成位置恰使第三电容电极909和第二数据讯号线DL2产生短路，则如切割线C9”、C9”’所示，移除部分像素电极，使第三电容电极909电性隔绝于第一电容电极907与第二电容电极908之外。
因此，若在单一像素中形成N个(N为大于等于2的正整数)相等面积(或产生电容量)的电容电极，在检查是否有缺陷产生及判断缺陷位置后，选择与该缺陷位置相对应的像素电极部分并加以移除，使相对应的电容电极其中之一与其它电容电极电性隔绝，以达到修补效果。此时总电容值约等于[(N-1)/N]储存电容(CST)值+液晶电容(CLC)值。N值越大，修补后的像素显示质量越接近原本无缺陷的像素质量。
另外，当生产制造工艺上最常发生的缺陷为同为第二金属层的数据线与电容电极时，可以调整使第一电容电极907与第三电容电极909的面积(或产生电容量)相对小于第二电容电极908，如此不论分别或同时隔绝第一、第三电容电极，所影响的电容值可以再大幅降低。例如第一电容电极907与第三电容电极909可产生电容值为0.2CST与0.15CST，第二电容电极为0.65CST，若在隔绝第一电容电极、第二电容电极与第三电容电极的情况下，储存电容值分别仍有0.8CST、0.85CST与0.65CST。
以上，虽按照实施形态说明了本发明，但是本发明并非被限定于上述实施形态，只要是本领域的技术人员可想到的各种实施例、变化例。例如，薄膜晶体管的配置，并不一定要使用如图1A所示的设计，例如亦可以形成栅极于半导体层之上的方式(一般称为顶栅极(Top-gate)的结构)来构成一显示组件。另外，半导体层上还可以有一蚀刻终止层(etching stop layer)位于在半导体层上的配置，以形成对该薄膜晶体管结构的保护。此外，本发明对于半导体层的通道区亦可使用一复晶硅(Poly-Si)构造来形成。即使在各种构造的情况，只要形成可驱动对应像素的操作组件即可形成本发明显示组件中的切换组件。再者，本领域的技术人员应可理解，第一面板亦可以不放置彩色滤光层，而将彩色滤光层与薄膜晶体管及本发明的电容电极设计置于第二面板，例如置于像素电极与电容电极之间。
本发明的特征之一在于，第一电容电极与第二电容电极是通过当中有一狭缝的像素电极而电性连接。因像素电极与第一或第二电容电极至少有两电性连接区域，可以有效防止不当短路；且利用该狭缝可用以移除部分像素电极以区隔出组件中短路部分。为了有足够的蓄积电容值，除了可调整电容第一或第二电容电极的面积范围之外，也可调整相对于第一或第二电容电极的共同电极的面积范围。甚至改变面积的边缘形状皆不脱离本发明提出的特征。
综上所述，虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。
第一实施例
请参照图4，其示出了本发明第一实施例(例如应用在多域垂直配向型模式(MVA Mode)的液晶显示器)的显示组件的储存电容结构的剖面示意图。请同时参照图5A，其示出了第一实施例的液晶显示器的单一像素示意图。图5A与5B未绘示形成于第一面板的区域调整结构。
首先，在基板402(例如一玻璃基板)上形成一第一金属层，其中此第一金属层例如是以钼(molybdenum，Mo)、铬(Cr)、铝钕(Al-Nd)合金或铝做为金属层为主体，再以例如金属钼(Mo)、氮化钼(MoN)、钛(Ti)或其合金材料等形成在主体之上，然后图案化以形成共同电极404。之后，形成一第一绝缘层406，此第一绝缘层例如是氮化硅(SiNx)或氧化硅(SiOx)所构成于基板402上并覆盖共同电极404。接着，形成一第二金属层于第一绝缘层406上，其中此第二金属层例如是以钼/铝/钼(Mo/Al/Mo)或氮化钼/铝/氮化钼(MoN/Al/MoN)等夹层结构所形成，经过微影蚀刻的制造工艺后形成一第一电容电极407与一第二电容电极408。然后，于上方形成一第二绝缘层或称保护层(Passivation layer)410(例如是氮化硅(SiNx)或氧化硅(SiOx)等所构成)，以同时覆盖第一电容电极407、第二电容电极408与第一绝缘层406。接着，于保护层410处分别形成一第一通孔(First Via Hole)412和一第二通孔413，以暴露出第一电容电极407和第二电容电极408。最后，形成像素电极(例如以铟锡氧化物(Indium tin oxide，ITO)为材质)于保护层410的上方，且经过图案化后，像素电极414产生一些狭缝，以达到液晶显示组件的广视角的目的。
另外，在图5A中，如本领域技术人员所知，扫描讯号线SL和数据讯号线DL分别于形成栅极和源/漏极区S/D的图样化制造工艺中同时形成，其中扫描讯号线SL与数据讯号线DL之间是以第一绝缘层406相隔离。并且以一切换组件(例如一薄膜晶体管TFT400)控制该像素PE的显示状况。其中，TFTLCD中的所有像素的储存电容的共同电极均相连，并连接至系统的一参考电位。
如图4、5A的结构，使像素电极414藉由一第一通孔412和第二通孔413分别与第一电容电极407和第二电容电极408电性连接。值得注意的是，像素电极414上至少有一狭缝(slit)416的位置是介于第一电容电极407及第二电容电极408与像素电极414的电性连接区(在此实施例为通孔的区域)之间。此实施例中狭缝416的位置与图案化的第二金属层的第一部份(形成第一电容电极407)和第二部份(形成第二电容电极408)的一隔开处相对应。
若检查出一缺陷D5，其产生位置使得共同电极(图案化的第一金属层)404和数据讯号线DL的其中之一与第一或第二电容电极(407或408)(图案化的第二金属层)以及和第一或第二电容电极(407或408)电性连接的像素电极414其中任一产生电性能导通时，会产生信号短路现象，需要进行修补。
本实施例假设此缺陷D5出现在如图5A像素电极414的左侧与右侧位置的机会相等，因此设计使第一电容电极与第二电容电极的面积(或产生电容量)大致相等。
如图5B所示，此缺陷D5是接通第一电容电极407和数据讯号线DL，因此移除部分像素电极，例如以激光沿切割线C5、C5’移除部分像素电极，使第一电容电极407和第二电容电极408电性隔绝。其中，进行移除步骤时，是在共同电极404的外侧以平行共同电极的方向对像素电极414进行部分移除。由于狭缝416的存在，其两端跨越了共同电极404的宽度，因此按图5所示的切割线C5、C5’将使第一电容电极407成为一独立区域。此时只牺牲了小部分的像素电极，约等于切割线C5、C5’之间的面积，原本像素的总电容值＝储存电容(CST)+液晶电容(CLC)，修补后的总电容值约＝1/2储存电容(CST)+液晶电容(CLC)。因此，和传统的显示组件(图1C)及修补方式(图1D)比较，本发明的组件和修补方式将使像素有用的显示区域与原先相差无几，且损失的电容值较传统方式少，显示质量也优于传统方式。
可以理解的是，狭缝的两端若未跨越共同电极的宽度时，在使用激光移除部分像素电极以使第一电容电极407和第二电容电极408电性隔绝时，可能会导致共同电极部分与像素电极产生连通(welding)的效果，因此较佳实施例为使狭缝416的两端跨越了共同电极404的宽度。
另外，应用在多域垂直配向型模式(MVA Mode)或定型化垂直配向型(Patterned Vertical Alignment，PVA)的液晶显示器时，提供第一电容电极407和第二电容电极408电性隔绝的狭缝亦可兼作用以调整液晶的方位，在当施以一电压时，该液晶中的液晶分子会使得每一个像素区域内液晶的方位包含多个方向的区域调整结构(像素电极的狭缝)。
第二实施例
图6为本发明第二实施例的一种液晶显示器(例如应用在一扭转向列型(TN Mode)液晶显示器)的单一像素及其修补方法的示意图，其中储存电容形成于电容电极和共同电极之间(CST on Com)。图7为本发明第二实施例的另一种液晶显示器的单一像素及其修补方法的示意图，其中储存电容形成于电容电极和栅极之间(CST on Gate)。
另外，第二实施例的显示组件的储存电容结构亦可参考图4。
图6中，显示组件至少包括一共同电极604、一第一电容电极607、一第二电容电极608、一像素电极614、一薄膜晶体管(TFT)600。其中，由薄膜晶体管600控制像素电极614，且利用第一通孔612和第二通孔613，第一电容电极607与第二电容电极608可藉由像素电极614电性连接。
值得注意的是，像素电极614至少具有一狭缝616，形成于第一电容电极607及第二电容电极608与像素电极614的电性连接区之间。当有缺陷D6产生时，即移除与缺陷D6位置相对应的像素电极部分，使第一电容电极607及第二电容电极608电性隔绝。狭缝616的长度是跨越电容电极(即第二金属层)的宽度，且最好是跨越共同电极(即第一金属层)604的宽度，因此，进行移除步骤时，例如以激光束按切割线C6、C6’所示进行切除时，并不会损伤像素电极下方的结构。修补后的总电容值约＝1/2储存电容(CST)+液晶电容(CLC)，像素电极614只牺牲了小部分面积，且损失电容值比传统方式少，因此修复后显示质量优于传统方式。
图7中，由薄膜晶体管700控制像素电极714。第一电容电极707和第二电容电极708形成于栅极(GL)的上方，且通过第一通孔712和第二通孔713，第一电容电极707与第二电容电极708可藉由像素电极714电性连接。至于像素电极714上的狭缝716亦形成于第一电容电极707及第二电容电极708与像素电极714的电性连接区之间。当有缺陷D7产生时，移除与缺陷D7位置相对应的像素电极部分。由于图7中的特殊布局，只需要如切割线C7所示对像素电极714进行切割，即可使第一电容电极707及第二电容电极708电性隔绝。修补后的总电容值约＝1/2储存电容(CST)+液晶电容(CLC)，像素电极714的有效面积几乎不受影响，且损失电容值比传统方式少，因此修补后的像素仍比传统方式具有良好的显示质量。
第三实施例
图8A、8B为本发明第三实施例(例如应用在一平面旋转型(IPS Mode)液晶显示器)的一种液晶显示器的单一像素结构、及其修补方法的示意图。显示组件至少包括一共同电极804、一第一电容电极807、一第二电容电极808、一第三电容电极809、一第四电容电极810、一像素电极814、和一薄膜晶体管(TFT)800。其中，由薄膜晶体管800控制像素电极814。像素电极814与电场电极817是以对插方式排列，且相邻的像素电极间隔一狭缝。且电场电极817是利用第一通孔812、第二通孔813、第三通孔815和第四通孔816，分别与第一电容电极807、第二电容电极808、第三电容电极809与第四电容电极810电性连接。
当有缺陷D8产生时，即移除与缺陷D8位置相对应的电场电极部分，如图8B的切割线C8、C8’所示，第一电容电极807将与其它电容电极电性隔绝。修补后，只损失1/4的储存电容(CST)，而像素电极814只牺牲了很小部分的面积。因此修补后的像素仍可显示，且质量几乎不受影响。
在上述实施例中，虽然以形成两个(第一、二实施例)、或四个(第三实施例)电容电极做了说明，但本发明并不以此为限。实际形成的电容电极数目可视应用状况而定。另外，修补时，电性隔绝部分及像素移除的部分视缺陷产生的位置而定，不以本说明书中实施例所隔绝的第一或第二电容电极为限。再者，像素电极和狭缝的图案并不限于上述实施例的图形，可视实际应用状况而定。此外，第一电容电极与第二电容电极的面积(或产生电容量)比例，亦可视实际缺陷经常发生位置而作调整。
图9A、9B示出了本发明第四实施例的单一像素结构、及其修补方法的示意图。图9A、9B的单一像素结构相同，差别在于缺陷位置不同而有不同的修补方法。在图9A、9B的单一像素结构中，显示组件至少包括一共同电极904、一第一电容电极907、一第二电容电极908、一第三电容电极909、一像素电极914和一薄膜晶体管(TFT)900。且利用第一通孔912、第二通孔913和第三通孔915，第一电容电极907、第二电容电极908与第三电容电极909可藉由像素电极914而电性连接。
另外，像素电极914上有不同形状的第一狭缝916和第二狭缝917。其中，第一通孔912和第二通孔913分别位于第一狭缝916的两侧，而第二通孔913和第三通孔915分别位于第二狭缝917的两侧。
如图9A所示，若缺陷D9的形成位置恰使第一电容电极907和第一数据讯号线DL1产生短路，则如切割线C9、C9’所示，移除部分像素电极，使第一电容电极907电性隔绝于第二电容电极908与第三电容电极909之外。此时还可产生2/3储存电容值。
如图9B所示，若缺陷D9’的形成位置恰使第三电容电极909和第二数据讯号线DL2产生短路，则如切割线C9”、C9”’所示，移除部分像素电极，使第三电容电极909电性隔绝于第一电容电极907与第二电容电极908之外。
因此，若在单一像素中形成N个(N为大于等于2的正整数)相等面积(或产生电容量)的电容电极，在检查是否有缺陷产生及判断缺陷位置后，选择与该缺陷位置相对应的像素电极部分并加以移除，使相对应的电容电极其中之一与其它电容电极电性隔绝，以达到修补效果。此时总电容值约等于[(N-1)/N]储存电容(CST)值+液晶电容(CLC)值。N值越大，修补后的像素显示质量越接近原本无缺陷的像素质量。
另外，当生产制造工艺上最常发生的缺陷为同为第二金属层的数据线与电容电极时，可以调整使第一电容电极907与第三电容电极909的面积(或产生电容量)相对小于第二电容电极908，如此不论分别或同时隔绝第一、第三电容电极，所影响的电容值可以再大幅降低。例如第一电容电极907与第三电容电极909可产生电容值为0.2CST与0.15CST，第二电容电极为0.65CST，若在隔绝第一电容电极、第二电容电极与第三电容电极的情况下，储存电容值分别仍有0.8CST、0.85CST与0.65CST。
以上，虽按照实施形态说明了本发明，但是本发明并非被限定于上述实施形态，只要是本领域的技术人员可想到的各种实施例、变化例。例如，薄膜晶体管的配置，并不一定要使用如图1A所示的设计，例如亦可以形成栅极于半导体层之上的方式(一般称为顶栅极(Top-gate)的结构)来构成一显示组件。另外，半导体层上还可以有一蚀刻终止层(etching stop layer)位于在半导体层上的配置，以形成对该薄膜晶体管结构的保护。此外，本发明对于半导体层的通道区亦可使用一复晶硅(Poly-Si)构造来形成。即使在各种构造的情况，只要形成可驱动对应像素的操作组件即可形成本发明显示组件中的切换组件。再者，本领域的技术人员应可理解，第一面板亦可以不放置彩色滤光层，而将彩色滤光层与薄膜晶体管及本发明的电容电极设计置于第二面板，例如置于像素电极与电容电极之间。
本发明的特征之一在于，第一电容电极与第二电容电极是通过当中有一狭缝的像素电极而电性连接。因像素电极与第一或第二电容电极至少有两电性连接区域，可以有效防止不当短路；且利用该狭缝可用以移除部分像素电极以区隔出组件中短路部分。为了有足够的蓄积电容值，除了可调整电容第一或第二电容电极的面积范围之外，也可调整相对于第一或第二电容电极的共同电极的面积范围。甚至改变面积的边缘形状皆不脱离本发明提出的特征。
综上所述，虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。