具有虚拟接地阵列之存储器及改良读取边际损失之方法转让专利
申请号 : CN200510115153.1
文献号 : CN1855308B
文献日 : 2010-05-05
发明人 : 谢文义 , 郭乃萍 , 洪俊雄 , 陈耕晖
申请人 : 旺宏电子股份有限公司
摘要 :
一种用于具有包括多个存储器储存格之虚拟接地阵列的存储器元件之规划验证方法，其决定泄漏电流是否通过一个或多个邻近存储器储存格至该已规划存储器储存格。若决定泄漏电流是通过一个或多个邻近存储器储存格，则根据第一电压电平验证该已规划存储器储存格。若决定泄漏电流未通过一个或多个邻近存储器储存格，则根据第二电压电平验证该已规划存储器储存格。
权利要求 :
1.一种用于存储器元件之方法，该存储器元件包括一虚拟接地阵列，该虚拟接地阵列包括多个存储器储存格，其特征是该方法包含：规划存储器储存格；
决定泄漏电流是否通过一个或多个邻近存储器储存格至该已规划存储器储存格；
若决定泄漏电流是通过一个或多个邻近存储器储存格，则根据第一电压电平对于该已规划存储器储存格执行第一验证；及若决定没有泄漏电流通过一个或多个邻近存储器储存格，则根据第二电压电平对于该已规划存储器储存格执行第二验证。
2.根据权利要求1所述之方法，其特征是该决定步骤包括决定用于上述这些邻近存储器储存格之阵列效应。
3.根据权利要求2所述之方法，其特征是该第一电压电平为高电压临限电平，且该第二电压电平为低电压临限电平。
4.根据权利要求3所述之方法，其特征是该高电压临限电平与该阵列效应相关连。
5.根据权利要求1所述之方法，其特征是进一步包含：若该第一或第二验证失败，则再规划该存储器储存格。
6.一种用于验证已规划存储器储存格之方法，其特征是该方法包含：决定邻近存储器储存格对于该已规划存储器储存格是否在低电压临限状态；且若上述这些邻近存储器储存格在该低电压临限状态，则通过检查该已规划存储器储存格是否具有泄漏电流，以决定该已规划存储器储存格的临限电压所需达到的需求电平。
7.一种用于存储器元件之方法，该存储器元件包括一虚拟接地阵列，该虚拟接地阵列包括多个存储器储存格，其特征是该方法包含：规划存储器元件；
决定邻近存储器储存格对于该已规划存储器储存格是否在低临限电压状态；
若一个或多个邻近存储器储存格在低临限电压状态，则根据第一电压电平对于该已规划存储器储存格执行第一验证；且若一个或多个邻近存储器储存格不位在低临限电压状态，则根据第二电压电平对于该已规划存储器储存格执行第二验证。
8.根据权利要求7所述之方法，其特征是该决定步骤包括决定用于上述这些邻近存储器储存格之阵列效应。
9.根据权利要求8所述之方法，其特征是该第一电压电平为高电压临限电平，且该第二电压电平为低电压临限电平。
10.根据权利要求9所述之方法，其特征是该高电压临限电平与该阵列效应相关连。
11.根据权利要求7所述之方法，其特征是进一步包含：若该第一或第二验证失败，则再规划该存储器储存格。
说明书 :
技术领域
本发明一般涉及非易失存储器元件，更明确地说，涉及具有虚拟接地阵列之存储器元件及使用规划算法来改良读取边际损失之方法。
背景技术
诸如闪存元件之存储器元件通常包括通过字符线及位线可寻址之晶体管的存储器储存格。在虚拟接地阵列中，共同接地线被消除且存储器储存格晶体管的漏极作为邻近存储器储存格晶体管之源极。数据储存在存储器储存格之晶体管中。成列之存储器储存格可通过字符线存取，并且数据可通过使用位线在晶体管之源极侧或漏极侧存取或感应到。施加适当电压于字符或位线上可规划数据至存储器储存格或自存储器储存格读取数据。
对于此虚拟接地阵列，源极侧感应倾向于比漏极侧感应更准确及可靠。尤其是，漏极侧感应之缺点在于一些连接存储器储存格之其它位线(其未被选择以从存储器储存格读取)必须预充电至漏极电压或更高电压。此将漏极侧预充电至漏极电压或更高电压可造成较慢的读取速度及较高的电力消耗。
源极侧感应亦有一些缺点。例如，在读取作业期间，感应源极侧处之存储器储存格电流的感应放大器必须决定逻辑电平“1”或“0”，但泄漏电流可由于在邻近存储器储存格间共享充电而在源极侧处发生。此可因为泄漏致使存储器储存格电流少于正常，而造成读取感应错误且引起读取边际损失，其通常称为“阵列效应(array effect)”。结果，当数据于存储器储存格中规划后及在规划验证作业期间(决定正确数据已在存储器储存格中规划之过程)，阵列效应可造成已规划存储器储存格通过验证但仍具有不充足的临限电压以允许该储存格正确地读取。
结果，此可引起不充足之高临限电压(HVT)规划状态且造成读取边际损失，即未规划或从存储器储存格读取适当之数据。HVT引起的边际损失可产生更宽的自然HVT分布，尤其是在许多规划循环后。此外，在扩大HVT分布之情况下，可能发生“过擦除”状态且使阵列效应更加恶化。因此，在多次规划擦除循环以后，阵列效应及HVT边际损失，以及HVT分布的扩大，可成为使用虚拟接地阵列之存储器元件中的严重问题。
因此，需要有可在虚拟接地阵列中使读取边际损失最小化且使HVT分布紧缩之改良式存储器元件及方法，以改良数据可靠性及保持性。
对于此虚拟接地阵列，源极侧感应倾向于比漏极侧感应更准确及可靠。尤其是，漏极侧感应之缺点在于一些连接存储器储存格之其它位线(其未被选择以从存储器储存格读取)必须预充电至漏极电压或更高电压。此将漏极侧预充电至漏极电压或更高电压可造成较慢的读取速度及较高的电力消耗。
源极侧感应亦有一些缺点。例如，在读取作业期间，感应源极侧处之存储器储存格电流的感应放大器必须决定逻辑电平“1”或“0”，但泄漏电流可由于在邻近存储器储存格间共享充电而在源极侧处发生。此可因为泄漏致使存储器储存格电流少于正常，而造成读取感应错误且引起读取边际损失，其通常称为“阵列效应(array effect)”。结果，当数据于存储器储存格中规划后及在规划验证作业期间(决定正确数据已在存储器储存格中规划之过程)，阵列效应可造成已规划存储器储存格通过验证但仍具有不充足的临限电压以允许该储存格正确地读取。
结果，此可引起不充足之高临限电压(HVT)规划状态且造成读取边际损失，即未规划或从存储器储存格读取适当之数据。HVT引起的边际损失可产生更宽的自然HVT分布，尤其是在许多规划循环后。此外，在扩大HVT分布之情况下，可能发生“过擦除”状态且使阵列效应更加恶化。因此，在多次规划擦除循环以后，阵列效应及HVT边际损失，以及HVT分布的扩大，可成为使用虚拟接地阵列之存储器元件中的严重问题。
因此，需要有可在虚拟接地阵列中使读取边际损失最小化且使HVT分布紧缩之改良式存储器元件及方法，以改良数据可靠性及保持性。
发明内容
本发明之一方面揭示一种在具有包括多个存储器储存格之虚拟接地阵列的存储器元件中执行之方法。存储器储存格被规划。若其通过一个或多个邻近存储器储存格至已规划存储器储存格，则决定为泄漏电流。若决定泄漏电流通过一个或多个邻近存储器储存格，则根据第一电压电平对于已规划存储器储存格执行第一验证。若决定没有泄漏电流通过一个或多个邻近存储器储存格，则根据第二电压电平对于已规划存储器储存格执行第二验证。
本发明之另一方面揭示一种存储器元件。该存储器元件包括具有多个存储器储存格之存储器阵列，各存储器储存格包括至少一个数据位。该存储器元件亦包括设置以规划存储器储存格之电路；决定泄漏电流是否通过一个或多个邻近存储器储存格至已规划存储器储存格，若决定泄漏电流是通过一个或多个邻近存储器储存格，则根据第一电压电平对于已规划存储器储存格执行第一验证，及若决定没有泄漏电流通过一个或多个邻近存储器储存格，则根据第二电压电平对于已规划存储器储存格执行第二验证。
本发明之另一方面揭示一种用于验证已规划存储器储存格之方法。决定邻近存储器储存格对于已规划存储器储存格是否在低电压临限状态。若邻近存储器储存格在低电压临限状态，则通过检查该已规划存储器储存格是否具有泄漏电流，以决定该已规划存储器储存格的临限电压所需达到的需求电平。
依据本发明的另一方面，在一种具有包括多个存储器储存格之虚拟接地阵列的存储器元件中，揭示一种用于规划存储器元件之方法；决定邻近存储器储存格对于该已规划存储器储存格是否在低临限电压状态；若一个或多个邻近存储器储存格在低临限电压状态，则根据第一电压电平对于该已规划存储器储存格执行第一验证；且若一个或多个邻近存储器储存格在低临限电压状态，则根据第二电压电平对于已规划存储器储存格执行第二验证。
本发明之另一方面揭示一种存储器元件，其具有多个字符线及位线，以及多个通过字符线及位线连接之存储器储存格。该存储器元件亦包括电路，用于规划上述这些存储器储存格，并根据该已规划存储器储存格的邻近存储器储存格是否对该已规划存储器储存格产生阵列效应来对该已规划存储器储存格执行验证；以及至少一个连接至这些位线中的一条位线的感应放大器，且从该已规划存储器储存格接收电流。
本发明之另一方面揭示一种存储器元件。该存储器元件包括具有多个存储器储存格之存储器阵列，各存储器储存格包括至少一个数据位。该存储器元件亦包括设置以规划存储器储存格之电路；决定泄漏电流是否通过一个或多个邻近存储器储存格至已规划存储器储存格，若决定泄漏电流是通过一个或多个邻近存储器储存格，则根据第一电压电平对于已规划存储器储存格执行第一验证，及若决定没有泄漏电流通过一个或多个邻近存储器储存格，则根据第二电压电平对于已规划存储器储存格执行第二验证。
本发明之另一方面揭示一种用于验证已规划存储器储存格之方法。决定邻近存储器储存格对于已规划存储器储存格是否在低电压临限状态。若邻近存储器储存格在低电压临限状态，则通过检查该已规划存储器储存格是否具有泄漏电流，以决定该已规划存储器储存格的临限电压所需达到的需求电平。
依据本发明的另一方面，在一种具有包括多个存储器储存格之虚拟接地阵列的存储器元件中，揭示一种用于规划存储器元件之方法；决定邻近存储器储存格对于该已规划存储器储存格是否在低临限电压状态；若一个或多个邻近存储器储存格在低临限电压状态，则根据第一电压电平对于该已规划存储器储存格执行第一验证；且若一个或多个邻近存储器储存格在低临限电压状态，则根据第二电压电平对于已规划存储器储存格执行第二验证。
本发明之另一方面揭示一种存储器元件，其具有多个字符线及位线，以及多个通过字符线及位线连接之存储器储存格。该存储器元件亦包括电路，用于规划上述这些存储器储存格，并根据该已规划存储器储存格的邻近存储器储存格是否对该已规划存储器储存格产生阵列效应来对该已规划存储器储存格执行验证；以及至少一个连接至这些位线中的一条位线的感应放大器，且从该已规划存储器储存格接收电流。
附图说明
本说明书中所并入且构成本说明书部分的附图所图解的是本发明的实施例和范例性具体实施例，其连同本说明可用来解释本发明的原理。在附图中：
图1表示使用源极感应方案之范例性存储器元件；
图2为在决定存储器储存格中数据位之逻辑状态时，电压相对于时间之范例性图；
图3为用于存储器元件之虚拟接地阵列的另一范例性示意图；
图4为在规划验证作业期间具有及不具有阵列效应之HVT分布的范例性图；
图5A表示用于虚拟接地阵列中之存储器储存格的现有技术规划验证作业；
图5B表示与图5A之现有技术作业相关之电压限定值图，其相对于规划验证、读取作业及阵列效应；
图6A表示用于在说明阵列效应之虚拟接地阵列中的存储器储存格之范例性规划验证作业；及
图6B为与图6A中所述范例性作业有关之范例性电压限定值图。
主要元件标记说明
100 文中未说明
102 存储器储存格
103 参考储存格
104 数据位
105 数据位
106 数据位
107 数据位
110 电流感应电压/CMI
112 参考电压/TREF
114 感应放大器
120 电流对电压转换器/位线
122 电流对电压转换器/字符线
300 存储器元件
302 数据位
303 虚拟接地阵列
305 存储器储存格
图1表示使用源极感应方案之范例性存储器元件；
图2为在决定存储器储存格中数据位之逻辑状态时，电压相对于时间之范例性图；
图3为用于存储器元件之虚拟接地阵列的另一范例性示意图；
图4为在规划验证作业期间具有及不具有阵列效应之HVT分布的范例性图；
图5A表示用于虚拟接地阵列中之存储器储存格的现有技术规划验证作业；
图5B表示与图5A之现有技术作业相关之电压限定值图，其相对于规划验证、读取作业及阵列效应；
图6A表示用于在说明阵列效应之虚拟接地阵列中的存储器储存格之范例性规划验证作业；及
图6B为与图6A中所述范例性作业有关之范例性电压限定值图。
主要元件标记说明
100 文中未说明
102 存储器储存格
103 参考储存格
104 数据位
105 数据位
106 数据位
107 数据位
110 电流感应电压/CMI
112 参考电压/TREF
114 感应放大器
120 电流对电压转换器/位线
122 电流对电压转换器/字符线
300 存储器元件
302 数据位
303 虚拟接地阵列
305 存储器储存格
具体实施方式
现将详细参照于本发明范例性具体实施例，其实施例图解于附图之中。尽其可能，所有附图中将依相同元件标记以代表相同或类似的部件。以下实施例及方法揭示用于使读取边际损失最小且改良虚拟接地阵列中之数据可靠性及保持性的技术。
在一种具有包括多个存储器储存格之虚拟接地阵列的存储器元件中，本发明之实施例揭示规划存储器储存格之方法。决定泄漏电流是否通过一个或多个邻近存储器储存格至已规划的存储器储存格。若决定泄漏电流是通过一个或多个邻近存储器储存格，则根据第一电压电平(如，较高的高电压临限HVT电平)验证已规划存储器储存格。否则，根据第二电压电平(如，较低之高电压临限HVT电平)验证该已规划存储器储存格。结果，可说明邻近储存格泄漏之效应。即，通过决定泄漏电流是否通过邻近存储器储存格，阵列效应可与已规划存储器储存格相关连。若阵列效应与已规划的存储器储存格相关连，则可根据适当之较高HVT电平验证已规划存储器储存格。且若该储存格不符合该电平，则可接着加以再规划，从而允许将适当数据储存在存储器储存格中然后正确地读出。换句话说，该过程可基于阵列效应而减少读取数据边际损失。以下说明详述范例性具体实施例。
图1表示使用源极感应方案之范例性存储器元件。如图所示，各存储器储存格皆包括漏极侧及源极侧。在此实施例中，所示之源极侧感应其中存储器储存格102及参考储存格103之源极侧连接且馈入感应放大器114，用于执行源极侧感应读取作业。存储器储存格102包括晶体管，其可储存两位之数据(104、105)。
作为储存在存储器储存格102数据位105中之数据的数据读取作业之一实施例，储存格电流会从漏极侧流动到源极侧。在此实施例中，来自存储器储存格102之源极侧的存储器储存格电流通过电流对电压转换器120转换成为电流感应电压(CMI)110。通过参考储存格103至源极侧之电流通过电流对电压转换器122转换成为参考电压(TREF)112。CMI与TREF电压110及112皆被馈入感应放大器114。感应放大器114比较CMI电压110与TREF电压112，以决定储存在数据位105中的为高电压临限(HVT)逻辑“0”或低电压临限(LVT)逻辑“1”。在一些其它实施例中，可使用其它参考电压且与CMI电压110比较。
图2为决定存储器储存格之数据位的逻辑状态时之范例性电压相对于时间的图。如图所示，若感应放大器114感应到CMI电压110小于TREF电压112，则感应放大器114感应到数据位105之HVT状况且传递数据为逻辑“0”。同样地，若感应放大器114感应到CMI电压110大于TREF电压112，感应放大器114感应到数据位105之LVT状况且传递数据为逻辑“1”。然而，在读取或验证作业期间，由于产生泄漏电流IAE之存储器储存格间之充电，存储器储存格电流ICELL可能会遭遇泄漏，以下将进一步说明“阵列效应”电流。由于此阵列效应，由感应放大器接收的电流ISA比应接收到的少。例如，由感应放大器接收的电流可由以下方程式决定：
ISA＝ICELL-IAE。
换句话说，(参照图1)感应放大器114可能不会接收到适当之CMI电压110，以与TREF电压112比较。在这些事例中，可能会决定不适当之比较及作出不正确的逻辑决定。
图3为用于存储器元件300之虚拟接地阵列303的范例性示意图。如图所示，多个存储器储存格位于位线BL4至BL11及字符线WL0到WLN之相交处。位线连接至选择晶体管SEL0到SEL3，其等连接至主位线MBL0到MBL1。在此实施例中，MBL0设定在2V，MBL2设定在接地或浮动，MBL1提供电流ISA至感应放大器，并且MBL3设定在接地或浮动。
对于连接至字符线WL0且位于位线BL6及BL7间之存储器储存格305，存储器储存格电流ICELL在读取或规划验证作业期间会流过存储器储存格305。泄漏可能会发生而产生泄漏电流IAE，若这些邻近存储器储存格在LVT状态(已擦除状态)，其可能流过邻近存储器储存格。由感应放大器(如，图1中之感应放大器114)通过选择晶体管SEL3接收到的电流ISA，是从存储器储存格305的源极侧通过位线BL7传递。ISA表示储存在存储器储存格305之晶体管中的数据位302。如图示，基于上述方程式，泄漏电流IAE可使感应放大器ISA电流少于需求存储器储存格ICELL电流，即，ISA电流不正确地反映存储器储存格电流ICELL。
因此，存储器元件300可由于阵列效应而显现出HVT边际损失。图4为在规划验证作业期间显示具有及不具有阵列效应之HVT分布的范例性图。在比较HVT分布时，具有阵列效应之HVT分布向左偏移，产生如图示之边际损失。结果，当接收到其电压时，若正确数据已经规划或已从已规划存储器储存格中读出，感应放大器可能无法适当地感应及决定，从而在规划验证作业期间使数据可靠性及保持性退化。
图5A表示用于虚拟接地阵列中之存储器储存格的现有技术规划验证作业500.初始，若阵列或储存格通过用于验证先前已规划之结果的先前规划验证，作业结束(步骤502).若其失败，则执行规划作业(步骤504).后规划验证(PV)被执行(步骤506).根据该验证，会作出规划再试决定(步骤506).若需要一规划再试，作业500继续至步骤504.如否，作业500结束.若阵列效应存在，则无法识别用于上述实施例的此一先前作业，且因此不能适应.例如，若验证中之存储器储存格的源极侧邻近储存格在低临限LVT状态，则流过邻近储存格之泄漏电流造成感应放大器接收小于已验证存储器储存格电流ICELL之感应放大器电流ISA。然而，在此LVT情况中，已规划存储器储存格仍然可通过此规划验证，但也许不具有足够临限电压，如图5B显示WL电压电平与规划验证(PV)作业、正常读取作业(RD)及擦除验证(EV)作业相关。即，PV电平为HVT(已规划)状态之边际分布低界限，EV电平为LVT(已擦除)状态之边际分布高界限。因而，对于需要为后续规划作业加以规划之邻近存储器储存格，泄漏电流将被消除并且边际损失将会发生。反之，若消除泄漏电流，HVT分布将扩大(如图4所示)且造成过擦除问题而扩大用于存储器储存格之LVT。在连续规划及擦除作业后，上述问题更严重地影响充电损失及虚拟接地阵列的可靠性。
图6A及6B所述之范例性规划验证技术执行验证，是使用两个不同电压电平来说明HVT分布偏移(如图4所示)，作为阵列效应且若无阵列效应存在时之结果。
图6A表示范例性规划验证作业600，其用于在说明阵列效应之虚拟接地阵列中的存储器元件。初始，若在执行先前规划验证检查(步骤602；称为“阵列效应验证”)前，相对于已准备验证之已规划储存格的邻近存储器储存格皆在LVT状态逻辑“1”(即逻辑状态1指示阵列效应)，则会进行检查。此结果被记录下。其次，会执行先前规划验证(步骤604)，用于验证先前规划结果。若存储器阵列或储存格通过该验证，作业600结束。若其失败，则执行规划或再规划作业(步骤606)。其次，执行第一后规划验证(PV0)(步骤608)。此第一验证决定已规划存储器储存格的临限电压是否在足够高之状态(步骤608)。若邻近存储器储存格在LVT或逻辑“1”状态(即，呈现阵列效应)，则呈现泄漏电流之存储器储存格可通过第一验证。若无泄漏电流，执行第二验证以决定已规划存储器是否在对于无阵列效应而言在足够高的状态。因此，对于未受阵列效应影响之规划储存格，其仅需要通过第二验证步骤。此独一作业之这些作业WL电压电平显示于图6B中。
对于因为泄漏电流通过邻近存储器储存格而经历阵列效应之已规划存储器储存格，第一后规划验证将会识别这些存储器储存格为具有高HVT且必须在PV0电平。在规划验证作业期间，此检查可减少阵列效应之HVT边际损失。结果，可窄化HVT分布。因此，改良读取边际提供较佳循环特征、较少充电损失、以及较佳之数据保持及可靠性。
因此，已描述具有虚拟接地阵列之存储器元件及使用规划算法来改良读取边际损失之方法。在此描述的存储器元件亦可包括电路及/或软件或者可规划逻辑之任何结合，以执行在此描述之规划步骤。例如，存储器元件可含有适当电路以决定邻近储存格是否有泄漏电流，或根据任何电压临限电平执行规划验证。因此，在前述说明书中，本发明已参考特定实施例及具体实施例说明。然而，明显的可进行各种修改及变化，而不致悖离权利要求中所提出之本发明广义性精神及范畴。因此，本说明书及附图应被视为示范性而非限制性。
相关申请
本发明主张2004年11月12日申请之美国临时专利申请案第60/627,086号之优先权，其标题为“具有虚拟接地阵列之存储器元件及使用规划算法来改良读取边际损失之方法(MEMORY DEVICE HAVING AVIRTUAL GROUND ARRAY AND METHODS USING PROGRAMALGORITHM TO IMPROVE READ MARGIN LOSS)”，且以引用方式并入本文中。
在一种具有包括多个存储器储存格之虚拟接地阵列的存储器元件中，本发明之实施例揭示规划存储器储存格之方法。决定泄漏电流是否通过一个或多个邻近存储器储存格至已规划的存储器储存格。若决定泄漏电流是通过一个或多个邻近存储器储存格，则根据第一电压电平(如，较高的高电压临限HVT电平)验证已规划存储器储存格。否则，根据第二电压电平(如，较低之高电压临限HVT电平)验证该已规划存储器储存格。结果，可说明邻近储存格泄漏之效应。即，通过决定泄漏电流是否通过邻近存储器储存格，阵列效应可与已规划存储器储存格相关连。若阵列效应与已规划的存储器储存格相关连，则可根据适当之较高HVT电平验证已规划存储器储存格。且若该储存格不符合该电平，则可接着加以再规划，从而允许将适当数据储存在存储器储存格中然后正确地读出。换句话说，该过程可基于阵列效应而减少读取数据边际损失。以下说明详述范例性具体实施例。
图1表示使用源极感应方案之范例性存储器元件。如图所示，各存储器储存格皆包括漏极侧及源极侧。在此实施例中，所示之源极侧感应其中存储器储存格102及参考储存格103之源极侧连接且馈入感应放大器114，用于执行源极侧感应读取作业。存储器储存格102包括晶体管，其可储存两位之数据(104、105)。
作为储存在存储器储存格102数据位105中之数据的数据读取作业之一实施例，储存格电流会从漏极侧流动到源极侧。在此实施例中，来自存储器储存格102之源极侧的存储器储存格电流通过电流对电压转换器120转换成为电流感应电压(CMI)110。通过参考储存格103至源极侧之电流通过电流对电压转换器122转换成为参考电压(TREF)112。CMI与TREF电压110及112皆被馈入感应放大器114。感应放大器114比较CMI电压110与TREF电压112，以决定储存在数据位105中的为高电压临限(HVT)逻辑“0”或低电压临限(LVT)逻辑“1”。在一些其它实施例中，可使用其它参考电压且与CMI电压110比较。
图2为决定存储器储存格之数据位的逻辑状态时之范例性电压相对于时间的图。如图所示，若感应放大器114感应到CMI电压110小于TREF电压112，则感应放大器114感应到数据位105之HVT状况且传递数据为逻辑“0”。同样地，若感应放大器114感应到CMI电压110大于TREF电压112，感应放大器114感应到数据位105之LVT状况且传递数据为逻辑“1”。然而，在读取或验证作业期间，由于产生泄漏电流IAE之存储器储存格间之充电，存储器储存格电流ICELL可能会遭遇泄漏，以下将进一步说明“阵列效应”电流。由于此阵列效应，由感应放大器接收的电流ISA比应接收到的少。例如，由感应放大器接收的电流可由以下方程式决定：
ISA＝ICELL-IAE。
换句话说，(参照图1)感应放大器114可能不会接收到适当之CMI电压110，以与TREF电压112比较。在这些事例中，可能会决定不适当之比较及作出不正确的逻辑决定。
图3为用于存储器元件300之虚拟接地阵列303的范例性示意图。如图所示，多个存储器储存格位于位线BL4至BL11及字符线WL0到WLN之相交处。位线连接至选择晶体管SEL0到SEL3，其等连接至主位线MBL0到MBL1。在此实施例中，MBL0设定在2V，MBL2设定在接地或浮动，MBL1提供电流ISA至感应放大器，并且MBL3设定在接地或浮动。
对于连接至字符线WL0且位于位线BL6及BL7间之存储器储存格305，存储器储存格电流ICELL在读取或规划验证作业期间会流过存储器储存格305。泄漏可能会发生而产生泄漏电流IAE，若这些邻近存储器储存格在LVT状态(已擦除状态)，其可能流过邻近存储器储存格。由感应放大器(如，图1中之感应放大器114)通过选择晶体管SEL3接收到的电流ISA，是从存储器储存格305的源极侧通过位线BL7传递。ISA表示储存在存储器储存格305之晶体管中的数据位302。如图示，基于上述方程式，泄漏电流IAE可使感应放大器ISA电流少于需求存储器储存格ICELL电流，即，ISA电流不正确地反映存储器储存格电流ICELL。
因此，存储器元件300可由于阵列效应而显现出HVT边际损失。图4为在规划验证作业期间显示具有及不具有阵列效应之HVT分布的范例性图。在比较HVT分布时，具有阵列效应之HVT分布向左偏移，产生如图示之边际损失。结果，当接收到其电压时，若正确数据已经规划或已从已规划存储器储存格中读出，感应放大器可能无法适当地感应及决定，从而在规划验证作业期间使数据可靠性及保持性退化。
图5A表示用于虚拟接地阵列中之存储器储存格的现有技术规划验证作业500.初始，若阵列或储存格通过用于验证先前已规划之结果的先前规划验证，作业结束(步骤502).若其失败，则执行规划作业(步骤504).后规划验证(PV)被执行(步骤506).根据该验证，会作出规划再试决定(步骤506).若需要一规划再试，作业500继续至步骤504.如否，作业500结束.若阵列效应存在，则无法识别用于上述实施例的此一先前作业，且因此不能适应.例如，若验证中之存储器储存格的源极侧邻近储存格在低临限LVT状态，则流过邻近储存格之泄漏电流造成感应放大器接收小于已验证存储器储存格电流ICELL之感应放大器电流ISA。然而，在此LVT情况中，已规划存储器储存格仍然可通过此规划验证，但也许不具有足够临限电压，如图5B显示WL电压电平与规划验证(PV)作业、正常读取作业(RD)及擦除验证(EV)作业相关。即，PV电平为HVT(已规划)状态之边际分布低界限，EV电平为LVT(已擦除)状态之边际分布高界限。因而，对于需要为后续规划作业加以规划之邻近存储器储存格，泄漏电流将被消除并且边际损失将会发生。反之，若消除泄漏电流，HVT分布将扩大(如图4所示)且造成过擦除问题而扩大用于存储器储存格之LVT。在连续规划及擦除作业后，上述问题更严重地影响充电损失及虚拟接地阵列的可靠性。
图6A及6B所述之范例性规划验证技术执行验证，是使用两个不同电压电平来说明HVT分布偏移(如图4所示)，作为阵列效应且若无阵列效应存在时之结果。
图6A表示范例性规划验证作业600，其用于在说明阵列效应之虚拟接地阵列中的存储器元件。初始，若在执行先前规划验证检查(步骤602；称为“阵列效应验证”)前，相对于已准备验证之已规划储存格的邻近存储器储存格皆在LVT状态逻辑“1”(即逻辑状态1指示阵列效应)，则会进行检查。此结果被记录下。其次，会执行先前规划验证(步骤604)，用于验证先前规划结果。若存储器阵列或储存格通过该验证，作业600结束。若其失败，则执行规划或再规划作业(步骤606)。其次，执行第一后规划验证(PV0)(步骤608)。此第一验证决定已规划存储器储存格的临限电压是否在足够高之状态(步骤608)。若邻近存储器储存格在LVT或逻辑“1”状态(即，呈现阵列效应)，则呈现泄漏电流之存储器储存格可通过第一验证。若无泄漏电流，执行第二验证以决定已规划存储器是否在对于无阵列效应而言在足够高的状态。因此，对于未受阵列效应影响之规划储存格，其仅需要通过第二验证步骤。此独一作业之这些作业WL电压电平显示于图6B中。
对于因为泄漏电流通过邻近存储器储存格而经历阵列效应之已规划存储器储存格，第一后规划验证将会识别这些存储器储存格为具有高HVT且必须在PV0电平。在规划验证作业期间，此检查可减少阵列效应之HVT边际损失。结果，可窄化HVT分布。因此，改良读取边际提供较佳循环特征、较少充电损失、以及较佳之数据保持及可靠性。
因此，已描述具有虚拟接地阵列之存储器元件及使用规划算法来改良读取边际损失之方法。在此描述的存储器元件亦可包括电路及/或软件或者可规划逻辑之任何结合，以执行在此描述之规划步骤。例如，存储器元件可含有适当电路以决定邻近储存格是否有泄漏电流，或根据任何电压临限电平执行规划验证。因此，在前述说明书中，本发明已参考特定实施例及具体实施例说明。然而，明显的可进行各种修改及变化，而不致悖离权利要求中所提出之本发明广义性精神及范畴。因此，本说明书及附图应被视为示范性而非限制性。
相关申请
本发明主张2004年11月12日申请之美国临时专利申请案第60/627,086号之优先权，其标题为“具有虚拟接地阵列之存储器元件及使用规划算法来改良读取边际损失之方法(MEMORY DEVICE HAVING AVIRTUAL GROUND ARRAY AND METHODS USING PROGRAMALGORITHM TO IMPROVE READ MARGIN LOSS)”，且以引用方式并入本文中。