帧同步处理装置及方法转让专利
申请号 : CN200610001564.2
文献号 : CN1859047B
文献日 : 2011-06-15
发明人 : 李伟华
申请人 : 华为技术有限公司
摘要 :
本发明公开一种帧同步处理装置，该装置包括搜帧电路和帧同步电路，搜帧电路包括计数器、存储单元和逻辑单元，用于搜索定帧比特序列；帧同步电路包括寄存器、计数器、移位寄存器和两个比较器，用于对搜帧电路找到的定帧比特序列进行动态监视和同步处理。本发明还公开一种帧同步处理方法，该方法包括：对具有固定间隔的定帧比特信息的数据进行计数、分块存储和逻辑运算，找到定帧比特序列，并对定帧比特序列进行动态跟踪和监视。本发明提供的装置和方法能够降低物理实现成本，同时提高搜帧效率、节约搜帧时间。
权利要求 :
1.一种帧同步处理装置，其特征在于，该装置包括计数器、存储单元和逻辑单元，其中：计数器，以定帧比特的固定间隔为模，用于对输入的具有固定间隔定帧比特信息的串行数据进行计数，根据存储单元的大小将数据分块存储到存储单元中，同时将数据所带有的位置信息输出给逻辑单元；
存储单元，用于以预定的格式和大小对计数器输入的数据进行存储，并输出数据至逻辑单元；
逻辑单元，根据计数器输出的数据所带有的位置信息和输入数据，以块为单位对存储单元输出的数据进行判断，找到并输出定帧比特序列，同时将结果存回存储单元，包括状态存储器、级数寄存器、定帧序列寄存器和判断模块，其中：状态寄存器，用于记录搜索的帧数；
级数寄存器，用于记录存储单元存储的数据所处的块；
定帧序列寄存器，用于存储定帧序列；
判断模块，用于根据级数寄存器中存储的信息和计数器输出的地址信息，判断当前接收的数据与存储单元存储的数据是否处于同一个候选定帧比特位置上，如果是，定帧序列寄存器依次移位；如果不是，判断定帧序列寄存器中的定帧序列是否是有效值，在不是有效值的情况下用当前接收的数据代替存储单元存储的数据。
2.根据权利要求1所述的装置，其特征在于：所述存储单元为随机存储器RAM。
3.根据权利要求1所述的装置，其特征在于：所述存储单元为寄存器阵列加复选器的组合。
4.根据权利要求1所述的装置，其特征在于：所述具有固定间隔定帧比特信息的串行数据为DS1 ESF数据。
5.一种帧同步处理方法，其特征在于，该方法包括：
A.以存储单元的大小为单位，对输入的具有固定间隔定帧比特信息的串行数据进行计数和分块存储；
B1.判断输入数据所处的过程，如果是初始化过程，直接存储数据；如果是帧头搜索过程，执行步骤B2；如果是定帧过程，执行步骤B3；
B2.判断输入数据与存储的数据是否处在同一块中，如果是，将定帧序列移位，将所搜索的帧数加1，保持所处的块不变，然后进行存储，返回执行步骤B1；如果不是，执行步骤B4；
B3.判断输入数据与存储的数据是否处在同一块中，如果是，保持所搜索的帧数不变，保持所处的块不变，将定帧序列移位，输出帧头；如果不是，执行步骤B4；
B4.判断定帧序列是否是有效值，如果是，保持定帧序列、所处的块和所搜索的帧数不变，然后进行存储，返回执行步骤B1；如果不是，将所搜索的帧数初始化，所处的块更新，定帧序列移位，然后进行存储，返回执行步骤B1。
6.一种帧同步处理装置，其特征在于，该装置包括搜帧电路和同步电路，其中：搜帧电路用于对输入的具有固定间隔定帧比特信息的串行数据进行计数、分块存储和逻辑判断，找到定帧比特序列，并将搜索到的定帧比特序列输出至同步电路，包括计数器、存储单元和逻辑单元，其中：计数器，以定帧比特的固定间隔为模，用于对输入的具有固定间隔定帧比特信息的串行数据进行计数，根据存储单元的大小将数据分块并存储到存储单元中，同时将数据所带有的位置信息输出给逻辑单元；
存储单元，用于以预定的格式和大小对计数器输入的数据进行存储，并输出数据至逻辑单元；
逻辑单元，根据计数器输出的数据所带有的位置信息和输入数据，以块为单位对存储单元输出的数据进行判断，找到并输出定帧比特序列，同时将结果存回存储单元，包括状态存储器、级数寄存器、定帧序列寄存器和判断模块，其中：
状态寄存器，用于记录搜索的帧数；
级数寄存器，用于记录存储单元存储的数据所处的块；
定帧序列寄存器，用于存储定帧序列；
判断模块，用于根据级数寄存器中存储的信息和计数器输出的地址信息，判断当前接收的数据与存储单元存储的数据是否处于同一个候选定帧比特位置上，如果是，定帧序列寄存器依次移位；如果不是，判断定帧序列寄存器中的定帧序列是否是有效值，在不是有效值的情况下用当前接收的数据代替存储单元存储的数据；
同步电路用于对搜帧电路搜索到的定帧比特序列进行比较判断，确认所述定帧比特序列，包括寄存器、计数器、移位寄存器和第一比较器、第二比较器，其中：寄存器，用于寄存定帧状态，并输出定帧状态，与搜帧电路搜索到的定帧比特序列信号经过一个与门输入至计数器，作为计数器的复位信号；
计数器，以定帧比特的固定间隔为模，用于对每一个有效数据进行计数，计数器输出计数值至第一比较器；
第一比较器，用于判断计数器的输出值与定帧比特的固定间隔是否相等，一旦相等，比较器输出同步帧头信号至移位寄存器和第二比较器；
移位寄存器，用于寄存定帧序列，第一比较器输出的同步帧头信号触发内部循环移位，移位寄存器输出定帧比特至第二比较器；
第二比较器，用于判断输入数据与移位寄存器输出的定帧比特是否相等，并输出指示信号。
7.根据权利要求6所述的装置，其特征在于：所述搜帧电路的存储单元为随机存储器RAM。
8.根据权利要求6所述的装置，其特征在于：所述搜帧电路的存储单元为寄存器阵列加复选器的组合。
9.根据权利要求6所述的装置，其特征在于：所述的具有固定间隔定帧比特信息的串行数据为DS1 ESF数据。
10.一种帧同步处理方法，其特征在于，该方法包括：
A.以存储单元的大小为单位，对输入的具有固定间隔定帧比特信息的串行数据进行计数和分块存储；
B1.判断输入数据所处的过程，如果是初始化过程，直接将数据存入存储单元；如果是帧头搜索过程，执行步骤B2；如果是定帧过程，执行步骤B3；
B2.判断输入数据与存储单元存储的数据是否处在同一块中，如果是，将定帧序列移位，将所搜索的帧数加1，保持所处的块不变，然后进行存储，返回执行步骤B1；如果不是，执行步骤B4；
B3.判断输入数据与存储单元存储的数据是否处在同一块中，如果是，保持所搜索的帧数不变，保持所处的块不变，将定帧序列移位，输出帧头；如果不是，执行步骤B4；
B4.判断定帧序列寄存器存储的定帧序列是否是有效值，如果是，保持定帧序列、所处的块和所搜索的帧数不变，然后进行存储，返回执行步骤B1；如果不是，将所搜索的帧数初始化，所处的块更新，定帧序列移位，然后进行存储，返回执行步骤B1；
C1.搜帧电路输出的帧头信号对同步处理电路的寄存器和计数器置位；
C2.比较计数器的计数值与定帧比特的固定间隔是否相等，如果不是，返回执行步骤C2；如果是，输出同步帧头信号至移位寄存器；
C3.比较移位寄存器的输出与输入数据是否相等，如果是，输出同步帧头信号；如果不是，指示信号指示错误信息，并且在错误超过一定标准时，系统复位，返回步骤C1。
说明书 :
帧同步处理装置及方法
技术领域
[0001] 本发明涉及帧的处理技术，尤其涉及帧同步处理装置及方法。
背景技术
[0002] 在时分复用系统中，数据通常以一种复帧结构进行传输。复帧由一系列基帧组成，每个基帧包含一个或多个定帧比特，所有基帧的定帧比特共同组成复帧的定帧序列(FAS，Frame Alignment Sequence)。典型的例子是DS1(Data Stream)信号的复帧(SF，Super Frame)和扩展复帧(ESF，ExtendSuper Frame)。DS1 SF包括12个基帧，每个基帧包括193个比特，并且每个基帧的第一个比特为定帧比特，12个定帧比特共同组成定帧序列100011011100；DS1 ESF包括24个基帧，每个基帧包括193个比特，第4、8、12、16、20、24基帧的第一个比特为定帧比特，6个定帧比特共同构成定帧序列001011。
[0003] 接收系统为了准确的从复帧中提取系统所需要的数据，就必须与输入数据保持同步，也就是要对复帧进行帧同步处理。由于复帧中含有定帧序列，并且定帧序列中的每个定帧比特在基帧中都具有固定的位置，也因此具有固定的间隔，所以只要在帧同步处理过程中找到定帧序列就可以实现接收端与输入数据的同步，由于定帧比特彼此间隔固定地散布在数据流中的各个位置，为了从数据流中判断出定帧比特的位置，需要对所有定帧比特可能出现的位置以及所对应的比特进行存储。
[0004] 美国专利6,246,736给出了一种定帧装置和算法。以DS1 SF为例，该定帧装置包括三个部分：用以记录已经接收比特数的计数器cnt1；用以记录已经排除掉的可能的定帧比特位置数目的计数器cnt2；大小为4×193的用 来存储可能定帧比特序列的状态存储区，这是因为DS1 SF复帧包括1 2个基帧，每个基帧包括193个比特，每个基帧的第一个比特为定帧比特，所以定帧比特的固定间隔为193，12个定帧比特共同组成定帧序列100011011100，并且该算法以4为一个长度单位对DS1 SF帧的FAS序列100011011100按移位顺序依次给出12个有效状态：1000、0001、0011、0110、1101、1011、0111、1110、1100、
1001、0010、0100和4个无效状态：0000、1010、1111、0101。这些有效状态和无效状态用于判断所接收的比特是否是定帧比特。在搜帧过程中，状态存储区接收输入的DS1数据，搜索每个比特并按行存储，按列判断。参见图1，图1示出该算法在搜帧过程中的存储及判断示意图。输入数据沿着存储箭头的方向在状态存储区内按行存储，并沿着虚线的移位箭头的方向从上到下依次移位，也就是当接收输入数据时，依次将每行的数据向下移位，挤掉最下面一行的数据，系统根据状态存储区中每一列所接收的比特序列沿着判断箭头的方向对即将接收的比特进行判断，例如，如果某一列已经存储了1000，因为按照上述有效状态和无效状态的约定，下一个有效的定帧比特序列的状态是0001，所以如果此时系统在该列上即将接收的比特是0，则判断此时输入的是无效状态的比特，cnt2增加1，同时排除掉该位置作为定帧比特位置的可能性；如果此时系统在该列上即将接收的比特是1，则判断是有效的比特序列，记录该位置并存储数据，然后继续对下一个间隔为193的该位置上的比特进行判断。cnt1对每一个输入的比特进行计数，当计数到6948(36个DS1基帧)时，此时如果cnt2也已经计数到192，也就是状态存储区只有唯一的一列仍然保存有效的FAS，则认为接收系统与输入数据达到同步，该序列在状态存储区所处的列号即为定帧比特序列所处的位置。
1001、0010、0100和4个无效状态：0000、1010、1111、0101。这些有效状态和无效状态用于判断所接收的比特是否是定帧比特。在搜帧过程中，状态存储区接收输入的DS1数据，搜索每个比特并按行存储，按列判断。参见图1，图1示出该算法在搜帧过程中的存储及判断示意图。输入数据沿着存储箭头的方向在状态存储区内按行存储，并沿着虚线的移位箭头的方向从上到下依次移位，也就是当接收输入数据时，依次将每行的数据向下移位，挤掉最下面一行的数据，系统根据状态存储区中每一列所接收的比特序列沿着判断箭头的方向对即将接收的比特进行判断，例如，如果某一列已经存储了1000，因为按照上述有效状态和无效状态的约定，下一个有效的定帧比特序列的状态是0001，所以如果此时系统在该列上即将接收的比特是0，则判断此时输入的是无效状态的比特，cnt2增加1，同时排除掉该位置作为定帧比特位置的可能性；如果此时系统在该列上即将接收的比特是1，则判断是有效的比特序列，记录该位置并存储数据，然后继续对下一个间隔为193的该位置上的比特进行判断。cnt1对每一个输入的比特进行计数，当计数到6948(36个DS1基帧)时，此时如果cnt2也已经计数到192，也就是状态存储区只有唯一的一列仍然保存有效的FAS，则认为接收系统与输入数据达到同步，该序列在状态存储区所处的列号即为定帧比特序列所处的位置。
[0005] 上述方案需要对输入的DS1信号的每一个可能比特位置进行搜索，需要较大的存储空间，在上述方案中就是需要4×193大小的状态存储区，这种方法在定帧比特间隔较大的复帧结构中，例如在定帧比特每隔772个比特出现一次的DS1 ESF中，所需要的存储空间更大，如果系统中出现多路DS1信号时，物理实现的成本更高；此外，上述方案提供的算法中，由于网络传输等出错，一旦对应的比特位置出现无效定帧比特序列，该位置在这一轮的搜帧过程(对36个DS1基帧进行搜索)中将不再进行搜索判断，这样有可能错过真正的定帧比特，导致不能找到定帧比特序列而需要进行再搜索和再判断，这无疑会降低搜帧效率，造成系统同步时间过长。
发明内容
[0006] 有鉴于此，本发明的目的在于提供一种帧同步处理装置，对定帧信号之间具有较大间隔的串行数据接收系统提供切实有效的搜帧电路和帧同步电路，提高搜帧效率，节约搜帧时间，同时降低物理实现成本。
[0007] 本发明的另一目的在于提供一种帧同步处理方法，利用该方法可以提高搜帧效率、节约搜帧时间。
[0008] 为了实现上述发明目的，本发明提供的技术方案如下：
[0009] 一种帧同步处理装置，包括计数器、存储单元和逻辑单元，其中： [0010] 计数器，以定帧比特的固定间隔为模，用于对输入的具有固定间隔定帧比特信息的串行数据进行计数，根据存储单元的大小将数据分块存储到存储单元中，同时将数据所带有的位置信息输出给逻辑单元；
[0011] 存储单元，用于以预定的格式和大小对计数器输入的数据进行存储，并输出数据至逻辑单元；
[0012] 逻辑单元，根据计数器输出的数据所带有的位置信息和输入数据，以块为单位对存储单元输出的数据进行判断，找到并输出定帧比特序列，同时将结果存回存储单元，包括状态存储器、级数寄存器、定帧序列寄存器和判断模块，其中：
[0013] 状态寄存器，用于记录搜索的帧数；
[0014] 级数寄存器，用于记录存储单元存储的数据所处的块；
[0015] 定帧序列寄存器，用于存储定帧序列；
[0016] 判断模块，用于根据级数寄存器中存储的信息和计数器输出的地址信息，判断当前接收的数据与存储单元存储的数据是否处于同一个候选定帧比特位置上，如果是，定帧序列寄存器依次移位；如果不是，判断定帧序列寄存器中的定帧序列是否是有效值，在不是有效值的情况下用当前接收的数据代替存储单元存储的数据。
[0017] 所述存储单元为随机存储器RAM。
[0018] 所述存储单元为寄存器阵列加复选器的组合。
[0019] 所述具有固定间隔定帧比特信息的串行数据为DS1 ESF数据。
[0020] 一种帧同步处理方法，包括：
[0021] A.以存储单元的大小为单位，对输入的具有固定间隔定帧比特信息的串行数据进行计数和分块存储；
[0022] B1.判断输入数据所处的过程，如果是初始化过程，直接存储数据；如果是帧头搜索过程，执行步骤B2；如果是定帧过程，执行步骤B3；
[0023] B2.判断输入数据与存储的数据是否处在同一块中，如果是，将定帧序列移位，将所搜索的帧数加1，保持所处的块不变，然后进行存储，返回执行步骤B1；如果不是，执行步骤B4；
[0024] B3.判断输入数据与存储的数据是否处在同一块中，如果是，保持所搜索的帧数不变，保持所处的块不变，将定帧序列移位，输出帧头；如果不是，执行步骤B4； [0025] B4.判断定帧序列是否是有效值，如果是，保持定帧序列、所处的块和所搜索的帧数不变，然后进行存储，返回执行步骤B1；如果不是，将所搜索的帧数初始化，所处的块更新，定帧序列移位，然后进行存储，返回执行步骤B1。
[0026] 一种帧同步处理装置，包括搜帧电路和同步电路，其中：
[0027] 搜帧电路用于对输入的具有固定间隔定帧比特信息的串行数据进行计数、 分块存储和逻辑判断，找到定帧比特序列，并将搜索到的定帧比特序列输出至同步电路，包括计数器、存储单元和逻辑单元，其中：
[0028] 计数器，以定帧比特的固定间隔为模，用于对输入的具有固定间隔定帧比特信息的串行数据进行计数，根据存储单元的大小将数据分块并存储到存储单元中，同时将数据所带有的位置信息输出给逻辑单元；
[0029] 存储单元，用于以预定的格式和大小对计数器输入的数据进行存储，并输出数据至逻辑单元；
[0030] 逻辑单元，根据计数器输出的数据所带有的位置信息和输入数据，以块为单位对存储单元输出的数据进行判断，找到并输出定帧比特序列，同时将结果存回存储单元，包括状态存储器、级数寄存器、定帧序列寄存器和判断模块，其中：
[0031] 状态寄存器，用于记录搜索的帧数；
[0032] 级数寄存器，用于记录存储单元存储的数据所处的块；
[0033] 定帧序列寄存器，用于存储定帧序列；
[0034] 判断模块，用于根据级数寄存器中存储的信息和计数器输出的地址信息，判断当前接收的数据与存储单元存储的数据是否处于同一个候选定帧比特位置上，如果是，定帧序列寄存器依次移位；如果不是，判断定帧序列寄存器中的定帧序列是否是有效值，在不是有效值的情况下用当前接收的数据代替存储单元存储的数据；
[0035] 同步电路用于对搜帧电路搜索到的定帧比特序列进行比较判断，确认所述定帧比特序列，包括寄存器、计数器、移位寄存器和第一比较器、第二比较器，其中： [0036] 寄存器用于寄存定帧状态，并输出定帧状态，与搜帧电路搜索到的定帧比特序列信号经过一个与门输入至计数器，作为计数器的复位信号；
[0037] 计数器以定帧比特的固定间隔为模，用于对每一个有效数据进行计数，计数器输出计数值至第一比较器；
[0038] 第一比较器用于判断计数器的输出值与定帧比特的固定间隔是否相等，一 旦相等，比较器输出同步帧头信号至移位寄存器和第二比较器；
[0039] 移位寄存器用于寄存定帧序列，第一比较器输出的同步帧头信号触发内部循环移位，移位寄存器输出定帧比特至第二比较器；
[0040] 第二比较器用于判断输入数据与移位寄存器输出的定帧比特是否相等，并输出指示信号。
[0041] 所述搜帧电路的存储单元为随机存储器RAM。
[0042] 所述搜帧电路的存储单元为寄存器阵列加复选器的组合。
[0043] 所述的具有固定间隔定帧比特信息的串行数据为DS1 ESF数据。
[0044] 一种帧同步处理方法，包括：
[0045] A.以存储单元的大小为单位，对输入的具有固定间隔定帧比特信息的串行数据进行计数和分块存储；
[0046] B1.判断输入数据所处的过程，如果是初始化过程，直接将数据存入存储单元；如果是帧头搜索过程，执行步骤B2；如果是定帧过程，执行步骤B3；
[0047] B2.判断输入数据与存储单元存储的数据是否处在同一块中，如果是，将定帧序列移位，将所搜索的帧数加1，保持所处的块不变，然后进行存储，返回执行步骤B1；如果不是，执行步骤B4；
[0048] B3.判断输入数据与存储单元存储的数据是否处在同一块中，如果是，保持所搜索的帧数不变，保持所处的块不变，将定帧序列移位，输出帧头；如果不是，执行步骤B4； [0049] B4.判断定帧序列寄存器存储的定帧序列是否是有效值，如果是，保持定帧序列、所处的块和所搜索的帧数不变，然后进行存储，返回执行步骤B1；如果不是，将所搜索的帧数初始化，所处的块更新，定帧序列移位，然后进行存储，返回执行步骤B1； [0050] C1.搜帧电路输出的帧头信号对同步处理电路的寄存器和计数器置位； [0051] C2.比较计数器的计数值与定帧比特的固定间隔是否相等，如果不是，返回执行步骤C2；如果是，输出同步帧头信号至移位寄存器；
[0052] C3.比较移位寄存器的输出与输入数据是否相等，如果是，输出同步帧头信号；如果不是，指示信号指示错误信息，并且在错误超过一定标准时，系统复位，返回步骤C1。 [0053] 从以上方案可以看出，本发明所提供的帧同步处理装置和方法具有以下有益效果：
[0054] 1、降低物理实现成本。例如对DS1 ESF而言，将定帧比特的固定间隔772按32大小进行分块存储，在搜帧时，一旦出现无效定帧比特，当前存储的信息就将由间隔772的对应块中相应位置的信息取代，提高了存储单元的利用率，而且存储单元由原来需要存储772个比特位置信息，降低为只需存储32个比特位置信息，大大节约了存储空间，这在需要同时对多路DS1信号进行同步的系统中尤为明显，非常有利于大规模集成电路的实现。以集成28路DS1信号的帧同步系统为例，采用0.18技术IBM SA27Elib设计芯片，表一给出了现有技术和本发明提供的技术所需耗费的逻辑资源的对比情况。
[0055] 表一
[0056]
[0057] 从表一中可以看到，采用现有技术实现28路DS1信号的帧同步系统所需耗费的资源大约为本发明提供的技术所耗费资源的13倍。
[0058] 2、本发明提供的方案采用搜帧和动态监视相结合的方法，系统一旦找到帧头立即进行动态监视和同步，提高了搜帧效率，节约了搜帧时间。
[0059] 3、本发明提供的电路，均为当前大规模芯片设计中常见的电路，设计简单并且易于实现。
附图说明
[0060] 图1为现有技术的搜帧示意图；
[0061] 图2为本发明的DS1 ESF搜帧电路原理图；
[0062] 图3为本发明的帧同步电路原理图；
[0063] 图4为本发明的帧同步处理流程图；
[0064] 图5为本发明的搜帧电路中的逻辑运算流程图。
具体实施方式
[0065] 下面结合附图及具体实施例对本发明再作进一步详细的说明。
[0066] 本实施例是以DS1 ESF作为输入数据为例对本发明进行详细说明的。DS1 ESF复帧包括24个基帧，每个基帧包括193个比特，定帧比特分别出现在第4、8、12、16、20、24基帧的第一个比特位置上，定帧序列为001011，所以定帧比特的固定间隔为4×193＝772个比特，接收系统在达到与输入数据同步之前，可以看作定帧比特有可能出现在772个比特位置中的任何一个位置上，所以772个比特位置中的每个位置都可以看作是候选定帧比特位置，同时间隔为772的两个位置可以看作是同一个候选定帧比特位置。
[0067] DS1 ESF搜帧电路的原理如图2所示。该DS1 ESF搜帧电路包括计数器、随机存储器RAM和逻辑单元。
[0068] 因为ESF帧的FAS比特每隔772出现一次，所以计数器是个模772的计数器。计数器对DS1 ESF数据流进行计数，每一个计数值对应定帧比特可能出现的位置。计数器通过低5位地址[4:0]输出比特信号至RAM，通过高5位地址[9:5]输出数据的地址信息至逻辑单元。
[0069] RAM是一个数据位宽16，深度32的双口RAM。为了节省存储空间，本实施例中按照RAM存储空间的大小，将DS1 ESF帧的772个可能的定帧比特位置按RAM的大小32分成25块，第1块至第24块各32个候选定帧比特位置，第25块有4个候选定帧比特位置，这样RAM每次只需存储32个比特信号，其每个数据的存储格式如表二所示。
[0070] 表二RAM中数据的存储格式
[0071]
[0072] 其中X15～X11记录输入的数据处于第几帧，X10～X6用来指示输入的数据的块信息，即指示该数据处于25块中的哪一块，X5～X0则用来暂时寄存定帧序列。由于ESF定帧比特序列按移位顺序有001011、010110、101100、011001、110010、100101这样6个没有重复的状态，因此经过逻辑单元判断符合这些定帧序列状态中任何一个状态的数据可认为是有效定帧序列，即是帧头。在定帧过程中，如果连续判断有n帧都按照移位顺序符合上述定帧序列的6个状态则认为已经找到了帧头，所以X15～X11可以将整个定帧过程分成3个部分：0～5帧是初始化过程，这是因为ESF定帧比特序列有6个没有重复的状态，在这个过程中无法判断出这些帧中是否存在帧头，所以只将前6帧的数据输入RAM而不做判断；6～n-1帧为帧头搜索过程，在这个过程中，以初始化过程中存入RAM的数据为基础，对6～n-1帧中的每一帧进行判断，如果发现RAM中的数据不是有效定帧比特，则用下一帧对应块中对应位置的数据进行替换，如此一来就可以实现对每个输入数据进行搜索，却不必存储那么多的数据；第n帧是定帧过程，如果在第n帧仍然可以判断输入的数据组成的是定帧序列，则认为找到了帧头。RAM输出的数据输入至逻辑单元进行判断。
[0073] 逻辑单元至少包括定帧序列寄存器、级数寄存器、状态寄存器和判断模块。逻辑单元接收RAM输出的数据、模772的计数器高5位地址输出的地址信息和DS1 ESF数据流，其中状态寄存器对应于RAM中的X15～X11，用于记录所搜索的数据处于DS1 ESF中的第几帧；级数寄存器对应于RAM中的X10～X6，用于记录RAM所存储的数据处于一帧中的第几块；定帧序列寄存器对应于RAM中的X5～X0，用于暂时存储定帧序列；判断模块用于将级数寄存器中存储的信息和模772计数器高5位地址输出的地址信息一起判断当前接收的数据 与RAM存储的数据是否处于同一个候选定帧比特位置上，即判断二者是否间隔772，如果是，定帧序列寄存器依次移位；如果不是，判断定帧序列寄存器中的定帧序列是否是有效值，在不是有效值的情况下用当前接收的数据代替RAM存储的数据，即对定帧序列寄存器更新，同时状态寄存器初始化，对下一块数据进行判断。经过逻辑单元处理后的结果输入到双口RAM的相同位置进行存储，作为下一次判断的基础，运算得到的帧头chkfp可以直接输出，用以判断已经达到帧同步；也可以输入到后续的同步处理电路做进一步的判断和处理。 [0074] 经过搜帧电路处理后找到的定帧比特序列可能并不意味着此时接收系统已经与输入数据同步，为了确保接收系统与输入数据同步，可以对图2所输出的帧头chkfp作进一步的处理，图3给出了进一步的同步处理电路，该同步处理电路的原理是将该帧头的下一个有效状态与间隔772的输入数据进行比较，以确定间隔772后的数据是否还是定帧比特。 [0075] 图3所示的同步电路包括寄存器201、模772的计数器202、移位寄存器203、比较器204和比较器205。
[0076] 从图2输出的帧头chkfp作为使能信号输入到寄存器201中，该寄存器用来寄存定帧状态，当系统没有搜索到帧头时，寄存器201复位为零，一旦帧头找到，即chkfp有效时，寄存器201置位，寄存器201从定帧状态零翻转到定帧状态1，启动同步电路处理找到的帧头chkfp。在定帧状态为1时，对搜帧电路找到的其它帧头不作处理，相当于屏蔽掉其它帧头。
[0077] 寄存器201输出的定帧状态与帧头chkfp经过一个与门输入到模772的计数器202的复位键上，当寄存器201输出的定帧状态为零且chkfp有效时，模772的计数器202复位为零，重新开始计数。计数器202输出的计数值输入到比较器204中与数772进行比较，一旦相等，比较器204输出t1fp同步帧头信号。
[0078] t1fp同步帧头信号作为使能信号分别输入到比较器205和移位寄存器203中。移位寄存器203用于寄存定帧序列。在寄存器201输出的定帧状态 为零且chkfp有效时移位寄存器203复位，复位值对应当前接收到的定帧比特序列，例如在chkfp有效且chkfp为001011时，移位寄存器203的复位值是001011，而t1fp有效时内部循环移位，移位值对应当前接收到的定帧比特序列的下一个有效状态，例如当前接收的chkfp是001011时，t1fp有效时对应的移位值是010110。
[0079] 在t1fp有效时，移位寄存器203的高位与输入的数据通过比较器205进行比较，此即是比较t1fp经过移位后得到的数据与经过772计数后的数据是否相等，相等时，说明t1fp有效，比较器205输出定帧比特错误信号ferr为0，可以认为已经达到帧同步，否则，说明t1fp无效，该帧头不是真正的有效定帧序列，系统无法同步，所以置1。当错误信号ferr置1超过一定标准时，系统给出oof信号，输入到寄存器201中，对寄存器201复位，该同步处理电路又对图2搜出的下一个帧头进行监视。这里，一定标准可以是设计同步电路时根据具体情况预先设定的次数，例如当错误信号ferr置1超过5次时，则认为系统搜索到的帧头无效，对寄存器201复位。
[0080] 参见图4，整个帧同步处理过程包括如下步骤：
[0081] 步骤301、模772的计数器对DS1 ESF数据流进行计数，并将数据分块存入RAM； [0082] 步骤302、逻辑单元读取RAM输出的数据X15～X0、计数器高5位地址[9:5]输出的数据和DS1 ESF数据，以块为单位，进行分块搜索和逻辑运算，找到并输出帧头信号chkfp至同步处理电路；
[0083] 步骤303、帧头信号chkfp对同步处理电路置位；
[0084] 步骤304、判断计数器202所计的数是否是772，如果不是，返回执行步骤304；如果是，执行步骤305-306；
[0085] 步骤305、输出同步帧头信号t1fp，使移位寄存器内部循环移位； [0086] 步骤306、比较移位寄存器203高位的值与输入数据DS1 ESF是否相等，如果是，定帧比特错误信号ferr为0；如果不是，执行步骤307；
[0087] 步骤307、定帧比特错误信号ferr为1，当1超过一定标准，系统输出 oof信号至寄存器201中，对寄存器201复位，对图2搜出的下一个帧头进行监视，执行步骤303。 [0088] 参见图5，搜帧过程的逻辑运算，即步骤302中的分块搜索和逻辑运算具体包括如下步骤：
[0089] 步骤401、输入数据经过模772计数器的计数输入到RAM中，逻辑单元读取RAM的输出数据X15～X0；
[0090] 步骤402、判断X15～X11的值，如果是0～5，即是初始化过程，则执行步骤403；如果是6～n-1，即是帧头搜索过程，则执行步骤406；如果是n，即是定帧过程，则执行步骤
411；
411；
[0091] 步骤403、在初始化过程中，不对帧头进行判断，但由于RAM中只能存储32个比特信息，所以要对输入数据的块信息进行判断，也就是判断级数寄存器与模772计数器的高5位地址[9:5]指示的值是否一致，也即是判断二者是否指示同一个候选定帧比特位置，如果一致，说明二者是同一个候选定帧比特位置，即二者间隔772，执行步骤404；如果不一致，执行步骤405；
[0092] 步骤404、二者间隔了772，说明二者处于25块中的同一块，那么指示块信息的级数寄存器不变，指示搜索帧数的状态寄存器加1，而存储定帧序列的定帧序列寄存器需要移位以将新输入的数据存储在其中，这样的结果写回RAM的相同位置，返回步骤402； [0093] 步骤405、由于二者不处在25块中的同一块中，所以暂时不对其余块的数据进行判断，所以定帧序列寄存器、级数寄存器和状态寄存器保持不变，写回RAM的相同位置，返回步骤402；
[0094] 步骤406、判断级数寄存器与模772计数器的高5位地址[9:5]指示的值是否一致，如果不一致，执行步骤407；如果一致，执行步骤410；
[0095] 步骤407、在帧头搜索过程中，级数寄存器与模772计数器的高5位地址[9:5]指示的值不一致，说明输入数据与RAM中的数据不在同一块中，那么需要判断定帧序列寄存器是否是有效值，如果不是，执行步骤408，如果是，步骤409；
[0096] 步骤408、输入数据与RAM中存储的数据不在同一块中，定帧序列寄存器中的定帧序列又不是有效值，说明这一块中没有有效的定帧序列，需要对下一块中的数据进行判断，所以将状态寄存器初始化，从1开始计数，并且用模772计数器的高5位地址[9:5]的值代替级数寄存器的值，也就是开始判断下一块中的数据，同时定帧序列寄存器移位，再写回RAM中，返回步骤402；
[0097] 步骤409、输入数据与RAM中存储的数据不在同一块中，但是定帧序列寄存器中的定帧序列是有效值，说明这一块中可能存在有效的定帧序列，所以不用下一块的数据替代这一块的数据，而是将定帧序列寄存器、级数寄存器和状态寄存器保持不变写回RAM的相同位置，返回步骤402；
[0098] 步骤410、级数寄存器与模772计数器的高5位地址[9:5]指示的值一致，说明输入数据与RAM中存储的数据处于同一块中，所以级数寄存器不变，定帧序列寄存器移位，状态寄存器加1，结果写回RAM的相同位置，返回步骤402；
[0099] 步骤411、定帧过程中，判断级数寄存器与模772计数器的高5位地址[9:5]指示的值是否一致，如果不一致，执行步骤412；如果一致，执行步骤415；
[0100] 步骤412、定帧过程中，如果输入数据与RAM中存储的数据不在同一块中，则需要判断定帧序列寄存器是否是有效值，如果不是，执行步骤413，如果是，执行步骤414； [0101] 步骤413、在定帧过程中，输入数据与RAM中存储的数据不在同一块中，而且定帧序列寄存器中存储的定帧序列也不是有效值，则说明搜索到的定帧序列是无效的，需要重新判断，所以将状态寄存器初始化，从1开始计数，用模772计数器的高5位地址[9:5]的值代替级数寄存器的值，即开始判断下一块中的数据，并且将定帧序列寄存器移位，再写回RAM中，返回步骤402；
[0102] 步骤414、在定帧过程中，输入数据与RAM中存储的数据不在同一块 中，但是定帧序列寄存器中存储的定帧序列是有效值，说明这一块中的定帧序列有可能是有效的定帧序列，但是由于RAM中存储的数据与输入数据不在同一块中，所以需要返回继续判断，于是将定帧序列寄存器、级数寄存器和状态寄存器保持不变，写回RAM的相同位置，返回步骤402； [0103] 步骤415、在定帧过程中，输入数据与RAM中存储的数据处于同一块中，则说明此时定帧序列寄存器中存储的数据经过上面的搜索和判断可以认为是有效的定帧序列，所以状态寄存器不变，级数寄存器保持不变，定帧序列寄存器移位，输出有效的定帧序列，即帧头。
[0104] 经过以上步骤的逻辑运算和判断，可以搜索到帧头，帧头继而输入到帧同步电路中进行动态监视和同步处理，就可以实现接收系统与输入数据的同步。
[0105] 本实施例中是将DS1 ESF定帧比特的固定间隔772按32的大小分成25块，以块为单位进行搜索，如果发现当前位置不是定帧比特序列，立即被间隔772的同一块中相同位置的比特信息取代，如果发现当前块中都不存在定帧比特，则用下一块替代，继续对下一块进行类似的搜索直至找到帧头为止。在具体实现中，也可以采用其它的分块方式，例如将772按8的大小分成96块，与之类似的分块方法，都可以完成搜帧和同步功能，主要是以节约存储单元为目的。
[0106] 本实施例是以DS1 ESF为例进行说明的，而对于其它具有固定间隔的定帧比特信息的串行数据接收系统本发明提供的装置和方法同样适用。
[0107] 另外，本实施例中是采用RAM来存储定帧比特序列的，此外，还可以采用寄存器阵列加复选器的组合方式实现。
[0108] 以上所述，仅为本发明的较佳实施例而已，并非用以限定本发明的保护范围。