一种分数倍插值多相滤波器和滤波方法

摘要

本发明公开了一种分数倍插值多相滤波器和滤波方法，滤波器中设置有模5/6计数器，所述模5/6计数器与插值模块相连，接收模式信号，向插值模块发送计数信号；插值模块接收模5/6计数器发送的计数信号，根据所述计数信号控制插值模块的信号输出。滤波方法包括步骤：抽值模块对信号进行4倍抽值，滤波模块对抽值后的信号进行滤波；插值模块根据模5/6计数器发送的计数信号控制插值模块的信号输出。本发明实现了1.25倍插值多相滤波器和1.5倍插值多相滤波器的兼容设计，减少了移位寄存器数量和乘法器数量，节约了硬件资源。

权利要求

1.一种分数倍插值多相滤波器，包括抽值因子为4的抽值模块、滤波模块和插值模块，抽值因子为4的抽值模块、滤波模块和插值模块依次连接，所述滤波模块包括5级子滤波器，每级子滤波器包括4个子滤波器，其特征在于：所述滤波器中设置有模5/6计数器，所述模5/6计数器与插值模块相连，接收模式信号，向插值模块发送计数信号；插值模块接收模

5/6计数器发送的计数信号，根据所述计数信号控制插值模块的信号输出。

2.根据权利要求1所述的分数倍插值多相滤波器，其特征在于：当模式信号为第一电平时，所述计数信号为模5计数信号，控制插值模块进行5倍插值。

3.根据权利要求1所述的分数倍插值多相滤波器，其特征在于：当模式信号为第二电平时，所述计数信号为模6计数信号，控制插值模块进行6倍插值。

4.根据权利要求1所述的分数倍插值多相滤波器，其特征在于：所述滤波器中还包括移位寄存器组，所述移位寄存器组至少包括一个移位寄存器，所述移位寄存器组设于所述滤波器的输入端，用于向所述抽值模块发送数据。

5.根据权利要求4所述的分数倍插值多相滤波器，其特征在于：所述移位寄存器组中的移位寄存器位宽不小于滤波模块中的移位寄存器位宽。

6.根据权利要求1的分数倍插值多相滤波器，其特征在于：当插值因子为5时，所述滤波器的阶数是5的整数倍。

7.根据权利要求1所述的分数倍插值多相滤波器，其特征在于：当插值因子为6时，所述滤波器的阶数是3的整数倍。

8.根据权利要求1所述的分数倍插值多相滤波器，其特征在于：当插值因子为5时的阶数能够整除20时，在每级子滤波器中乘法器数量，为插值因子为5时的阶数除以20的所得数。

9.根据权利要求1所述的分数倍插值多相滤波器，其特征在于：当插值因子为5时的阶数不能整除20时，在每级子滤波器中乘法器数量为插值因子为5时的阶数除以20取整后加1。

10.根据权利要求4所述的分数倍插值多相滤波器，其特征在于：当所述移位寄存器组中移位寄存器的数量能够整除4时，与所述移位寄存器组相连的乘法器个数为移位寄存器组中移位寄存器的数量除以4的所得数。

11.根据权利要求4所述的分数倍插值多相滤波器，其特征在于：当所述移位寄存器组中移位寄存器的数量不能整除4时，与所述移位寄存器组相连的乘法器个数为移位寄存器组中移位寄存器的数量除以4取整后加1。

12.根据权利要求4所述的分数倍插值多相滤波器，其特征在于：所述移位寄存器组中移位寄存器的数量，设置为插值因子为6时的阶数除以3的商，减去插值因子为5时的阶数除以5的商的所得数。

13.一种分数倍插值多相滤波方法，其特征在于，包括以下步骤：

A1、抽值模块对信号进行4倍抽值，滤波模块对抽值后的信号进行滤波；

A2、插值模块根据模5/6计数器发送的计数信号控制插值模块的信号输出。

14.根据权利要求13所述的分数倍插值多相滤波方法，其特征在于：当所述计数信号为模5计数信号时，插值模块进行5倍插值。

15.根据权利要求13所述的分数倍插值多相滤波方法，其特征在于：当所述计数信号为模6计数信号时，插值模块进行6倍插值。

说明书

一种分数倍插值多相滤波器和滤波方法

技术领域

[0001] 本发明涉及信号系统技术领域，具体涉及在该技术领域中一种分数倍插值多相滤波器和滤波方法。

背景技术

[0002] 目前，各种移动通信标准很多，新旧体制混杂，且很难做到标准统一，所以要求软件无线电的通用硬件平台能够处理不同通信标准的信号。不同标准的信号速率和扩频方式下的信号速率是不同的，且数据流在各个处理节点的速率也不相同，通常，它们是由不同时钟域的时钟通过不同的分频比产生的，因此，信号速率转换是软件无线电硬件平台所必需的一个基本功能。一般的按有理因子I/D转换信号速率的情形，从本质上讲，是通过结合按插值因子I进行的I倍信号的内插和按抽值因子D进行的D倍信号的抽取来实现的。

[0003] 现有技术按有理因子I/D的取样率转换是通过首先在输入信号X(n)的相继值之间插入I-1个零来将取样率提高到I倍，然后对所得序列做线性滤波以便消去不想要的X(w)镜像，最后，按因子D对滤波后的信号做减取样来实现。图1中左端的滤波器用于去镜像，右端的滤波器用于去混叠，它们的实质都是FIR(finite impulse response，有限脉冲响应)滤波器，h(I)为数字滤波器的冲击响应，某一时刻，输入信号X(n)被取样，然后输入(I-1)个0，再取样X(n)的下一个值，再输入(I-1)个0，重复这个过程，信号速率就提高到原来的I倍，这就是增取样的过程；然后数据流经过中间的数字滤波过程，再到减取样器，所谓减取样就是每D个值中间取一个值输出。所以两个滤波器总的系统函数可以写成：公式中的H(z)为h(n)的Z域变换，相应的滤波器的结构示意图如图2所
示；但是，图2的这种结构应用效果并不理想，实际上，只要满足：Xc(jΩ)＝0，|Ω|≥ΩN，并且，πT′＝π(MT)≥ΩN，这里Xc(jΩ)是原始信号的模拟频谱，Ω为角频率，T为抽取后的取样率，T为原始取样率，M为抽取率，则可采用先抽值后插值的多相实现方法来处理分数倍插值。图3所示的结构示意图是1.25倍先抽值后插值的分数倍插值多相实现的情形，这是一个40阶的多相滤波器，它具有先按抽值因子4进行4倍抽值，后按插值因子5进行5倍插值的结构，对于5倍插值来说，因为插入0不需要计算，所以同一时刻只需要40/5＝8阶滤波，这是此滤波器分成5层的原因。就每一层而言，由于抽取的原因，每计算4个值里面只有1个是需要的，所以每一个小层又分成4层，每层是一个8/4＝2阶的小滤波器。
图4所示的结构示意图是1.5倍先抽值后插值的分数倍插值多相实现的情形，这是一个30阶的多相滤波器，它具有先按抽值因子2进行2倍抽值，后按插值因子3进行3倍插值的结构。

[0004] 图5中的上端图示的时序是现有技术中进行1.25倍插值的40阶滤波器的信号时序，下端图示的时序是现有技术中进行1.5倍插值的30阶滤波器的信号时序。现有技术中能兼容进行1.25倍插值和1.5倍插值的多相滤波器结构如图6所示，它是将图3和图4的结构合并在一起，同时加入模式转换控制装置，以便进行1.25倍插值或1.5倍插值。滤波器中缓存移位寄存器的数量由滤波器阶数决定，只有将数据先缓存进入缓存移位寄存器才有时间完成乘法和叠加运算，那么如图6所示的滤波器中缓存移位寄存器的数量是40+30＝70个，乘法器方面，对于1.25倍插值来说两个同步信号(sync)之间有5拍时钟，所以时间可以满足做5次乘法，因此可以做到5级复用，那么40次乘法运算需要8个乘法器，1.5倍插值最大可以做到3级复用，那么30次乘法需要10个乘法器，总共需要18个乘法器。需要增加大量的硬件资源，增加大量成本。

发明内容

[0005] 本发明要解决的技术问题是提供一种分数倍插值多相滤波器和滤波方法，可兼容1.5倍和1.25倍插值运算，减少硬件资源。

[0006] 本发明采用如下的技术方案：

[0007] 这种分数倍插值多相滤波器，包括抽值因子为4的抽值模块、滤波模块和插值模块，抽值因子为4的抽值模块、滤波模块和插值模块依次连接，所述滤波模块包括5级子滤波器，每级子滤波器包括4个子滤波器，其特征在于：所述滤波器中设置有模5/6计数器，所述模5/6计数器与插值模块相连，接收模式信号，向插值模块发送计数信号；插值模块接收模5/6计数器发送的计数信号，根据所述计数信号控制插值模块的信号输出。

[0008] 所述的分数倍插值多相滤波器，其中：当模式信号为第一电平时，所述计数信号为模5计数信号，控制插值模块进行5倍插值。

[0009] 所述的分数倍插值多相滤波器，其中：当模式信号为第二电平时，所述计数信号为模6计数信号，控制插值模块进行6倍插值。

[0010] 所述的分数倍插值多相滤波器，其中：所述滤波器中设置有串联的移位寄存器组，所述移位寄存器组至少包括一个移位寄存器，所述移位寄存器组的输入端与所述滤波器输入端口相连，所述移位寄存器组的输出端与抽值模块相连。

[0011] 所述的分数倍插值多相滤波器，其中：所述移位寄存器组中的移位寄存器位宽不小于滤波模块中的移位寄存器位宽。

[0012] 所述的分数倍插值多相滤波器，其中：当插值因子为5时，所述滤波器的阶数是5的整数倍。

[0013] 所述的分数倍插值多相滤波器，其中：当插值因子为6时，所述滤波器的阶数是3的整数倍。

[0014] 所述的分数倍插值多相滤波器，其中：当插值因子为5时的阶数能够整除20时，在每级子滤波器中乘法器数量，为插值因子为5时的阶数除以20的所得数。

[0015] 所述的分数倍插值多相滤波器，其中：当插值因子为5时的阶数不能整除20时，在每级子滤波器中乘法器数量为插值因子为5时的阶数除以20取整后加1。

[0016] 所述的分数倍插值多相滤波器，其中：当所述移位寄存器组中移位寄存器的数量能够整除4时，与所述移位寄存器组相连的乘法器个数为移位寄存器组中移位寄存器的数量除以4的所得数。

[0017] 所述的分数倍插值多相滤波器，其中：当所述移位寄存器组中移位寄存器的数量不能整除4时，与所述移位寄存器组相连的乘法器个数为移位寄存器组中移位寄存器的数量除以4取整后加1。

[0018] 所述的分数倍插值多相滤波器，其中：所述移位寄存器组中移位寄存器的数量，设置为插值因子为6时的阶数除以3的商，减去插值因子为5时的阶数除以5的商的所得数。

[0019] 一种分数倍插值多相滤波方法，包括以下步骤：

[0020] A1、抽值模块对信号进行4倍抽值，滤波模块对抽值后的信号进行滤波；

[0021] A2、插值模块根据模5/6计数器发送的计数信号控制插值模块的信号输出。

[0022] 所述的分数倍插值多相滤波方法，其中：当所述计数信号为模5计数信号时，插值模块进行5倍插值。

[0023] 所述的分数倍插值多相滤波方法，其中：当所述计数信号为模6计数信号时，插值模块进行6倍插值。

[0024] 本发明技术方案给出了一种分数倍插值多相滤波器和滤波方法，通过设置模5/6计数器，在原有1.25倍插值多相滤波器结构上，实现了1.25倍插值多相滤波器阶数和1.5倍插值多相滤波器的兼容设计，节约了硬件资源。通过在抽值模块前设置移位寄存器，减少了滤波器的移位寄存器数量，同时也减少了乘法器数量，节约了硬件资源。

附图说明

[0025] 图1是现有技术中按有理因子I/D进行信号取样率转换的原理图；

[0026] 图2是现有技术中与公式 相应的多相滤波器结构示意图；

[0027] 图3是现有技术中1.25倍插值40阶多相滤波器结构示意图；

[0028] 图4是现有技术中1.5倍插值30阶多相滤波器结构示意图；

[0029] 图5是现有技术中1.25倍插值40阶多相滤波器和1.5倍插值30阶多相滤波器的信号时序图；

[0030] 图6是现有技术中兼容1.5倍插值30阶多相滤波器的1.25倍插值40阶多相滤波器结构示意图；

[0031] 图7是本发明的总体结构示意图；

[0032] 图8是本发明进行1.25倍插值和1.5倍插值时数据流抽取示意图；

[0033] 图9是本发明插值因子为5的40阶的多相滤波器结构示意图；

[0034] 图10是本发明的信号时序图。

具体实施方式

[0035] 下面结合附图和实施例对本发明作进一步详细说明：

[0036] 如图7所示，本发明提供的分数倍插值多相滤波器包括抽值因子为4的抽值模块、滤波模块和插值模块，抽值因子为4的抽值模块、滤波模块和插值模块依次连接。

[0037] 为了既可以进行1.25倍插值又可以进行1.5倍插值，在本发明的滤波器结构中还包括模5/6计数器，模5/6计数器与插值模块、模式信号线以及时钟信号线相连，模5/6计数器对通过时钟信号线输入的外部时钟信号(clk信号)进行分频，产生模5或模6计数信号，通过模式信号线输入到模5/6计数器的模式信号(mode信号)，控制模5/6计数器选择模5或模6计数方式，当模式信号为高电平时，模5/6计数器向插值模块发送模5计数信号，控制插值模块进行5倍插值，本发明的滤波器就可以完成输入信号的1.25倍插值；当模式信号为低电平时，模5/6计数器向插值模块发送模6计数信号，控制插值模块进行6倍插值，本发明的滤波器就可以完成输入信号的1.5倍插值。

[0038] 本发明的分数倍插值多相滤波器，是对现有技术的1.25倍分数倍插值多相滤波器的改进，经过模式转换，可以进行1.25倍插值或者1.5倍插值。我们的另一个发明目的是尽量减少设计中使用的移位寄存器数量和乘法器数量，减少硬件资源的耗费。经过分析我们可以确定对于阶数为整数N的1.25倍分数倍插值多相滤波器，为了兼容阶数为整数M的1.5倍分数倍插值多相滤波器，只要满足：

[0039] 1.N为5的整数倍；

[0040] 2.M为3的整数倍；

[0041] 3.M不大于N；

[0042] 4.M/3-N/5大于0；

[0043] 则在现有技术的1.25倍插值N阶多相滤波器结构中的输入端口和抽值模块之间，串行连接M/3-N/5个移位寄存器，同时增加在现有技术的1.25倍插值N阶多相滤波器结构中乘法器的数量，实现1.25倍插值N阶多相滤波器对1.5倍插值M阶多相滤波器的兼容。当M/3-N/5不大于0时则不必加入所述的移位寄存器，也不必增加在现有技术的1.25倍插值N阶多相滤波器结构中乘法器的数量(即不必改变现有结构)，同样可以实现1.25倍插值N阶多相滤波器对1.5倍插值M阶多相滤波器的兼容。

[0044] 如图8所示，802表示抽值模块，803表示滤波模块，804表示插值模块，801表示本发明增加的移位寄存器组，其中抽值模块的抽值因子为4，抽值模块包含5级子抽值模块，每级子抽值模块包括4个子抽值模块；相应的滤波模块包括5级子滤波器，每级子滤波器包括4个子滤波器；插值模块包括5个子插值模块。移位寄存器组801位宽不小于滤波模块中的移位寄存器位宽；当M/3-N/5大于0，并且当N能够整除20时，在每级子滤波器中设置的乘法器数量为N除以20的所得数，当N不能整除20时，在每级子滤波器中设置的乘法器数量为N除以20取整后加1；当所述移位寄存器组中移位寄存器的数量能够整除4时，与所述移位寄存器组相连的乘法器个数为移位寄存器组中移位寄存器的数量除以4的所得数，当所述移位寄存器组中移位寄存器的数量不能整除4时，与所述移位寄存器组相连的乘法器个数为移位寄存器组中移位寄存器的数量除以4取整后加1。

[0045] 本发明还提供一种分数倍插值多相滤波方法，包括以下步骤：

[0046] A1、抽值模块对信号进行4倍抽值，滤波模块对抽值后的信号进行滤波；

[0047] A2、插值模块根据模5/6计数器发送的计数信号控制插值模块的信号输出。

[0048] 其中，当所述计数信号为模5计数信号时，插值模块进行5倍插值。当所述计数信号为模6计数信号时，插值模块进行6倍插值。

[0049] 下面我们通过对兼容1.5倍插值30阶多相滤波器的1.25倍插值40阶多相滤波器的实现过程的分析来对本发明进行说明：

[0050] 如图3和图4所示，现有技术的1.5倍插值30阶多相滤波器具有先按抽值因子2进行2倍抽值，后按插值因子3进行3倍插值的结构。注意到4倍抽值和2倍抽值的倍数关系，以及现有技术的1.25倍插值40阶多相滤波器的每级子滤波器中有4个子滤波器，而现有技术的1.5倍插值30阶多相滤波器的每级子滤波器中有2个子滤波器，子滤波器的个数也呈倍数关系，我们只需要在现有1.25倍分数倍插值多相滤波器结构上增加2个移位寄存器就可以做到使1.5倍插值和1.25倍插值使用相同的移位寄存器数量，即40+2＝42个移位寄存器，这样与图6所示的滤波器结构相比就可以节约70-42＝28个移位寄存器。

[0051] 具体来说，1.25倍插值40阶多相滤波器的每个子滤波器是40/(5×4)＝2阶的子滤波器，每个子滤波器并不具备对称结构，因此需要2个移位寄存器来缓存数据，同理，1.5倍插值30阶多相滤波器的每个子滤波器需要5个移位寄存器来缓存数据，设定如图3所示的1.25倍插值40阶多相滤波器中，R00、R01、R02、R03组成第1级子滤波器，R10、R11、R12、R13组成第2级子滤波器，以此类推，那么一共有5级子滤波器；设定如图4所示的1.5倍插值30阶多相滤波器中，R10、R01组成第1级子滤波器，R10、R11组成第2级子滤波器，以此类推，那么一共有3级子滤波器；假设按时间顺序输入的数据流为d0，d1，......递推，那么如图9所示，左面是某一时刻1.25倍插值的第1级和第3级子滤波器的数据流，右面是1.5倍插值第1级子滤波器前后保存的数据流，需要指出的是，此处标注的数据流顺序是指数据流时间上的顺序，1.25倍插值和1.5倍插值相同标注的数据流，其实际值可能不一样。可以看出，右面1.5倍插值的数据流所需缓存的数据，左面1.25倍插值的子滤波器可以缓存大部分。我们将抽2插3的1.5倍插值结构改成抽4插6的结构，那么，1.5倍插值的第1级子滤波器所缓存的两个有效数据就可以由1.25倍插值结构的第1级子滤波器和第3级子滤波器来缓存，同理，1.5倍插值的第2级子滤波器所需缓存的数据就可以由1.25倍插值结构的第2级子滤波器和第4级子滤波器来缓存，1.5倍插值的第3级子滤波器所缓存的两个有效数据就可以由1.25倍插值结构的第3级子滤波器和第5级子滤波器来缓存。这样，每输出1.5倍插值的一个值，还缺少两个缓存数据，1.5倍插值的第1级子滤波器没有缓存的数据是d9、d10，d11、d12，在1.25倍插值结构的各级子滤波器已经缓存进来了，实际上，在缓存的数据最先为d1的情况下，计算整个1.5倍插值3级子滤波器输出的6个值时，只有d13和d14没有缓存进来，那么我们只要在1.25倍插值的结构基础上，在其输入端口和抽值模块之间连接两个串行的移位寄存器作为缓存，就可以用1.25倍插值的抽4结构来兼容1.5倍插值的抽2结构了，根据前面的分析设计的1.25倍插值时为40阶的多相滤波器结构如图8所示，其中包括移位寄存器组801、抽值因子为4的抽值模块802、滤波模块803和插值因子为5或6的插值模块804。

[0052] 在滤波乘法运算时要根据插值模式的不同施加不同的滤波系数。比如对1.25倍插值的抽4结构第3级子滤波器的滤波运算，其缓存的10个数据，既要用于计算1.5倍插值第3级的第2个有效值，又要用以计算1.5倍插值第1级的第1个有效值，所以需要同时对两组滤波系数进行乘法运算。在乘法器复用方面，如图10给出的时序图所示，1.5倍插值时两个sync信号间隔抽出一个值(clk信号和sync信号是外部信号，由前级设备输出)，对应6个clk信号周期，可以做到6倍乘法器复用，由于它每次需要输出2个有效数据，一共需要60次乘法，所以需要10个乘法器。而1.25倍插值5倍复用乘法器时，需要8个乘法器，于是将1.25倍插值也改成对乘法器进行4倍复用，这样整个结构就需要11个乘法器：每级子滤波器中设置2个乘法器，一共也是10个乘法器，新加入的移位寄存器组中的两个移位寄存器使用一个乘法器，这样相对于图6的简单合并结构可以节约7个乘法器。

[0053] 虽然通过参照本发明的优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。