次级侧控制器及其方法

摘要

在一个实施例中，次级侧电源控制器被配置以启用次级侧功率开关，而与用于控制电源初级侧的驱动信号状态无关。

权利要求

1.一种用于调节电源的次级线圈的次级电压的次级侧电源控制器，包括：

同步电路，被配置以接收表示初级侧开关驱动信号的输入信号，并响应地提供表示所述初级侧开关驱动信号的具有活动状态的同步信号，其中所述初级侧开关驱动信号用于控制所述电源的初级侧的功率开关；

次级侧开关控制部分，被配置以接收表示所述次级电压的反馈信号，接收所述同步信号，并响应地形成开关控制信号，其中所述开关控制信号可操作地控制次级侧功率开关以调节所述次级电压，所述次级侧功率开关与所述次级线圈串联耦接；和控制逻辑，被配置以接收所述同步信号和所述开关控制信号，并响应地形成次级侧开关驱动信号，其中所述次级侧开关驱动信号可操作地控制所述次级侧功率开关，其中所述控制逻辑被配置以至少在所述次级电压小于第一值后，与所述初级侧开关驱动信号的状态无关地启用所述次级侧功率开关。

2.如权利要求1所述的次级侧电源控制器，其中所述控制逻辑还被配置以至少在所述次级电压大于第二值后与所述初级侧开关驱动信号无关地禁用所述次级侧功率开关，并被配置以至少在所述次级电压在所述第一值和所述第二值之间后，响应于所述反馈信号地操作所述次级侧功率开关。

3.如权利要求2所述的次级侧电源控制器，其中所述控制逻辑还被配置以至少在所述次级电压在所述第一值和所述第二值之间后，与所述初级侧开关驱动信号同步地调节所述次级电压。

4.如权利要求3所述的次级侧电源控制器，其中所述控制逻辑还被配置以至少在次级电压在第一值和第二值之间后与初级侧开关驱动信号同步地调节次级电压包括所述控制逻辑被配置以与所述初级侧开关驱动信号同步地形成所述开关控制信号的活动状态。

5.一种形成电源系统的次级侧控制器的方法，包括以下步骤：

形成所述次级侧控制器的同步电路以接收表示初级侧开关驱动信号的输入信号，并响应地提供表示所述初级侧开关驱动信号的具有活动状态的同步信号，其中所述初级侧开关驱动信号用于控制电源的初级侧的功率开关；

形成所述次级侧控制器的次级侧开关控制部分以接收表示次级电压的反馈信号，接收所述同步信号，并响应地形成开关控制信号，其中所述开关控制信号可操作地控制次级侧功率开关以调节所述次级电压，所述次级侧功率开关与所述次级线圈串联耦接；和形成所述次级侧控制器的控制逻辑以接收所述同步信号和所述开关控制信号，并响应地形成次级侧开关驱动信号，其中所述次级侧开关驱动信号可操作地控制所述次级侧功率开关，其中所述控制逻辑被配置以至少在所述电源系统的所述次级线圈的所述次级电压不大于第一值后，与所述初级侧功率开关的状态无关地启用所述次级侧功率开关。

6.如权利要求5所述的方法，还包括：配置所述次级侧控制器，以响应于所述次级电压大于所述第一值而与所述初级侧功率开关同步地启用所述次级侧功率开关。

7.如权利要求5所述的方法，还包括：响应于所述次级电压大于第二值，与所述初级侧功率开关的状态无关地禁用所述次级侧功率开关。

8.一种用于调节电源的次级线圈的次级电压的次级侧电源控制器，包括：

初级侧开关控制部分，具有斜坡生成器、误差放大器和脉宽调制比较器；

次级侧同步电路，被配置以接收来自所述次级线圈的信号，并响应地形成表示初级侧开关驱动信号的同步信号，其中所述初级侧开关驱动信号用于控制所述电源的初级线圈；

和

次级侧控制部分，被配置以形成可操作地控制次级侧功率开关的次级侧开关驱动信号，其中所述次级侧控制部分被配置以响应于所述次级电压不大于第一值而与所述同步信号的状态无关地形成所述次级侧开关驱动信号的活动状态。

9.如权利要求8所述的次级侧电源控制器，还包括

所述次级侧电源控制器被配置以至少在所述次级电压大于所述第一值后，与所述初级侧开关驱动信号同步地形成所述次级侧开关驱动信号的活动状态。

10.如权利要求9如所述的次级侧电源控制器，其中所述同步信号被耦合以形成所述次级侧开关驱动信号的活动状态，而没有来自所述斜坡生成器所使用的电容器的电容延迟。

说明书

次级侧控制器及其方法

技术领域

[0001] 本发明一般涉及电子学，尤其涉及形成半导体器件和结构的方法。

背景技术

[0002] 过去，半导体工业利用各种方法和结构来形成次级侧电源控制器。这些次级侧电源控制器通常用于控制连到电源系统的次级线圈的功率晶体管以控制该次级线圈上的输出电压。这种次级侧电源控制器的实例包括加利福尼亚Milpitas的Linear Technology Corp.提供的LT3710和德克萨斯Dallas的Texas Instruments Corp.提供、并由新罕布什尔州Merrimack的Unitrode Corp.正式提供的UT1584。这些现有次级侧电源控制器的一个问题在于检测初级功率晶体管的启用和启用次级侧功率晶体管之间的传播延迟。该传播延迟限制了次级侧电源控制器的可用工作频率并导致不良调节。另外，这些现有次级侧电源控制器一般都以不能达到满量程占空因数的受限占空因数来调节次级侧输出电压。受限占空因数一般不能达到接近0或100％的占空因数，这通常导致不良调节。

发明内容

[0003] 因此，希望具有一种次级侧电源控制器和方法，它将初级和次级晶体管之间的延迟减到最小，促进增加的占空因数工作范围，并能够有助于达到接近0％和接近100％的占空因数。

附图说明

[0004] 图1示意地示出包括根据本发明的次级侧电源控制器的电源系统的一个实施例的一部分；

[0005] 图2是曲线图，其示出根据本发明的图1所示电源系统的某些时序信号；和[0006] 图3示出半导体器件的放大的平面图，其包括根据本发明的图1所示次级侧电源控制器。

[0007] 为了简化和清楚起见，图中元件不必按比例，且不同图中同一标识号表示相同元件。此外，为了描述简洁，公知步骤和元件的描述和细节被略去。如这里所用的载流电极表示器件的携带电流通过该器件的元件，如MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极或者二极管的阴极和阳极，而控制电极表示器件的控制通过该器件的电流的元件，如MOS晶体管的门极或双极型晶体管的基极。虽然这些器件在这里被解释为某些N沟道或P沟道器件，但是本领域普通技术人员可以理解根据本发明互补器件也是可能的。

具体实施方式

[0008] 图1示意地示出电源系统10一部分的一个实施例。系统10包括将系统10分成初级侧18和次级侧19的变压器11。次级侧19包括次级侧电源控制器45，它用于调节变压器11的次级线圈15上的次级侧输出电压。变压器11包括初级线圈12和次级线圈13、14和15。尽管图中示出了三个次级线圈，但本领域技术人员明白变压器11可以具有多于或少于三个的次级线圈。初级侧18典型地接收连接到初级线圈12的功率输入端和功率返回端17之间的功率。初级侧18包括用于控制功率晶体管23以调节主次级线圈13的电压值的开关电源控制器22。尽管控制器22被表示为固定频率电流模式控制器，但是也可以使用其它配置，诸如准谐振控制器。控制器22接收表示主次级线圈13电压值的初级侧反馈电压或初级反馈，并形成控制晶体管23的初级侧开关驱动信号或初级驱动信号24。通常，初级侧反馈电压由光耦合器26形成，其中光耦合器26具有耦合到线圈13的主输出端20的光发射器28和为控制器22提供初级侧反馈电压的光晶体管27。次级线圈13一般用作主输出，并典型地在主输出端20和主返回端21之间形成比线圈15的次级侧输出电压大的电压。次级线圈14是辅助线圈，其在图1的实施例中没有被使用。线圈15被用于提供次级侧输出电压，次级侧输出电压被调节到由控制器45确定而不是由控制器22确定的值。例如，次级侧输出电压可用于为微处理器或其它控制逻辑提供电源，而来自主次级线圈13的电压可用于诸如CTR的视觉显示设备或其它更高电压设备。

[0009] 次级侧19包括次级侧电源开关，诸如功率晶体管32，其耦合到线圈15一端上，并由控制器45开关，以调节在次级输出端38和次级返回端39之间形成的次级侧输出电压或次级电压的值。反馈网络被连接在输出端38和返回端39之间，以形成表示次级电压值的次级侧反馈电压或反馈电压。

[0010] 在一个优选实施例中，反馈网络包括电阻分压器，这个电阻分压器由与电阻器35串联的电阻器34形成、并连接在输出端38和反馈端39之间。电阻器34和35之间的公共接点处的反馈节点36提供反馈电压。滤波电容器33用于对次级电压滤波，阻塞二极管31用于阻塞节点30从晶体管32负向偏移(excursion)，电阻器40用于表示可能由线圈15向其提供电源的负载。然而，负载不局限于纯电阻负载。

[0011] 控制器45的运行典型地与控制器22的运行同步。控制器45包括同步电路，其被配置用于接收来自线圈15的输入信号，这个信号可以用于确定开关驱动信号24的状态。同步电路包括同步比较器80，它生成表示开关驱动信号24的同步信号(sync)。控制器45还包括开关控制部分60和控制逻辑，其中控制逻辑包括边缘检测器65、锁存器69、边缘检测器73、锁存器77和或非门71。注意，锁存器69和77是置位优先锁存器(set dominant latch)。开关控制部分60包括基准发生器或基准55、电流源56、齐纳二极管57、齐纳二极管82、开关或晶体管81、误差放大器61和脉宽调制(PWM)比较器62。边缘检测器65包括反相器66和或非门67，检测器73包括反相器74和或非门75。边缘检测器65和73被配置用于检测信号的负向边缘，并响应地提供具有预定脉宽的脉冲。这种边缘检测器对于本领域技术人员是公知的。另外，本领域技术人员可以理解，边缘检测器65和73可以使用其它逻辑来实现边缘检测功能。控制器45通常接收功率输入端46和功率返回端47之间的功率。典型地，输入端46连接到输出端20以接收功率，而返回端47连接到返回端39和主返回端21。控制器45还包括同步输入端49、斜坡端(ramp terminal)50、反馈输入端51和开关驱动信号输出端52。

[0012] 形成控制器45，以控制在输出端52上形成的开关驱动信号的状态，以便控制晶体管32来调节输出端38和返回端39之间形成的次级电压的值。在次级电压值不大于第一电压值期间，控制器45以基本为100％的占空因数启用晶体管32，而不管初级驱动信号24的状态。

[0013] 在次级电压值不小于第二值期间，控制器45控制开关驱动信号的状态，来以基本为0％的占空因数禁用晶体管32，而不管初级驱动信号24的状态。配置控制器45以生成范围可以从基本0％到基本100％的占空因数，这有助于改善次级电压的控制精度。当次级在第一值第二值之间时，控制器45形成开关驱动信号以控制晶体管32，以便与初级驱动信号24的状态基本同步地调节次级电压。本领域技术人员明白“在...期间”，“当......时”这些词语不是严格地表示启动动作后立即发生动作，而是在由启动动作所启动的反应之间可以有某种小的但合理的延迟。延迟可能是由于通过控制器45的控制元件的延迟，或者由于寄生延迟，诸如寄生电容。

[0014] 同步比较器80在比较器80的输出端上产生表示初级驱动信号24的同步信号。当信号24启用晶体管23时，电流流过线圈12，并在线圈15的一端30上产生相应的负向电压，二极管31阻塞节点30上电压的负向偏移。因此，端子30上的电压波形近似为半波整流波形，其具有正偏移，并负向移动大约等于二极管31正向电压的值。同步比较器80从端子30接收电压。比较器80将端子30上的电压与返回端47上的电压进行比较，其中返回端47上的电压在该优选实施例中等于返回端39上的电压值。随着节点30上的电压达到0或负值，比较器80的输出结果升高。因此，比较器80生成同步信号，其中同步信号与信号24基本相同，但可能由于传播延迟-诸如通过变压器11和比较器80-而在时间上有轻微延迟。

[0015] 晶体管81、二极管57和82、电流源56帮助形成斜坡信号或斜坡，其中斜坡信号用于在脉宽调制比较器62的输出端生成开关控制信号。当比较器80输出端上的同步信号变低时，晶体管81被禁用，并且电流源56开始通过端子50、以由电流源56提供的电流和电容器42的值所确定的速率对外部电容器42充电。齐纳二极管57限制电容器42能够储存的最大电压值。当电容器42充电到与二极管57的齐纳电压相等的电压时，齐纳二极管57将节点58箝位在二极管57的齐纳电压。如以下将看到的那样，这个箝位电压的值形成表示前面段落中所提到的第一电压值的第一反馈电压值。当比较器80输出端上的同步信号变高时，晶体管81被启用，并对电容器42放电从而复位斜坡信号。斜坡信号保持复位，直到晶体管81再次被同步信号禁用。齐纳二极管82的齐纳电压值限制电容器42能够被放电到的最小电压。如下面将看到的那样，二极管82的齐纳电压值形成表示前面段落中所提到的第二电压值的第二反馈电压值。二极管57和82的齐纳电压值一般被选择为基本上等于表示输出端38上次级电压的期望最大和最小电压的反馈电压值。

[0016] 本领域技术人员应明白，控制器45可以包括在图1中为了绘图简化而没有示出的其他功能块，诸如软启动和欠压锁定(UVLO)。

[0017] 图2示出控制器45的某些信号的曲线。每个图中，横坐标表示时间变化，纵坐标表示信号值变化。描述涉及图1和图2。曲线79示出同步输入端49上的输入信号。曲线83示出比较器80的同步信号输出。曲线84示出放大器61的误差信号输出。曲线85示出节点58处的斜坡信号。曲线86、87、88和89分别示出比较器62、QB1、QB2、输出端52的输出。

[0018] 在工作中，假设最初并且在时间T0之前，输出端38和返回端39之间的次级电压足够低，使得在输入端51上接收的反馈电压的值比基准55的输出端上的基准电压(Vref)小。放大器61的输出端上所得到的误差信号为高，典型地为其最大值。由于误差信号的值比二极管57的齐纳电压值大，所以脉宽调制比较器62的输出为高。比较器80已从端子30接收电压转换，并且正形成同步信号和在节点58上与初级驱动信号24同步地正形成斜坡信号。先前来自比较器80的同步信号的正输出值已经对锁存器69置位，所以Q bar输出(QB1)为低。比较器80的先前负转换对锁存器77没有影响，因为来自比较器62的高电平保持置位输入为高，以迫使Q bar输出(QB2)为低。由于门71的两个输入都是低，所以输出端52上的开关驱动信号为高，并且启用晶体管32。当比较器80接收来自端子30的转换，并且比较器80的输出在高和低电平之间转换时，部分60生成斜坡信号。比较器80的高输出迫使锁存器69的置位输入为高，从而在QB1上保持相同的状态，因为锁存器69已经被置位。比较器80的负向转换对被来自比较器62的高电平保持置位的锁存器77没有影响。因此，在T0时刻，输出端38为低电平，QB1和QB2保持低电平，输出端52保持高电平以保持晶体管32为启用状态，且至少在次级电压小于第一值之后，控制逻辑无效(override)同步信号。当初级开关驱动信号24启用和禁用晶体管23，从而引起端子30上的电压改变并相应地启用和禁用比较器80输出端上的同步信号时，晶体管32以基本100％的占空因数保持被启用。高占空因数允许次级电压更快地形成，并缩短系统10的启动时间。因此，控制器45以基本100％的占空因数启用晶体管32，而不管初级驱动信号24或晶体管23的状态。

[0019] 控制器45继续维持次级开关驱动信号，以启用晶体管32，直到次级电压的值升高到或超过第一值。假设在时间T1，次级电压的值增加到第一值，反馈电压升高，从而导致来自放大器61的误差信号响应地减小到不大于由二极管57的齐纳电压所设定的值的值，如曲线84所示。注意，即使控制器45正将晶体管32维持在启用状态，比较器80和部分60也继续生成斜坡信号。当次级电压的值增加到或超过第一值时，误差放大器61的输出减小，并达到斜坡信号的值，从而导致比较器62的输出从高向低值转换。比较器62的高到低的转换清除了来自锁存器77的置位输入的高电平，其中该高电平对锁存器77没有影响，还在边缘检测器65的输出端上生成正向脉冲，这个正向脉冲使锁存器69复位，从而迫使QB1为高。来自QB1的高电平迫使输出端52上的次级开关驱动信号为低电平，从而禁用晶体管32。因此，次级电压已经达到由反馈信号所表示的期望值，并且晶体管32被禁用。只要次级电压保持在第一值第二值之间，控制器45和次级反馈回路将基本与控制器22同步地调节次级电压。

[0020] 在T2时刻，初级驱动信号24启用晶体管23，端子30上的下降电压迫使比较器80的输出为高电平。比较器80的高输出被正向馈送到晶体管81，以便快速地对锁存器69置位，并迫使QB1为低。来自比较器80的高电平还启用晶体管81，以对电容器42放电，并使斜坡信号复位。对斜坡信号复位就迫使比较器62为高电平，从而对锁存器77置位并迫使QB2为低。因此，来自比较器80的高电平不影响锁存器77，并且QB1和QB2为低电平，以使得晶体管32能够准备在下次功率转移时将能量从线圈12耦合到输出端38。随后，在时刻T3，初级驱动信号24禁用晶体管23，从而使累积在线圈12中的能量被转移到次级线圈13、14、和15中。能量转移在线圈13、14、和15上形成正电压，并迫使节点30为高电平。通常希望使用这种能量转移来调节次级电压。由于晶体管32在能量转移之前被启用，所以在线圈15上接收的能量通过晶体管32被耦合，而不必须等待启用晶体管32，也没有由于等待启用晶体管32而产生的相关能量损失，从而提高了由控制器45的运行所提供的效率。能量转移迫使比较器80输出端上的同步信号为低电平，该低电平被快速地馈送到晶体管81以释放锁存器69的置位输入。由于比较器62为高，所以锁存器69保持置位，并且QB1为低。来自比较器80的高到低转换对锁存器77没有影响，因为比较器62为高，并保持置位输入为高。因此，QB1和QB2都为低，晶体管32保持启用，以将能量从初级线圈12经线圈
15转移到输出端38。来自比较器80的低电平也禁用晶体管81，从而启动另一斜坡信号。
斜坡信号和反馈回路-包括误差放大器61、比较器62、晶体管32、以及电阻器34和35-用于调节次级电压的值。误差放大器61接收来自节点36的反馈信号。当斜坡信号在T4时刻增加到误差放大器61的输出的值时，比较器62的输出被置为低电平，这使锁存器69复位，从而对QB1置高电平，以禁用晶体管32。来自比较器62的低电平对保持复位状态的锁存器77没有影响。只要次级电压保持在第一值第二值之间，循环就继续。控制器45的操作被比较器80的操作同步到驱动信号24。当信号24活动时，比较器80检测端子30上的负电压，从而迫使同步信号为高，以对锁存器69置位和启用晶体管32，并使斜坡信号复位。
当信号24不活动时，比较器80检测端子30上的正电压，从而迫使比较器80为低，以禁用晶体管81和启动斜坡信号，并允许如所述的那样通过反馈回路调节次级电压。

[0021] 如果次级电压的值增加到或超过第二值，诸如在T5时刻所示，则希望停止将能量转移到输出端38并允许次级电压减小回到期望值。在这样的情况下，放大器61输出端上的误差信号下降到由二极管82所建立的箝位电压的值以下，并迫使比较器62的输出为低。由于锁存器69是置位优先锁存器，所以在T5时刻比较器62输出端上高到低转换对锁存器
69没有影响，QB1保持为低。比较器80输出端上的下一负转换对锁存器77进行复位，从而迫使QB2为高，以禁用晶体管32。脉宽调制比较器62的输出保持为低，这对锁存器69和
77没有影响。因此，当次级电压不小于第二值时，晶体管32保持被禁用。本领域技术人员明白“当......时”这个词语还包含在次级电压上升到第二值和控制器45禁用晶体管32之间的起始延迟。

[0022] 为了促进该操作，放大器61的反相输入端被耦合以接收来自输入端51的反馈信号，放大器61的非反相输入端被连接到基准55的输出端，放大器61的输出端被连接到比较器62的非反相输入端。比较器62的反相输入端公共地连接到节点58和晶体管81的集电极。晶体管81的发射极被连接到二极管82的阴极，而二极管82的阳极被耦合到返回端47。比较器62的输出端公共地连接到门67的第一输入端、反相器66的输入端、锁存器77的置位输入端。反相器66的输出端与门67的第二输入端连接，门67的输出端与锁存器69的复位输入端连接。锁存器69的置位输入端公共地与比较器80的输出端、反相器74的输入端、门75的第一输入端连接。反相器74的输出端与门75的第二输入端连接，门75的输出端与锁存器77的置位输入端连接。锁存器77的Q bar输出端与门71的第一输入端连接，锁存器69的Q bar输出端与门71的第二输入端连接，而门71的输出端与输出端口52连接。比较器80的反相输入端被耦合，以接收控制器45的输入端49上的输入信号。比较器80的非反相输入端与返回端47连接，并且比较器80的输出端与晶体管81的基极连接。
节点58与电流源56的第一端、二极管57的阴极、以及端子50连接。耦合电流源56的第二端，以接收来自控制器45的输入端46的功率。基准55被连接在输入端46和返回端47之间，以接收功率。

[0023] 图3示意地示出半导体器件90的一个实施例的一部分的放大平面图，这个半导体器件90被形成在半导体芯片(die)91上。控制器45被形成在芯片91上。芯片91也可包括为了清楚而没有在图3中示出的其它电路。通过本领域技术人员熟知的半导体制造技术在芯片91上形成控制器45和器件90。

[0024] 鉴于以上所述，显然，一种全新的器件及方法被公开了。除了其它特征之外，包括：形成次级侧控制器，以至少在次级电压小于第一值之后提供基本100％的占空因数，以便快速增加次级电压的值。形成控制器以正向馈送同步信号，从而旁通斜坡电容器，这就缩短了同步信号与启用次级侧电源开关之间的延迟时间，并提高了控制器的最大工作频率。

[0025] 虽然参考具体的优选实施例描述了本发明，但是对于半导体领域的技术人员，显然可以进行多种替换和变动。尽管控制器45被描述为只具有电压模式控制，但控制器45也可以包括电流模式控制，或可以只使用电流模式控制而不用电压模式控制。为了清楚地描述，本文中用的都是“连接”这个词，但是它与“耦合”意思相同。因此，“连接”应被解释为包括直接连接或者间接连接。