不用触发重置单元阈值装置读取相变存储器的方法和系统

摘要

可以读取相变存储器以便减少读取干扰的可能性。在下述情况下可能会发生读取干扰，例如当重置装置被升到一个电压，该电压导致它的阈值装置触发时。触发阈值装置产生位移电流，该位移电流可能转换重置装置到设置装置。通过保证重置单元从不达到将导致触发阈值装置的电压，能够降低读取干扰。

权利要求

1.一种不用触发重置单元阈值装置读取相变存储器的方法，包含：读取包括相变存储元件和没有改变相位的硫族化物选择装置的存储单元，仅仅通过当所述存储元件被设置时阈值处理所述选择装置和当所述存储元件被重置时不阈值处理所述选择装置；使用参考电平读取所述元件；以及感测在选择的地址线上的电平是否达到或超出参考电平。

2.如权利要求1所述的方法，包括在设置单元被检测时比在检测重置单元时更早地减少读电流。

3.如权利要求1所述的方法，包括在重置存储元件阈值之前减少读电流。

4.如权利要求3所述的方法，包括形成具有选择装置的存储元件阵列，该选择装置具有阈值电压，并且使用其急速返回电压大于或等于存储元件的最小阈值电压的选择装置。

5.如权利要求4所述的方法，包括使用阈值电压大于存储元件阈值电压最小值的选择装置。

6.如权利要求4所述的方法，包括确定所选地址线电压的变化率。

7.如权利要求4所述的方法，包括检测所选地址线电压的峰值速率的变化。

8.如权利要求7所述的方法，包括防止单元暴露在当该单元处于设置状态时干扰该单元的电流面前。

9.一种存储器，包含：

相变存储单元阵列，包括耦合到所述单元的地址线，并且所述单元包括耦合到没有改变相位的选择装置的存储元件；以及感测所述地址线的读出放大器，所述读出放大器在没有阈值处理重置单元的选择装置的情况下感测所述地址线。

10.如权利要求9所述的存储器，其中所述单元包括与相变存储元件串联的、不可编程的硫族化物选择装置。

11.如权利要求9所述的存储器，包括耦合到所述地址线的充电率检测器。

12.如权利要求11所述的存储器，其中一速率检测器启动所选计时器。

13.如权利要求11所述的存储器，其中在速率方面的变化用来确定存储单元状态。

14.如权利要求12所述的存储器，其中参考信号发生器存储参考电平，它在从所述线中读取期间是充电所述所选地址线的峰值速率。

15.如权利要求14所述的存储器，其中所述参考信号发生器输出经转化的参考电平用于与所选地址线的变化率比较。

16.如权利要求9所述的存储器，其中所述读出放大器感测在所选地址线上的电平是否达到或超出参考电平。

17.如权利要求9所述的存储器，包括具有参考选择装置的参考电路和耦合到所述选择装置的电流源。

18.如权利要求17所述的存储器，包括耦合到所述参考选择装置的峰值检测器和升压器以形成比触发处于设置状态的单元的电压高但是比触发处于重置状态的单元的电压低的参考电压。

19.一种不用触发重置单元阈值装置读取相变存储器的系统包含：处理器；

耦合到所述处理器的电池；和

存储器，包括相变存储单元阵列，它具有耦合到所述单元的地址线，所述单元包括硫族化物存储元件和不改变相位的硫族化物选定装置，所述存储器包括用以在没有阈值处理所述选定装置的情况下进行重置时感测所述单元的状态的电路。

20.如权利要求19所述的系统，其中所述单元包括串联连接到硫族化物存储元件的、不可编程的硫族化物选定装置。

21.如权利要求19所述的系统，其中所述存储器包括耦合到所述地址线的参考电路。

22.如权利要求21所述的系统，其中所述参考电路存储充电电平的参考峰值速率。

23.如权利要求22所述的系统，其中所述参考电路减少来自于所述线的信号的电平。

24.如权利要求21所述的系统，其中所述参考电路包括参考选择装置。

25.如权利要求19所述的系统，包括照相机。

26.如权利要求19所述的系统，包括照相机，其中信息存储在存储器上，其中单元状态通过速率检测器确定。

27.如权利要求26所述的系统，包括峰值检测器。

28.如权利要求27所述的系统，包括从峰值检测器转化的电平用于与速率检测器输出进行比较。

说明书

不用触发重置单元阈值装置读取相变存储器的方法和系统

背景技术

[0001] 本发明一般涉及半导体存储器。

[0002] 相变存储装置使用相变材料，即，可以在一般的非晶体和一般的晶体状态之间电转换的材料，作为电存储器。一种类型的存储元件利用相变材料，在一个应用中其可以在一般的非晶体和一般的晶体局部顺序之间或局部有序的穿过完全地非晶体和完全地晶体状态之间的全部频谱的不同可检测状态之间电转换。

[0003] 适合于这种应用的一般材料包括各种硫族化物元件。相变材料的状态也是非易失性的，不存在超温的应用，诸如那些为了延长时间超过150℃的应用。当在标识阻值的晶体、半晶体、非晶体、或半非晶体状态设置存储器时，上述的值被保留直到重新编程，即使电流源断开。这是因为编程的值表示材料的相位或物理状态(例如，晶体或非晶体)。 [0004] 存储单元能选择地用于读操作，例如，通过将适当的电压应用到各自的字线和适当的电流脉冲应用到各自的位线。在位线达到的电压取决于存储元件的电阻，即存储在选择的存储单元中的逻辑值。

[0005] 存储在存储单元中的逻辑值通过使用读出放大器来评估以检测在反映存储器状态的电压和电流方面的差异。一般地，读出放大器包括接收位线电压，或相关电压，和适当的参考电压的比较器，用于在一段时期之后比较存储器的电平。例如，其中经过一段时间以后位线电压比参考电压高，存储的存储器状态被称作重置或逻辑值″0″，反之在位线电压比参考电压低的情况中，存储的逻辑值被称作设置或″1″。

[0006] 在每个存储单元中的存取元件可以是由相变材料制成的阈值开关，与串联连接到它的存储元件相类似。存取元件当施加的横穿过那里的电压超过一个阈值时从高阻状态转换到低阻状态(在不改变它的相位的情况下)并且当通过那的电流下降到低于最小的保持值时恢复到高阻状态。在低阻状态下穿过存取元件的电压具有基本上的恒定值(保持电压VH)因为动态电阻dV/dI相对较低所以大部分的电压降是保持电压，VH。在这种情况下，可以方便地提供存储单元的矩阵而没有任何的晶体管，然后使用单一工艺过程。 [0007] 在读取或误读取期间为了保存单元状态以及避免″读取干扰″状态改变，穿过存储装置区域的电压可能被维持在小于诸如存储元件的阈值电压VTH(oum)之类的最大电压的电平。为了避免超过这个最大允许的电压，施加给列的电流可能小于想要用于迅速列充电的电流，增加了读取延迟。

[0008] 因此，传统地，读取相变存储器的电流被限制在小于存储元件的阈值电流，ITH(oum)，或限制强制电压以避免施加大于其阈值电压的穿过存储元件的电压，ITH(oum)。然而这些技术可能分别增加了不需要的读存取时间和/或超过避免编程设置位(读取干扰)电流的可能性。对于读电流进行限制的一个原因是为了防止触发相变存储元件，其可能需要刷新位以满足期望数据保留时间。对于增加读周期时间以及减少与写周期相关的位持续时间来说，并不希望有这种刷新(在读之后重写)。

[0009] 如果通过所选存储单元的电流超过阈值电流值ITH(oum)，当穿过存储元件的电压很快从VTH恢复到VH时，由于与驱动列电压有关的位移电流，存储元件受热。所述位移电流可以伪造地编程使选定的位从重置到设置(读取干扰)。

[0010] 附图的简要描述

[0011] 附图1是本发明的一个实施例的电路图；

[0012] 附图2是本发明的一个实施例的参考电路；

[0013] 附图3A是根据本发明的一个实施例对于选择的列不使用真实数据的电压对时间的理论描述；

[0014] 附图3B是根据本发明的一个实施例不使用真实数据的进入到选择的列的读和写电流对时间的理论描述；

[0015] 附图3C是根据本发明的三个实施例不使用真实数据的读选通数据锁存电压对时间的理论描述；

[0016] 附图4是本发明的另一个实施例的电路图，其中通过感测在用于给列线充电的斜率方面的改变，产生停止读周期的计时，因此当随着列充电到正的多的电压存储单元选择元件已经触发时进行检测；

[0017] 附图5A是根据本发明的另一个实施例对于选择的列不使用真实数据的电压对时间的理论描述；

[0018] 附图5B是对于附图4A的实施例中读电流计时的理论描述；

[0019] 附图5C是SH锁存数据信号对时间的理论描述；

[0020] 附图6是本发明的另一个实施例的电路图其中峰值检测器帮助设置跟踪的参考输入到图4中的比较器；以及

[0021] 附图7是根据本发明的一个实施例的系统的描述。

[0022] 详细说明

[0023] 参照附图1，根据本发明的一个实施例，存储器10可能包括以行16和列14排列的存储单元阵列12。虽然举例说明的是相对小的阵列，但是本发明决不限于任何特定大小的阵列。虽然在这里使用术语″行″和″列″，但它们仅仅意为说明性的并且没有限制关于感测的阵列的类型和风格。

[0024] 存储器10也包括许多的辅助线，可用于它的操作。尤其是，存储器具有电流源电压线，其通过包括存储器的芯片分配电流源电压，该电流源电压取决于特殊的存储装置实施例，可能，一般地，从1到3V，例如1.8V。进一步的电流源电压线(诸如接地电压线GND)分配地电压或负电压。

[0025] 高电流源电压线提供由集成在相同芯片上的装置(例如未示出的电荷泵电压升压器)生成的相对高的电压，或从外部提供给存储器；例如4.5-5V，该电压可能，例如，在写入期间是有用的。

[0026] 单元12可以是相变存储单元。相变存储单元的例子包括那些使用硫族化物的存储元件12b(例如，双向统一的存储器或OUM)，其存储一位数据以及阈值装置12a，其可能是双向阈值开关(OTS)。选定或阈值装置12a可能是双向阈值开关，其可能由硫族化物的合金构成，其没有从非晶体转换到晶体相位，并且其在传导率方面受到快速的电场生成的改变，仅仅只要通过装置的保持电流存在在传导率方面的改变就持续。

[0027] 在一个实施例中，用于感测存储设备12b的相变材料可能适合于非易失性存储器数据存储。相变材料可能是具有电气性质的材料(例如，电阻)，其通过能量，例如热，光，电压电势，或电流的应用可能被改变。

[0028] 相变材料的例子可以包括硫族化物材料。硫族化物材料可以是包括来自于化学元素周期表的第VI列的至少一个元素的材料或可以是包括一个或多个硫族元素的材料，例如，碲，硫，或硒的任何元素。硫族化物材料可以是用于存储信息的非易失性存储器材料，甚至在电流源断开之后该信息仍被保留。

[0029] 在一个实施例中，相变材料可以是来自于碲-锗-锑(TexGeysbz)材料或GeSbTe合金，例如2，2，5的种类的硫族化物元件成分，尽管本发明的范围不仅仅局限于这些材料。 [0030] 在一个实施例中，如果存储器材料是非易失性的，相变材料，存储器材料可以通过将电信号应用于存储器材料中而被编程为至少两个存储器状态的一个。电信号可以在实质上地结晶状态和实质上地非晶形状态之间改变存储器材料的相位，其中在实质上地非晶形状态中存储器材料的电阻大于在实质上地结晶状态中存储器材料的电阻。因此，在这个实施例中，存储器材料可以适合于改变为在一电阻值范围内的许多电阻值中特定的一个以提供信息的数字或模拟存储。

[0031] 可以通过将电压电势或强制电流施加到所选的线14，16中或在选定的线14，16以外，来实现对存储器材料编程以改变材料的状态或相位，从而产生穿过存储器材料的电压电势。电流可以响应于外加电压电势和强制电流流过存储器材料的一部分，并且可以导致加热存储器材料。

[0032] 这个受控加热和随后的受控冷却可以改变存储器状态或存储器材料的相位。在列到行电压差上写入脉冲的缓慢的下降沿帮助结晶位成为″设置″状态。在施加写电流或电压之后在穿过存储单元的列到行电压差迅速地减少，这就较好地保证了非晶体化(amorphizing)所述位成为″重置″状态。

[0033] 改变存储器材料的相位或状态可以改变存储器材料的电气特性。例如，材料的电阻可以通过改变存储器材料的相位来改变。或者所有的或者一部分相变存储器材料可以在写入脉冲期间改变(即在写入操作期间仅仅接近于或者顶部或者底部电极的传感器12b的一部分/区域可以被改变相位)。在一个实施例中，存储器材料经历相变的主要部分是接近于较小的，更加有阻力的低电极的区域。存储器材料也可能被叫做可编程的电阻性(resistive)材料或仅仅可编程的电阻(resistance)材料。

[0034] 在一个实施例中，通过将低电压施加给低压线路(例如，行16)和强制电流到高压线路(例如，列14)中，可以穿过存储器材料施加电压脉冲，以便在选定元件12a(在图1中的)被激活或触发成为低阻抗状态之后电压进展到穿过存储元件12b。响应于所施加的电压电势流过存储器材料的电流可能导致加热存储器材料。这个加热以及后来的冷却可能改变存储器状态或材料的相位。

[0035] 在″重置″状态中，存储器材料可能是非晶体或半非晶体状态。在″设置″状态中，存储器材料可能是晶体或半晶体状态。处于非晶体或半非晶体状态的存储器材料的电阻可能大于处于晶体或半晶体状态的材料的电阻。非晶体和晶体状态分别与重置和设置的结合是惯例。也可以采用其它惯例，诸如称重置位为逻辑″0″ 而设置位为逻辑″1″。 [0036] 由于电流，存储器材料可能被加热到比较高的温度，随后诸如通过使用图1中的骤冷晶体管46以非常快的速率被冷却，从而非晶体化存储器材料和″重置″存储器材料。使用小电流或缓慢的下降沿加热体积(volume)或存储器材料到相对低的结晶温度可以使所述存储器材料结晶和″设置″所述存储器材料。

[0037] 通过改变穿过大量的存储器材料的电流量和持续时间，或通过修整从列到行的编程电流或电压差脉冲的下降沿的边缘比率(其可能影响选定的存储元件的冷却淬火率)，能够获得存储器材料的各种电阻用于存储信息。例如，可能大于100毫微秒的缓慢的下降沿将趋向于帮助设置一位，反之可能小于10毫微秒下降时间的下降沿比率将趋向于重置一位。

[0038] 保存在存储器材料中的信息可以通过测量存储器材料的电阻读取。举例来说，读电流可以利用相对的线14，16被提供给存储器材料并且可以使用例如读出放大器42比较产生的穿过存储器材料的读取电压和参考电压。

[0039] 阈值装置12a具有动态电阻减少到dV/dI的保持电压VH。阈值装置12a具有阈值电压VTH，如果超过了该电压，则导致电压急速返回到近似VH。随着电流的增大，电压随着该非常小的电流不断增大，直到在VTH处超过了阈值电流ITH。从那里，电压急速返回到大约VH然后电压随着增长的电流沿着dV/dI斜率增长，dV/dI斜率的i-v特性电压轴截距是VH。 [0040] 存储元件12b可以被设置，在这种情况下它具有低阈值电压或0V阈值电压和低电阻，或被重置，在这种情况下它具有高阈值电压和高电阻。对于设置位，电流随着电压增长直到大约VH，其中动态电阻进一步地减少到dV/dI。i-v电流电压轴的截距是VH。 [0041] 重置存储元件12b随着穿过元件12b增大的电压增长的比设置位少得多，直到电压接近于VTH。然后电流可能随着增加的电压更快速地增加，直到在VTH 超过ITH，并且装置阻抗快速地减少到与它的Vh串联的dV/dI。如果此后电流被增加，那么设置和重置位具有几乎相同的i-v特性。

[0042] 作为一个非限制性的例子，存储元件12b可能具有0.5伏特的VH， [0043] 1.1伏特的VTH和大约10微安的ITH。作为一个非限制性的例子，阈值元件12a可能具有1.0伏特的VH，2.5伏特的VTH(和1.5伏特的快速返回电压Vsnap)和大约10微安的ITH。

[0044] 在附图1和4中解码器18接收地址信号以使用唯一地与每一个用于单元选定的列有关的晶体管20选定想要的列。平行于设置写电流源24和读电流源26的重置写电流源22被耦合到节点66。可以在选定的列(14a或14b或14c，用由“开”选定晶体管20a或20b或20c确定的存储单元列选定)上设置读电流以产生迅速的增长时间。根据响应于来自诸如处理器之类的外部存储器用户的寻址命令的需要，电流源耦合到选定的列14。一组晶体管46a或46b或46c可能位于列14的底部以便能够通过保证在列14上迅速的写入电流脉冲下降沿写入淬火(quenching)和取消选定。通过从选定(低的)到高的取消选定电压同时转换行，也帮助迅速的淬火。

[0045] 晶体管28，38，和39是选定列14的开/关开关，其选定由电流源22，24或26产生的想要的电流，这取决于是否想要的功能分别地将写入位到它的重置状态，或写入设置状态，或读取选定的位。门电路36或者通过使能写入Din门电路禁止读取，或者导通晶体管36以使能读电流源26。除非使能用于写入，否则门电路25和26关断写入电流源，22和24。门电路36受使能电路34控制。输入/输出(I/O)控制32耦合到数据输入(Din)电路30，其被耦合以通过选定电流源22或者24选定写入0或者写入1，一个具有比另一个较少的写入电流来写入1(并且结晶)，所述另一个重置选定的位到0(非晶体的)。数据输入电路30通过门电路36由34写入使能。

[0046] 可替换的，随着通过修整下降沿为慢(大于100毫微秒)或快(小于10毫微秒)确定写入产生的数据，可以使用单一写电流源在必要的重置电流上设置电流。对于附加的多位存储，可以对附加的写入电流源增加适合想要的电平的振幅(仅仅用由缓慢的下降沿驱动想要的最低的电阻状态)。

[0047] 读出放大器42，在一个实施例中是比较器的形式，从选定的列，例如列14c中，接收一个输入，被读取。读出放大器42可以可选择地包括预充电电路来预充电节点66和列14a，b或c的选定的列到预充电的电压。在一个实施例中读出放大器42和参考电压产生器
40可以在每一列14上提供，但是如所示的，可以 被跨接在列线阵列上共享以最小化相关的布局区域。用于读出放大器42和数据输出锁存器44的芯片内计时器49可以提供输出使能(OE)信号作为可选项，其至少指示何时输出能被驱动，尽管通常OE也由处理器提供以启动输出驱动器到低阻抗状态(一旦数据从读周期中准备就绪)来避免例如在Din和Dout是相同的引脚的情况下到和来自于处理器的总线冲突情况下。

[0048] 在读取周期，由读信号的等价物(例如写入变高)启动之后进入锁存器44的选通脉冲和来自于锁存器44的输出信号由读(R)选通脉冲控制，其通常仍由处理器提供。可替换地，当没有选择写入时(保持高的)，可以在芯片内通过感测地址的变化来启动取出。 [0049] 参考产生器40，在附图2中所示出的，产生参考电压VREF，其可以高于由设置位驱动的列电压而低于由重置位驱动的列电压。参考产生器40可以包括耦合到节点66’的电流源26’。也耦合到节点66’的是代表性的参考阈值设备12a’和典型的列14电容Ccolumn。 [0050] 参考阈值设备12a’和它的电容可能是参考列(未示出)上的一个单元。电流源26’可以产生大约等于由电流源26产生的读电流的电流。然后，节点66’将随大约和选定的列14相同的计时而增长。在存储器阵列中下降的选定的行的电压可能大约与地电压相同，因此参考电路40可以被钩到地上。可替换地，电路40可以由较好的近似于所选单元的低电压的电路驱动，考虑到电压下降，行选定下降，等。

[0051] 电路40在节点66’上产生上升的波形直到装置12a’触发并急速返回到低电压。参考阈值装置12a’具有大约和阵列单元的阈值装置12相同的阈值电压。这样，装置12a’当感测的单元12被设置时，以和阈值装置12a前后几乎相同，或更短的时间进行阈值处理。
这个电压的峰值可以由峰值检测器和升压器17感测并且存为可以由足够的电压向上调整的参考以考虑阈值装置12a穿过单元12的阵列的变化和计时差异。

[0052] 作为一个非限制性的例子，通过把在66′上达到的峰值电压增加大约存储元件12b的一般阈值电压的一半或大约400毫伏，可以向上调整峰值电压；结果为VREF。一旦峰值检测器17感测到节点66′上的电压由于OTS12a′阈值处理(或如有时描述的触发)而正在减少，调整的峰值电压就会作为VREF而被输出。

[0053] 电压VREF，用作一个到比较器42的输入，如附图1所示，然后和选定的 列的列电压比较，该电压从存储器阵列节点66中施加作为比较器42的另一个输入。在一个实施例中，如果节点66从未达到VREF，则检测设置位并且切断读电流。否则，如果选定的存储器阵列列超出VREF，就检测重置位。提供检测的状态给锁存器44并且可用为一个输出。 [0054] 通常，在重置状态中，单元12的最小组合阈值电压被超出之前停止读电流。就重置单元来说，组合阈值电压大约等于阈值装置12a和重置存储元件12b的阈值电压的总和。就读重置单元来说，在一些实施例中选定装置12a没有定阈值。如果装置12a或12b的阈值电流，Ith(oum)和Ith(ots)，在读周期期间大致相同并且没有被超出，则当所选单元被重置时，两者都不能以比它们的组合阈值电压小的多的电压接通。

[0055] 设置单元具有大约0V的阈值电压，因此串联组合将以比重置单元低的电压接通，对于每一个情况一旦选择装置12a接通，驱动列较低(如果阈值电流大约相等，对于设置位，列刚一超出Vth(ots)列就转换低；并且对于重置位依据选择装置和重置存储单元的组合在大约Vth(ots)+Vth(oum)导通，列转换低)。结果在节点66′转换较低之后，比较器42通过确定所述单元是否在延迟时间内超过了VREF能够感测该单元是否接通。如果列达到参考电压VREF，单元就被重置，否则位被设置，由此确定所选单元12的状态。通过类似的方法，增加VREF可以产生来感测被放入单元中的附加电阻电平和相对于VREF的产生的列电平。

[0056] 由此，在一个实施例中，当存储元件12b被重置时，所选单元12的状态在没有对单元的选择元件12a进行阈值处理的情况下被确定。由于通过重置单元的阈值处理产生的位移电流可能发生读取干扰。因为在本发明的一些实施例中可能不进行重置单元的这种阈值处理，所以能够降低读取干扰。当读设置单元时阈值装置12a确实要进行阈值处理，不过读设置单元时读取干扰的可能性被降低了。只要通过单元的电容性电流以所述降低的脉冲宽度被维持在小于Isafe(大约Ireset的50％)的水准上，一组低电阻可以在选择元件的位移电流阈值处理到低电压期间被加强而不是降低。位移电流可能通过减少列电容(诸如每列具有少数位)减少和/或诸如通过调整电阻系数增加电极电阻来增加内部单元电阻)。 [0057] 有益地，因为这个电流被施加给设置位的时间大于过渡时间，所以通过用 小于安全电流Isafe的电流一致限制施加给所选单元的电压进行读取(该位移电流由选择装置的触发生成)，。安全电流被定义为小于开始增加任何设置位的电阻的电流。在读期间增加设置位的电阻可能导致读取干扰(重置设置位)。换句话说，强制穿过所选单元的电压被保持的足够低以避免将干扰设置单元的电流。

[0058] 优选地，在工厂对所有的位进行扫描并将参考电压(VREF)“编程”到芯片中，因此相对较好地集中了参考电压，以便优化由于使用、温度的损耗在位方面的变化以及在阈值处理和保持电压方面的电压变化。优选地，对于在芯片上多于一块的大尺寸存储器或者甚至对于较大块中的块片段，逐块地调整参考电压，。参考可能是温度和补偿到较好地跟踪单元边缘的电压。

[0059] 在用于物理单元的多位方案中，能够以类似的方式创建多个参考电压。使用对那些本领域中的普通技术人员显而易见的方法写入变化电阻电平到给定的单元可能允许每单元多于一位，尽管在这里描述的方法是用于每单元一位。例如，VREF1，和附加的VREF2以及VREF3可能被创建并且适当地调整以允许感测四个不同的电阻范围——由此在一个物理单元中中存储两个或多个逻辑位。通过这种方法，或多或少地在物理存储单元中存储和感测电平或位，包括通过使用诸如利用二分法检索之类的反馈/重写。

[0060] 参照附图3A，根据一个假设的实施例列电压电平随着时间的过去被示出用于选定的列和行。在备用设备中或当取消选定时，列电压近似等于V/2，其中V与装置12a和12b的阈值电压有关，并且可能使用为那些本领域中的普通技术人员所熟知的方法通过修整冲模对冲模地(die to die)调整。可以使用其它具有较好地电压边缘的偏移方案但是增加了备用设备泄漏，诸如当块是活动的取消选定列为1/3V以及行为2/3V(否则设置两者为0伏)，或电压在这些电压和V/2之间。

[0061] 在选择单元用于读或写期间，选择的列电压变高并且选择的行电压变低。当取消选定时，行16具有最初的诸如V/2之类的高压，其刚一选定就迅速地下降到稳定的低选择电压，该电压可能根据列驱动器的大小以及列电流的数量接近于零。被取消选定的列14具有相对低的取消选定电压，例如V/2，其可能在列被选定时增加。一旦选定，所选定的列电压就会增加，如附图3A所示。附图3B示出选定的列电流如何逐步升高用于读，强制附图3A中选定的列电压在列电流被施加之后上升，如附图3B所示。

[0062] 读列电流，例如50ua，可能大于阈值装置12a和设置存储元件12b的阈值电流(阈值电流可能实质上相等)，因为，在附图3A中示出的实施例中，在穿过存储元件12b的电压超出重置存储元件12b的阈值电压之前列充电被停止。

[0063] 选定的列电压向着选择装置12a的VTH升高。如果存储元件被设置，只要选择装置12a定了阈值，在附图3A中电压就开始在点″a″处下降，正如在附图3A中指出的″设置位″。在一个实施例中，刚一感测到列电压的缓慢下降或负斜率，设置位就可以被锁存在″a″。R-strobe信号，对于这个实施例，在附图3c中的″a″示出。同样地，在一个实施例中，正如在附图3B中″a″处指出的，由于单元的阈值装置12a触发，读电流可以在选定的设置被感测之后切断。

[0064] 在超出了附图2中的阈值元件12a′的阈值电压之后，重置位显示出增加列电压。当列电压达到VREF时，在附图3C中重置位可以被锁存在″b″。然后，在一个实施例中，列电流可以被切断，正如在附图3B中的″b″指出的。

[0065] 在另一个实施例中，在列没有超出VREF的情况下，当超时被超出时(附图3A“c”处所示)设置位可以被锁存(如在附图3C中的″c″指出的)。如附图3B中的″c″处所示，读电流可以被切断。

[0066] 如果想要读改写(RMW)操作，可以继续驱动列上的写入电流，如在完成读周期后在附图3A和3B中指出的。通过增加电流到″写重置″电流电平，例如1ma，然后在短时间例如10毫秒之后，突然地在时间间隔(迅速的下降沿小于10毫微秒)之后下降所述电流，如在附图3A和3B中所示出的那样，可以写入重置位。或者，设置位或中间电阻或Vth可以通过施加小于Ireset但是大于Isafe的电流写入。中间电平可以通过确认产生的读电平是适当的或通过另外的写入周期再调整来调整。

[0067] 计时器49能够当读取周期被请求并且列开始变高时在周期开始时开始。或者，列能够通过列充电速率传感器超时。不管怎样，设置位实质上地改变列充电速率，发信号以锁存位，如在附图3C中的″a″处进行设置那样(以提供给输出I/O)，或者列达到VREF，发信号以锁存位，如在附图3C中″b″处进行重置那样。因此，(1)如果读期间在列上达到了VREF或者(2)如果设置位的特征被检测，列电流可以通过比较VREF和停止读电流在存储元件12b触发之前被关断。

[0068] VREF是足够低的电压设置以避免加太多的阈值电压穿过重置存储元件 12b。停止等于或低于VREF的列电压阻止重置存储元件12b进行阈值处理和进入dV/dI区域，其能够迫使周期地刷新位。这种刷新包括在读它之后重写位，以维持它的高电阻状态。这种刷新添加了读周期时间并且减少了持续时间。

[0069] 在一个实施例中，在没有反馈或感测列电压的情况下可以使用固定的计时，其中列有时间超出参考电压并且两者被输入到比较器，在时间延迟之后输出被锁存。如果列由于正被设置而减慢，则该列低于VREF，否则高于它。尽管它是最简单的，这个方法可能在位线电容中遭受列到列的变化和在选择装置12a的阈值中从位到位的变化。如果变化是相当多的，时间延迟可能太快因此列还没有超出VTH(ots)，这就暗示了误读，因为结果没有充分地受存储单元电阻状态的影响。或者，时间延迟可能太慢，如果位被重置允许列电压超出VTH(ots)和VTH(oum)两者。由此，当单元处于重置状态时，一些反馈对于感测单元和阻止列超出VTH(oum)是合乎需要的。

[0070] 为了更好的边缘，在一些实施例中可能使用附图4和5的电路，其可能创建更精确的超时(timeout)。在附图4中，使用比率检测比较器SD1(98A)和SD2(98B)(不在附图1里)检测充电列线的比率。设置位导致充电率改变以便比率变化可能被检测以及超时更精确地开始以感测设置位没有允许列超出VREF。可替换地，检测比率变化可能允许在没有超时的情况下锁存一个用于设置状态，同时如果比率变化足够多单元状态锁存为设置。如果这个在超时发生之前没有发生，则位被重置。或者，如果列首先超出VREF，位同样地被确定为将被重置。

[0071] 如附图5A所示，由所选设置位驱动的列可能导致比率检测器输出到低于OV，例如，或者低于一些适当地调整的参考电压，其是比较器SD298B的另一个输入。如果比率改变足以下降到低于比较器SD1的另一个输入，阈值装置12a已经触发并且单元状态可能被确定为设置。或者，计时器能够被启动以看看位从那时以后是否立即下降到Vd2的输入，设置较低并且位确定为设置或相反在短暂的超时之后位可能被确定为重置。 [0072] 附图4的电路可能用来减少VHots的灵敏度并且改善计时精度和读取速度(与固定的超时相比)，因此在一些实施例中在读取期间改善读取延迟和电压边缘。这里，选定的读出列输出C通过运算放大器530被缓冲，因此节点D能够通过区分串联的Cd和Rd组合来驱动输入到两个比较器SD1与SD2中。本领域 中的普通技术人员对于感测在充电所述列的速率方面的变化将发现其它可替换的方法和改进，就像在比率微分器中使用的。 [0073] 读出放大器和计时电路525可能包括运算放大器530，其根据来自于选定的线14c的电压提供输出电压，正如附图4中C处指示的。如D处所示出的，运算放大器530的输出可以被反馈到它的输入，在某种意义上因此530的输出追踪它的输入。运算放大器的输出也被耦合到电容器Cd和电阻器Rd。同时地，电容器和电阻器产生差分的输出Vd。因此，电压Vd基本上是来自于选择的列线14c的充电电压C的变化率的导数。

[0074] 读出放大器和计时电路525也可能包括具有接收差分的列线电压Vd的终端的比较器SD1。比较器SD1也从可调电压源，540中接收电压Vd1。比较器SD1的输出端提供输出SWC比较可调电压Vd1和电压Vd。这个信号然后可能被提供给计时电路545。计时电路545可以通过来自于比较器SD2的读使能信号READ_EN使能并且通过信号SWC或通过内部超时停止。

[0075] 向比较器SD2的输入也被耦合到节点Vd。比较器SD2被耦合到电压电源550，其提供可调电压电平Vd2。比较器SD2提供指示在电压Vd和来自于源550的可变电压Vd2之间的比较的输出。源540和550可以是芯片内的并且使用带隙方法生成来使用为那些本领域中的那些普通技术人员所熟知的方法适当地补偿温度和电源变化。

[0076] 电压电源540的电压Vd1可以选定的择为低于由导数电压Vd达到的最大值。电压电源550的电压Vd2可以选定的择为适当地低于源540的电压，并且可能接近于0伏。 [0077] 比较器SD2的输出SAout可以被耦合到锁存器555，其当由来自于计时电路545的Read_EN(读)选通信号通过线SH使能时存储输出信号。计时电路545根据从比较器SD1，SD2，和42的输出提供选通信号SH到锁存器555。例如，位可以被重置和0可以被锁存(和读电流被停止)如果或者：列电压超过VREF，或者SD1的输出转换因为变化率导致Vd超过Vd1然后下降到低于它，但是在短暂的超时，例如大约10-20毫微秒之后Vd没有下降到低于Vd2(因此位被作为重置位锁存)。

[0078] SD1的输出转换为高并且然后为低因为速率导数电压Vd超过Vd1然后下降到低于它(其对于设置和重置位两者都会发生)。然后SD2可以转换因为Vd 也下降到低于Vd2。 [0079] 位被作为设置位“1”锁存(并且读电流停止)如果在超时之后列没有超过VREF，或者如果SD2的输出转换因为Vd超过Vd1然后下降到低于Vd2因为在列充电的比率斜率方面足够的变化(并且然后放电)因为位被设置。

[0080] 参照附图5A，在读操作期间，短暂的列线电压首先从未选定的电压增长，时间t2，向稳定状态(选定的列)Vfinal，取决于存储在选定的存储元件12b中的逻辑值。 [0081] 在转换时间，t1，如果位被设置阈值装置12a定阈值(触发)，快速的从VTH(ots)减少电压到VH(ots)横穿过它。然后一些或所有的电压横穿过存储元件12b，在短暂的逐渐消失之后大约IreadxRset。在一种情况下其中设置位被存储在存储元件12b中，线14c电压大量地变慢甚至开始朝较低地稳定状态电压下降。

[0082] 在一种情况下其中重置位被存储，线电压，依赖于位的电阻也依赖于选择装置12a’的快速返回电压Vsnap，朝设置位的值之上的值适当地增长，并且可能当列超过VREF时停止。否则，当Vth(ots)+Vth(oum)被超过时单元将触发，或者如果Ith(ots)大约不等于Ith(oum)较少的电压。

[0083] 导出的电压Vd对应于线电压的倾斜度。相应的，在时间t2，当开始读出时，导出的电压Vd开始从零增长并且迅速地使在峰值电压变得水平直到时间t1当装置12a触发。 [0084] 当存储元件12b存储设置位，在t1之后导出地电压Vd迅速减少，并且可能甚至变成负的。当选定的12b存储元件被设置(低电阻)，在选定的列行上的电压迅速的减少接近稳定状态值因为RC低的多，并且因此导出的电压达到0伏作为稳定的状态值被建立。这样，Vd可以首先超过Vd1和Vd2，然后在稳定到0伏之前下降到低于两者，直到当读周期结束时读电流被关断。

[0085] 在一种情况下其中存储元件12b存储重置位，在t1之后，其中设置位将放慢或减少所述列，在选择和存储元件两者的合成电压Vth被超过之前(最好超过VREF)，由于选择装置没有触发，所以导出的电压Vd(重置)不会减少。

[0086] 导出的电压Vd首先超过然后降低到低于来自于源540的第一电压Vd1(附图5A)，但是仅仅对于设置位。从比较器SD1中的输出以低值开始，并且在读电流开始之后转变为高逻辑值。然后，当对于设置位阈值元件12a已经触发时 比较器SD1转变为低逻辑值。 [0087] 当导出的电压Vd降低到低于电压电源550的电压Vd2，在设置位的情况下，比较器SD2的输出信号再一次转回到高逻辑值。然后，计时块从比较器SD2中接收朝正向变化的转换控制信号。因此，计时电路545要求计时信号SH并且使能锁存器555以存储来自于比较器SD2的输出信号的值作为设置位，如果其现在为高的话。

[0088] 换句话说，在预先决定的超时期间之后，(诸如10毫微秒)从t2开始，在读周期开始之后，如果比较器SD2的输出信号仍然为低逻辑0值，计时块545使能锁存器555并且重置位被锁存。从锁存器555锁存的值对应于存储在选定的存储元件12b中的逻辑值，并且由于该位没有被设置而作为0输入。或者列可能超过VREF，其中也将触发锁存零并且通过停止列电流结束读周期。

[0089] 检测对于设置位阈值元件12a的转换可能适当地限制了读电流脉冲的读时间，延迟，和持续时间。尤其是，在一些实施例中，列14c电压可以在达到稳定状态之前被感测，这就改善了速度并且允许使用大于ITH(oum)的电流。在一些实施例中，使用振幅基本上等于或者大于存储元件12b的阈值电流的电流脉冲可以改善读延迟。在一些实施例中，可以限制脉冲的持续时间，以便于通过避免多于VTH的电压被施加于重置位来减少存储元件12b的虚假的编程。

[0090] 如附图5A所示，重置位的列节点C变高直到它超过VREF(除非通过超时很快停止)。然后，列读电流可以被关断并且周期停止，导致列电压停留在常数直到它被预充电到取消选定的电压。对于设置位，节点D(附图4)根据选择装置急速返回电压的数值停止或者下降并且IR(Iread x Rset)在设备12a触发之后落入存储元件12b。

[0091] 用于设置位的Vd(设置)下降到低于Vd1并且可以下降到低于Vd2(乃至变成负的)并且因此在12a定了阈值之后断开比较器SD1和SD2。这个比较器输出Vd1可以最佳地用来开始″超时″数据选通，其使用计时电路545代替其它超时方法或者电压感测VREF，并且因此与固定的超时方法相比，启动锁存器555以检测设置。因此，在列超过阈值设备12a的阈值电压之后不久数据被锁存，没有等待看看电压C是否超过了VREF(或没有超过)。到比较器42中的参考电压，VREF，如果被超过，位被读取的信号被重置。如果在适当的超时之后列没有超过VREF，则位被设置。

[0092] 通过在比率检测器输出电压Vd上使用峰值检测器，可以进一步改善附图4和5的实施例。峰值检测器允许在读取位期间相对于峰值变化率来比较列变化率，以发现列变化率相对于峰值Vd已经减少了多少，这对于本领域普通技术人员来说是显而易见的。 [0093] 作为非限制性的例子，在附图6中比较器SD1和SD2被替换，并且它们的输入改为驱动源跟随器64到比较器98c和98d中，所述比较器检测(跟随)选定的列节点充电率，Vd。同样，另一个源跟随器62产生了同样转换的峰值变化率电压。该电压可以通过统一的增益运算放大器60来缓冲，并由产生低电压B和C的电阻或电容分压器进行电平转换。值相对较高的电阻器R4与电容C1并联，以便重置读周期之间的节点。电阻可能被设置具有大约200毫微秒的R4C1延迟。

[0094] 在附图6中，在C1上检测峰值。电压D和E由晶体管62和64驱动。可以增加额外的N沟道晶体管(未示出)以在读周期的末尾驱动这些晶体管中的每一个的源级到地线，以重置节点直到下次的读周期。

[0095] 源跟随器62的输出通过运算放大器60缓冲，其依次驱动电阻分压器R1，R2，和R3，分别地创建低电压B和C。R1，R2，或R3可以使用例如激光熔合修补方法修整。中间节点B和C动态地调整到比较器98c和98d的参考输入，其用Vd的峰值跟踪，在E和A反映。在附图4中比较器98c和98d执行和SD1和SD2类似的功能。然而，在其它实施例中的参考直流电压540和550被分别地替换为动态地调整参考电平B和C。例如，B和C可以被改为送往SD1和SD2(而不是Vd1和Vd2)，用于在附图4的实施例中的操作。

[0096] ry附图4中固定电压Vd1和Vd2的比较，在附图6的实施例中，变化率与在读周期期间的电压相比。最初，列以最快的速率正向充电，因为直到选择装置12a触发，所选单元的电阻是最高的并且泄漏到单元中的是最少的，穿过该单元的电压更少。利用最高的电阻，大部分读电流充电电容并且在列上建立最快可能的变化率。在其余的读周期期间，在运算放大器60的输入上，节点E，检测、转化、并存储峰值变化率，在缓冲节点A也类似。R4C1能够在电压方向相对快地被提高。然而，R4C1与读周期的活动的部分相比足够大以至于E慢慢地下降，慢到足以在达到峰值之后的其余的读周期期间，所建立的峰值在电压方向下降得非常少。

[0097] 如果位被设置，在选择装置12a触发之后D将下降到低于电压B和C两者，因为在装置12a触发前后在电阻方面的变化对于设置位将大于重置位。随着通过检测和存储它更精确的设置峰值变化率，电平B和C两者能够被设置接近于峰值的变化率，可是由于在相对于峰值速率设置电平中提高了精确度，其一定小于峰值变化率。如果变化率降到VB之下，计时器可以被更精确地启动(相对于从读周期的启动开始的计时器)。

[0098] 节点D来回地跟踪所选列线，转化Vgs。感测列充电速率的减慢可用于超时列以锁存数据和结束读周期。例如，如果节点D输入到比较器98c和98d首先上升然后降到电压B和C两者之下，当节点低于C时位被设置并且周期可能结束。

[0099] 同样地，在节点D超出然后降到B下之后，超时可以被启动。在此后的短周期中，例如10毫微秒，周期可能结束。如果列没有超出VREF或D降到Vc之下，位被设置。否则，位被重置。后面的方法有助于确保不超出VREF，并且本领域普通技术人员可以用该方法消除VREF。

[0100] 首选地，在选择装置12a中增加的急速返回电压可以相对于IreadxRset以导致对于设置位在列变化率方面的更多的变化。选定元件12a和存储元件12b的阈值电压可能被增加以补偿在Vth(ots)中更多的变化和在结合的总的，Vth(ots)+Vth(oum)中更多的变化，例如通过在处理中增加装置的厚度。

[0101] 因此，附图6的电路可以作为峰值检测器以便更精确地启动对附图4的电路的计时。并且，该电路可以用来确定单元状态被设置。列电压没有通过限制列电压到VREF或利用超时放置多于VTH的电压穿过存储器感测材料12b，例如当在高电阻状态中它被重置。 [0102] 通过利用附图4中的电路感测从运算放大器60的速率检测器输出电压的峰值的大幅下降，附图6的峰值感测器能够进一步改进速率变化的感测。当选择装置阈值被超出时下降，发生因此选择装置12a从Vth横穿它向低电压VH转换，或者至少当12a阈值处理为″开″时装置12a和12b的电阻的串联组合下降。

[0103] 任何下降相对于峰值更准确地被检测(而不是绝对的基于受VH，dV/dl，等等变化的影响)。如果没有在所选列的充电启动(t2)之后的超时内很快地或者在选择装置转换(t1)之后立即(例如在几毫微秒之后)地发生斜率大幅度变化，则数据可以被锁存位重置，否则锁存为设置。

[0104] 在一些实施例中，通过利用峰值检测器，在选择装置12a的电阻中变化或位线电容中的变化可以被较好地调节。也就是说，最初充电列的速率被逐位地自调整。由此，通过分压器来感测并存储在C1上的峰值电压的减少，以产生附图6中的电压B和C，其等同于附图4中使用的540和550。当选择装置导通时使用动态的电压可以在感测中改善边缘，并且由此在用降低读访问延迟的电势通过不必超时感测设置位来对位进行设置时，更好地确保了检测。

[0105] 为了通过列电压充电到非常高的电压进一步地确保VTH(oum)没有被超出，其可以取重置12b存储器的阈值，可以感测列上的电压。如果达到大于箝位VREF的电压，则读电流可以被停止并且单元状态锁存为重置。当使用附图4和附图6的实施例时这是对选通锁存器可替换的时间而不是仅仅等待超时。同样，这能够进一步地保证在停止周期中如果位被重置，而不是仅仅从启动读周期开始等待超时。

[0106] 在一些实施例中，可以在不需要在存储元件12b的阈值电压方面类似的增长的情况下利用相变存储器选择元件12a的较大的急速返回电压。低或没有急速返回阈值装置可以要求较薄的硫族化物薄膜厚度，特别处理的电极，和，或许，用于每个选择装置若干的串联阈值装置以便提供有效的保持或类似值的阈值电压并且导致比传统的完全的急速返回阈值装置更大的断开状态泄漏。

[0107] 在一些实施例中，可以使用存储元件阵列，所述存储元件阵列具有下述选择装置，其急速返回电压大于或等于存储元件的最小阈值电压。在一些实施例中，选择装置12b可能具有阈值电压，所述阈值电压比它的保持电压大多于存储元件12a的阈值电压加最小的存储元件阈值电压一半。

[0108] 通过没有定选择装置的阈值除非存储元件被设置，在重置状态中在没有存储元件的读出干扰的风险的情况下，选择装置的急速返回电压能够大于存储元件的阈值电压。没有定选择元件阈值除非存储元件被设置，允许使用单个，厚的，选择ots装置以实现对于选择装置必要的阈值电压。

[0109] 在一个实施例中，用于选择装置的阈值电压可能大约3伏。厚的阈值装置，具有大的阈值电压和大的急速返回电压，可能具有比两个串联的具有相同的总的阈值电压的选择装置低的泄漏。

[0110] 在一些实施例中，低的选择装置断开状态泄漏电流更能实现用于给定的硫族化物合金。代替通过在存储元件中找到两个电阻电平的差异检测单元状态， 读出放大器可以改为区别存储单元状态之间的结合的单元阈值电压差异。在这里描述的实施例中，当它在读出期间被重置时，在选择装置的Vth和Vh之间的差异(Vsnapback)在没有定存储元件阈值的情况下可能超出存储元件的Vth。允许在选择装置中较大的Vsnapback可以改善相同的阵列中未经过选择的单元的选择装置断开状态泄漏，并通过允许更多的急速返回电压放宽选择装置特征的必要条件并且，因此，当选择装置处于取消选定和未定阈值状态时提供较低的泄漏。

[0111] 另外，区别结合的单元电压可以通过允许它的阈值电压小于选择装置的急速返回电压放宽存储元件的必要条件。同样，借助于完全的急速返回选择装置，在相同的行或列上横穿未经过选择的位的偏压作为选择的位能够被减少，从而减少断路状态的漏泄电流，因为当强制测量泄漏的电压具有较低的阈值装置的阈值电压的百分比时写入电压较小因此泄漏较小。

[0112] 同样，在一些实施例中，由于选择装置的急速返回存在重置位的读出干扰的较小的危险。在读出期间可能存在干扰设置位的增长的风险，但是这可能通过在列电容中适当的减少和/或在串联组合的阈值装置和存储元件中增长的内电阻补偿。

[0113] 选择装置急速返回不能干扰重置位，因为当存储元件被重置时选择装置不接通(阈值)。人们比较注意存储元件的设计，以保证设置位不会受到阈值装置急速返回的干扰。然而，这比较容易实现，因为需要更多的电流才能干扰设置位，并且除非超出安全电流，否则过了很多读周期后也不累积所述效应。

[0114] 在一些实施例中，由于使用电压检测代替电阻检测用于读出单元状态，可以对存储元件的设置重置电阻窗口要求较低。

[0115] 当选择装置定阈值时选择装置的阈值电流可以被设计为大约等于存储元件的阈值电流，因此选择装置和存储元件两者阈值在或接近于合并的总的阈值电压。 [0116] 在超出了所述选择装置的阈值电压并且所述选择装置定阈值时，其选择装置定阈值，此时，穿过存储元件产生的外加电压可能几乎等于存储元件的阈值电压。同样地，当存储元件的阈值电压被超出并且存储元件定阈值时，穿过选择装置的外加电压可能是高比例的选择装置的阈值电压(如果在阈值装置之前重置存储元件定阈值，当列电压穿过所述单元而被增加时)。只要选定元件或者 存储元件定阈值，穿过阈值元件的电压减少。因为在列上的电压不能即刻变化，穿过另一个元件的电压增长促使它到同样的阈值(如果仍未定阈值)。因此，阈值装置的阈值电流可以被调节为近似相等存储元件的阈值电流以便两者阈值均为它们各自的阈值电压高的百分比(当存储元件被重置时)。

[0117] 转向附图7，描述了根据本发明的实施例系统500的一部分。系统500可以被用于无线电设备例如，例如，个人数字助理(PDA)，具有无线能力的膝上型或便携式计算机，网络图形输入板，无线电话，传呼机，即时信息存储装置，数字音乐播放程序，数字摄象机，或其它可以适合于无线传送和/或接收信息的装置。系统500可以被用于下列任何系统：无线局域网(WLAN)系统，无线个人的区域网(WPAN)系统，或蜂窝网络，尽管本发明的范围没有局限于在这方面。

[0118] 系统500可以包括控制器510，输入/输出(I/O)装置520(例如键盘，显示器)，存储器530，无线接口540，数字摄象机550，和静态随机存取存储器(SRAM)560并且彼此经由总线550耦合。在一个实施例中电池580可以提供电源到系统500。应当注意本发明的范围不局限于具有任何或所有这些元件的实施例。

[0119] 控制器510可以包含，例如一个或多个微处理器，数字信号处理器，微控制器，等等。存储器530可能用来存储被传输到或由系统500传输的信息。存储器530可能也选定性地用来存储

[0120] 由控制器510在系统500的操作期间执行的指令，以及可能用来存储用户数据。指令可以被存为数字信息和用户数据，正如在这里公开的，可以保存在存储器的一个部分中作为数字数据并且在另一个部分中作为模拟存储器。作为另一个例子，曾经给定部分可以被照此标注并且存储数字信息，然后新近的可以被重新标注并且重新配置存储模拟信息。存储器530可以由一个或多个不同类型的存储器提供。例如，存储器530可以包含易失性存储器(任何类型的随机存取存储器)，非易失性存储器例如闪速存储器，和/或在附图1，
4或6中举例说明的存储器10。

[0121] 输入输出装置520可能用来产生消息。系统500可以使用无线接口540来用无线电频率(RF)信号发送与接收消息到和从无线电通信网络中。无线接口540的例子可能包括天线，或无线电收发机，例如偶极天线，尽管本发明的范围 不限制在这方面。同时，输入输出装置520可能传递反映什么被存为或者数字输出(如果数字信息被存储)，或者可能是模拟信息(如果模拟信息被存储)的电压。

[0122] 当以无线应用的例子被提供在上面时，本发明的实施例也可能同时用于非无线应用。

[0123] 当本发明已经描述了关于有限数目的实施例时，那些本领域中的技术人员将理解从其中的许多的修改和变化。意图是附加的权利要求覆盖所有的这种修改和变化作为落入本发明的实际的精神和范围内。