降低具有PFC控制器和PWM控制器的电源转换器功耗的装置

摘要

本发明提出一种用于降低具有PFC控制器和PWM控制器的电源转换器的功耗的装置。其包括一用于检测一线路输入电压并控制一PFC信号和一PWM信号的控制端子。此装置更包括一PFC功率管理器和一PWM功率管理器。一PFC控制器的PFC功率管理器决定一用于PFC控制器的误差放大器的一PFC参考电压。PFC参考电压是依据控制端子处的电压而产生。当控制端子处的电压降到一低电压阈值电压以下时，PFC功率管理器将禁用PFC信号。当控制端子处的电压降到一可编程阈值电压以下时，PWM功率管理器将禁用PWM信号。此外，在轻载和零负载条件期间PWM功率管理器将拉低所述控制端子处的电压以禁用PFC电路。

权利要求

1.一种用于降低具有PFC控制器和PWM控制器的电源转换器的功耗的装置，其包含：

控制端子，用于检测线路输入电压，其中所述控制端子处的电压用于控制PFC信号，其中所述PFC信号用于驱动所述具有PFC控制器和PWM控制器的电源转换器的PFC升压转换器的开关装置；

第一电阻器，具有供应有所述线路输入电压的第一端子；

第二电阻器，其具有连接到接地参考的第二端子，其中所述第二电阻器的第一端子和所述第一电阻器的第二端子连接到所述控制端子；

PFC控制器的PFC功率管理器，其具有连接到所述控制端子的PFC控制端子；其中所述PFC功率管理器依据所述控制端子处的所述电压而决定用于所述PFC控制器的误差放大器的PFC参考电压；其中所述PFC功率管理器在禁止模式期间禁用所述PFC信号；其中所述禁止模式在低电压条件持续超过禁止延迟时间时启用；其中所述低电压条件是指所述PFC控制端子处的电压低于低电压阈值电压；和PWM控制器的PWM功率管理器，其具有连接到所述控制端子的PWM控制端子；其中所述PWM功率管理器将在待机模式下拉低所述控制端子处的所述电压；其中所述待机模式在低负载条件持续超过待机延迟时间时启用；其中所述低负载条件是指所述PWM控制器的反馈电压低于低负载阈值电压；其中当所述具有PFC控制器和PWM控制器的电源转换器的负载减少时，所述PWM控制器的所述反馈电压减少，其中所述PWM功率管理器在停止模式期间禁用PWM信号，其中所述停止模式在节电条件持续超过停止延迟时间时启用；其中所述节电条件是所述控制端子处的所述电压低于可编程阈值电压；其中启用或禁用所述待机模式决定所述可编程阈值电压；其中所述PWM信号用于驱动所述具有PFC控制器和PWM控制器的电源转换器的DC-DC电源转换器的开关装置，其中所述PWM功率管理器包括：低负载比较器，用于依据所述PWM控制器的所述反馈电压而产生所述低负载条件；其中所述低负载比较器的负输入供应有所述PWM控制器的所述反馈电压；其中所述低负载比较器的正输入供应有所述低负载阈值电压；

节电比较器，用于依据所述控制端子处的所述电压而产生所述节电条件；其中所述节电比较器的正输入供应有所述可编程阈值电压；其中所述节电比较器的负输入连接到所述PWM控制端子；

停止延迟定时器，用于产生停止延迟时间，其中所述停止延迟定时器确保所述节电条件持续超过所述停止延迟时间，其中所述停止延迟定时器的输入连接到所述节电比较器的输出；

待机延迟定时器，用于产生待机延迟时间，其中所述待机延迟定时器确保所述低负载条件持续超过所述待机延迟时间，其中所述待机延迟定时器的输入连接到所述低负载比较器的输出；

第一PWM开关和第二PWM开关，其中所述第一PWM开关的输入端子供应有第一PWM参考电压，其中所述第二PWM开关的输入端子供应有第二PWM参考电压；其中所述第一PWM开关的输出端子和所述第二PWM开关的输出端子连接到所述节电比较器的所述正输入，用于提供所述可编程阈值电压；其中所述第一PWM开关由所述待机延迟定时器的正输出控制，其中所述第二PWM开关由所述待机延迟定时器的负输出控制；和第一晶体管和第三电阻器，其中所述第一晶体管的栅极连接到所述待机延迟定时器的所述正输出；其中所述第一晶体管的源极连接到所述接地参考；其中所述第一晶体管的漏极经由所述第三电阻器而连接到所述PWM控制端子。

2.根据权利要求1所述的用于降低具有PFC控制器和PWM控制器的电源转换器的功耗的装置，其中所述PFC功率管理器包含：范围比较器，用于依据所述控制端子处的所述电压而产生高电压条件；其中所述范围比较器的正输入连接到所述PFC控制端子；其中所述范围比较器的负输入供应有范围阈值电压，其中所述高电压条件是指所述PFC控制端子处的电压超过所述范围阈值电压；

低电压比较器，用于依据所述控制端子处的所述电压而产生所述低电压条件；其中所述低电压比较器的正输入供应有所述低电压阈值电压；其中所述低电压比较器的负输入连接到所述PFC控制端子；

高电压延迟定时器，用于产生高电压延迟时间，其中所述高电压延迟定时器确保所述高电压条件持续超过所述高电压延迟时间，其中所述高电压延迟定时器的输入连接到所述范围比较器的输出；

禁止延迟定时器，用于产生所述禁止延迟时间，其中所述禁止延迟定时器确保所述低电压条件持续超过所述禁止延迟时间，其中所述禁止延迟定时器的输入连接到所述低电压比较器的输出；其中所述禁止延迟定时器的负输出产生禁用信号以禁用所述PFC信号；和第一PFC开关和第二PFC开关，其中所述第一PFC开关的输入端子供应有第一PFC参考电压，其中所述第二PFC开关的输入端子供应有第二PFC参考电压；其中所述第一PFC开关的输出端子和所述第二PFC开关的输出端子连接到所述PFC控制器的所述误差放大器的正输入；其中所述第一PFC开关由所述高电压延迟定时器的正输出控制，其中所述第二PFC开关由所述高电压延迟定时器的负输出控制。

3.根据权利要求1所述的用于降低具有PFC控制器和PWM控制器的电源转换器的功耗的装置，其中所述PFC功率管理器包含：范围比较器，用于依据所述控制端子处的所述电压而产生高电压条件；其中所述范围比较器的正输入连接到所述PFC控制端子，其中所述范围比较器的负输入供应有范围阈值电压，其中所述高电压条件是指所述PFC控制端子处的电压超过所述范围阈值电压；

低电压比较器，用于依据所述控制端子处的所述电压而产生所述低电压条件；其中所述低电压比较器的正输入供应有所述低电压阈值电压，其中所述低电压比较器的负输入连接到所述PFC控制端子；

高电压延迟定时器，用于产生高电压延迟时间，其中所述高电压延迟定时器确保所述高电压条件持续超过所述高电压延迟时间，其中所述高电压定时器的输入连接到所述范围比较器的输出；

禁止延迟定时器，用于产生所述禁止延迟时间，其中所述禁止延迟定时器确保所述低电压条件持续超过所述禁止延迟时间，其中所述禁止延迟定时器的输入连接到所述低电压比较器的输出；其中所述禁止延迟定时器的负输出产生禁用信号以禁用所述PFC信号；和第二晶体管和第四电阻器，其中所述第二晶体管的栅极连接到所述高电压延迟定时器的正输出；其中所述第二晶体管的源极连接到所述接地参考；其中所述第二晶体管的漏极经由所述第四电阻器而连接到所述PFC控制器的所述误差放大器的所述负输入。

说明书

技术领域

本发明涉及切换式电源转换器的技术。更特定而言，本发明涉及具有PFC控制器和PWM控制器的电源转换器。

背景技术

许多电源转换器应用功率因数校正(PFC)以校正线路电流，以产生与线路电压同相的正弦输入电流波形。在DC-DC电源转换器的前端配置一PFC电路可防止在功率输送系统中出现不必要的功率损耗和热耗散。
然而，传统的PFC电路其本身亦有相当程度的功率消耗。此情形尤其在轻载和无载条件下特别显着。因此，传统的电源转换器经常不能满足政府强令的节约能源要求。

发明内容

本发明的目标在于提供一种用于降低具有PFC控制器和PWM控制器的电源转换器在满载和轻载时功耗的装置。此外，为保护PFC电路免于过度操作并进一步降低功耗，本发明的装置在节电条件期间(brownout condition)将禁用电源转换器。
本发明提供一种用于降低具有PFC控制器和PWM控制器的电源转换器的功耗的装置。根据本发明的装置包括一PFC功率管理器和一PWM功率管理器。本发明的装置还包括一控制端子用以检测线路输入电压并控制一PFC信号和一PWM信号。
本发明提供了一种用于降低具有PFC控制器和PWM控制器的电源转换器的功耗的装置，其包含：控制端子，用于检测线路输入电压，其中所述控制端子处的电压用于控制PFC信号，其中所述PFC信号用于驱动所述具有PFC控制器和PWM控制器的电源转换器的PFC升压转换器的开关装置；第一电阻器，具有供应有所述线路输入电压的第一端子；第二电阻器，其具有连接到接地参考的第二端子，其中所述第二电阻器的第一端子和所述第一电阻器的第二端子连接到所述控制端子；PFC控制器的PFC功率管理器，其具有连接到所述控制端子的PFC控制端子；其中所述PFC功率管理器依据所述控制端子处的所述电压而决定用于所述PFC控制器的误差放大器的PFC参考电压；其中所述PFC功率管理器在禁止模式期间禁用所述PFC信号；其中所述禁止模式在低电压条件持续超过禁止延迟时间时启用；其中所述低电压条件是指所述PFC控制端子处的电压低于低电压阈值电压；和PWM控制器的PWM功率管理器，其具有连接到所述控制端子的PWM控制端子；其中所述PWM功率管理器将在待机模式下拉低所述控制端子处的所述电压；其中所述待机模式在低负载条件持续超过待机延迟时间时启用；其中所述低负载条件是指所述PWM控制器的反馈电压低于低负载阈值电压；其中当所述具有PFC控制器和PWM控制器的电源转换器的负载减少时，所述PWM控制器的所述反馈电压减少，其中所述PWM功率管理器在停止模式期间禁用PWM信号，其中所述停止模式在节电条件持续超过停止延迟时间时启用；其中所述节电条件是所述控制端子处的所述电压低于可编程阈值电压；其中启用或禁用所述待机模式决定所述可编程阈值电压；其中所述PWM信号用于驱动所述具有PFC控制器和PWM控制器的电源转换器的DC-DC电源转换器的开关装置，其中所述PWM功率管理器包括：低负载比较器，用于依据所述PWM控制器的所述反馈电压而产生所述低负载条件；其中所述低负载比较器的负输入供应有所述PWM控制器的所述反馈电压；其中所述低负载比较器的正输入供应有所述低负载阈值电压；节电比较器，用于依据所述控制端子处的所述电压而产生所述节电条件；其中所述节电比较器的正输入供应有所述可编程阈值电压；其中所述节电比较器的负输入连接到所述PWM控制端子；停止延迟定时器，用于产生停止延迟时间，其中所述停止延迟定时器确保所述节电条件持续超过所述停止延迟时间，其中所述停止延迟定时器的输入连接到所述节电比较器的输出；待机延迟定时器，用于产生待机延迟时间，其中所述待机延迟定时器确保所述低负载条件持续超过所述待机延迟时间，其中所述待机延迟定时器的输入连接到所述低负载比较器的输出；第一PWM开关和第二PWM开关，其中所述第一PWM开关的输入端子供应有第一PWM参考电压，其中所述第二PWM开关的输入端子供应有第二PWM参考电压；其中所述第一PWM开关的输出端子和所述第二PWM开关的输出端子连接到所述节电比较器的所述正输入，用于提供所述可编程阈值电压；其中所述第一PWM开关由所述待机延迟定时器的正输出控制，其中所述第二PWM开关由所述待机延迟定时器的负输出控制；和第一晶体管和第三电阻器，其中所述第一晶体管的栅极连接到所述待机延迟定时器的所述正输出；其中所述第一晶体管的源极连接到所述接地参考；其中所述第一晶体管的漏极经由所述第三电阻器而连接到所述PWM控制端子.
依据控制端子处的电压，PFC功率管理器产生用于PFC控制器的一误差放大器的一PFC参考电压。一旦控制端子处的电压降到一低电压阈值以下时，PFC功率管理器将禁用PFC信号。
一旦控制端子处的电压降到一可编程阈值电压以下时，PWM功率管理器将禁用PWM信号。PWM控制器的一反馈电压将随着电源转换器的负载的减少而减少。每当PWM控制器的反馈电压降到低负载阈值以下时，PWM功率管理器将拉低控制端子处的电压。并令PFC信号禁用。
PFC功率管理器依据线路输入的电压范围来控制PFC升压转换器的输出电压。此使得具有PFC控制器和PWM控制器的控制器能够最优化所述PFC升压转换器的效率并降低满载条件下的功耗。
在低电压线路输入条件(如节电)期间，PFC功率管理器和PWM功率管理器将禁用PFC升压转换器和DC-DC电源转换器。这会保护PFC电路免于过度操作并节省功率。另外，PWM功率管理器将在低负载条件期间禁用PFC升压转换器，以进一步降低电源转换器的功耗。
应理解，前述的一般性描述和以下详细描述均为示范性的，用以对所主张的本发明提供进一步阐释。

附图说明

随附的图式提供对本发明的进一步了解，且并入本说明书中并构成本说明书的一部分。所述附图说明了本发明的实施例，且与下面的描述一起用来阐释本发明的原理。
图1绘示根据本发明优选实施例的具有PFC控制器和PWM控制器的电源转换器的示意性电路.
图2绘示根据本发明优选实施例的PFC控制器。
图3绘示根据本发明另一优选实施例的PFC控制器。
图4绘示根据本发明优选实施例的PWM控制器。
图5绘示根据本发明优选实施例的定时器。

具体实施方式

图1绘示根据本发明的优选实施例的一具有PFC控制器和PWM控制器的电源转换器的示意性电路图。根据本发明，一装置100在于降低具有PFC控制器和PWM控制器的电源转换器的功耗。具有PFC控制器和PWM控制器的电源转换器包括一PFC控制器10。PFC控制器10包括一线路电压输入端子VIN、一线路电流输入端子IIN、一PFC控制端子CT1、一补偿端子VEA、一PFC输出端子OP1和一反馈输入端子PFC_FB。线路电压输入端子VIN用于检测线路输入电压信息。线路电流输入端子IIN用于检测线路输入电流信息。
具有PFC控制器和PWM控制器的电源转换器包括一PFC升压转换器。PFC升压转换器包含一电感器70、一整流器35、一切换装置31和一电容器40。PFC电压转换器在电容器40上产生一PFC输出电压。PFC升压转换器更包括一连接在整流器35的一阴极与接地参考之间的分压器。分压器由串联连接的一电阻器53和一电阻器54组成。分压器构成一PFC反馈环路，用于提供一PFC反馈电压VFB1至PFC控制器10的反馈输入端子PFC_FB。
PFC升压转换器更包括一连接到补偿端子VEA的电容器41。补偿端子VEA连接到PFC控制器10的误差放大器131(图2中所示)的输出。以为PFC反馈环路提供频率补偿。PFC控制器10更经由PFC输出端子OP1产生PFC信号VPFC以驱动切换装置31。切换装置31用于调节PFC输出电压，并产生与线路输入电压同相的正弦输入电流波形。
具有PFC控制器和PWM控制器的电源转换器还包括一反激式(flyback)DC-DC电源转换器。反激式DC-DC电源转换器包括一变压器75、一切换装置32、一整流器36和一电容器45。反激式DC-DC电源转换器更包括一电阻器55、一电阻器56和一误差放大器60。这两个电阻器55和56用于感测反激式DC-DC电源转换器的一输出电压VO。
误差放大器60的一负输入连接到两个电阻器55和56的一接点。误差放大器60还包括一供应有参考电压VR的正输入，用以调节输出电压VO。电阻器55和56与误差放大器60和一光耦合器65耦合，以建立一PWM反馈环路。一电阻器58与一电容器49耦合以提供PWM反馈环路频率补偿。具有PFC控制器和PWM控制器的电源转换器还包括一PWM控制器20。PWM控制器20包括一反馈输入端子PWM_FB、一PWM控制端子CT2和一PWM输出端子OP2。光耦合器65的一输出提供PWM控制器20的反馈输入端子PWM_FB一PWM反馈电压VFB2。PWM控制器20响应PWM反馈电压VFB2而经由PWM输出端子OP2产生一PWM信号VPWM，以驱动切换装置32。以此调节反激式DC-DC电源转换器的输出电压VO。
PWM反馈电压VFB2随着反激式DC-DC电源转换器中的负载减少而减少。具有PFC控制器和PWM控制器的电源转换器更包括一控制端子CTL。控制端子CTL用于检测线路输入电压，并控制PFC信号VPFC。一电阻器51的一第一端子连接到一桥式整流器30的一输出。以此方式，一线路输入电压VIN供应到电阻器51的第一端子。一电阻器52的一第二端子连接到接地参考。电阻器51的一第二端子和电阻器52的一第一端子连接到控制端子CTL。
PFC控制器10包括一PFC功率管理器15。PFC功率管理器15的一输入连接到PFC控制器10的PFC控制端子CT1。PFC控制器10的PFC控制端子CT1进一步连接到控制端子CTL。PFC功率管理器15供应PFC控制器10的误差放大器131一PFC参考电压。PFC参考电压随着控制端子CTL处的电压而决定。PFC功率管理器15将在一禁制模式期间禁用PFC信号VPFC。禁制模式于当一低电压条件持续超过一禁制延迟时间时启用。低电压条件意为控制端子CTL处的电压低于一低电压阈值电压VR2。
PWM控制器20包括PWM功率管理器25。PWM功率管理器25的一输入连接到PWM控制器20的PWM控制端子CT2。PWM控制器20的PWM控制端子CT2也连接到控制端子CTL。PWM功率管理器25将在一待机模式期间拉低控制端子CTL处的电压。待机模式于一低负载条件持续超过一待机延迟时间时启用。低负载条件指示PWM反馈电压VFB2低于一低负载阈值电压VR5。
此外，PWM功率管理器25将在一停止模式期间禁用PWM信号VPWM。停止模式于节电条件(brownout condition)持续超过一停止延迟时间时启用。节电条件于当控制端子CTL处的电压低于一可编程阈值电压时存在。当待机模式启用或禁用时，一具体的阈值电压将被指定为可编程阈值电压。
图2绘示根据本发明的优选实施例的PFC控制器10。PFC控制器10包括一比较器111、一比较器112、一高电压延迟定时器115、一禁制延迟定时器116、一开关118、一开关119、一PFC处理器132、一与非门133、一SR触发器135和一误差放大器131。
PFC处理器132产生一切换信号，用以依据误差放大器131的一输出信号、一线路输入电压VIN和一线路输入电流IIN而设置/重设PFC信号VPFC。S-R触发器135的一设置输入(set-input)连接到PFC处理器132的一第一输出。S-R触发器135的重设输入(reset-input)连接到与非门133的一输出。SR触发器135的输出连接到PFC控制器10的PFC输出端子OP1，用于供应PFC信号VPFC。与非门133的一第一输入连接到PFC处理器132的一第二输出。误差放大器131的一负输入连接到反馈输入端子PFC_FB。误差放大器131的输出连接到补偿端子VEA。反馈输入端子PFC_FB连接到图1中所示的电阻器53和电阻器54的接点。
比较器111用于依据控制端子CTL处的电压而产生一高电压条件。比较器111的一正输入连接到PFC控制端子CT1。比较器111的一负输入供应有一范围阈值(range threshold)电压VR1。一比较器112用于依据控制端子CTL处的电压而指示一低电压条件的存在。比较器112的一正输入供应有一低电压阈值电压VR2。比较器112的一负输入连接到PFC控制端子CT1。
一高电压延迟定时器115产生一高电压延迟时间。一旦PFC控制端子CT1处的电压超过范围阈值电压VR1时，高电压条件将产生。高电压延迟定时器115用于确保高电压条件的持续时间大于高电压延迟时间。高电压延迟定时器115的一输入连接到比较器111的一输出。
一禁制延迟定时器116产生一禁制延迟时间。一旦PFC控制端子CT1处的电压降到低电压阈值电压VR2以下时，低电压条件将产生。禁制延迟定时器116用于确保低电压条件的持续时间大于禁制延迟时间。禁制延迟定时器116的一输入连接到比较器112的一输出。高电压延迟定时器115和禁制延迟定时器116的重设输入均被一通电重设(power-on reset)信号RST驱动。禁制延迟定时器116的一负输入产生一禁制信号。禁制信号供应到与非门133的一第二输入以禁用PFC信号VPFC。
两个开关118和119用于供应PFC参考电压给误差放大器131。开关118和119的输入端子分别供应有参考电压VR3和参考电压VR4。开关118和119的输出端子均连接到误差放大器113的一正输入。开关118的控制端子连接到高电压延迟定时器115的一正输出。开关119的一控制端子连接到高电压延迟定时器115的一负输出。
图3绘示根据本发明的另一优选实施例的PFC控制器，其中根据此实施例的PFC控制器除了两个开关118和119由晶体管113和电阻器117替换以外，与图2中所示的PFC控制器10类似。PFC控制器10的PFC功率管理器15依据PFC控制端子CT1处的电压将改变误差放大器131的一负输入的阻抗。误差放大器131的负输入连接到反馈输入端子PFC_FB。误差放大器131的一正输入供应有一参考电压VR9。
PFC功率管理器15包括晶体管113和电阻器117，以控制误差放大器131的负输入的阻抗。晶体管113的栅极被高电压延迟定时器115的一正输出驱动。晶体管113的一源极连接到接地参考。晶体管113的一漏极经由电阻器117而连接到误差放大器131的负输入。当线路输入电压操作于高电压范围时，PFC功率管理器15将减少分压器的电阻。此将令PFC升压转换器的PFC输出电压增高。
图4绘示根据本发明的优选实施例的PWM控制器20。PWM控制器20包括PWM功率管理器25、一振荡器192、一比较器191、一与非门193和一SR触发器195。振荡器192产生一时钟信号CLK。时钟信号CLK供应到SR触发器195的设置输入以启始一切换周期。比较器191的一正输入耦合到反馈输入端子PWM_FB。振荡器192还产生一斜坡信号RMP以供应到比较器191的一负输入。当斜坡信号RMP的电压电平超过PWM反馈电压VFB2时，比较器191将供应一逻辑低信号至与非门193的一第一输入。此将重设SR触发器195并禁用PWM信号VPWM。
PWM功率管理器25具有连接到控制端子CTL的PWM控制端子CT2。PWM功率管理器25包括一比较器152。此用于依据PWM反馈电压VFB2来指示一低负载条件的存在。比较器152的一负输入连接到反馈输入端子PWM_FB。比较器152的一正输入供应有低负载阈值电压VR5。
一比较器151用于依据控制端子CTL处的电压来指示节电状态。比较器151的一正输入供应有可编程阈值电压。比较器151的一负输入连接到PWM控制端子CT2。
一停止延迟定时器155具有一停止延迟时间，以确保节电状态持续超过停止延迟时间。停止延迟定时器155的一输入连接到比较器151的一输出。停止延迟定时器155的一负输出连接到与非门193的一第二输入。
一待机延迟定时器156具有一待机延迟时间，以确保低负载条件持续超过待机延迟时间。待机延迟定时器156的一输入连接到比较器152的一输出。停止延迟定时器155和待机延迟定时器156的重设输入均由通电重设信号RST驱动。
开关158和159的输入端子分别供应有一参考电压VR7和一参考电压VR6.开关158和159的输出端子连接到比较器151的正输入.开关158的一控制端子连接到待机延迟定时器156的一正输出.开关159的一控制端子连接到待机延迟定时器156的一负输出.一晶体管180的一栅极连接到待机延迟定时器156的正输出.晶体管180的一源极连接到接地参考.晶体管180的一漏极经由一电阻器185连接到PWM控制端子CT2.PWM控制端子CT2进一步连接到控制端子CTL.
图5绘示用于根据本发明的优选实施例产生延迟时间的定时器。此绘示高电压延迟定时器115、禁制延迟定时器116、停止延迟定时器155和待机延迟定时器156的一个可能的实施例。定时器包括串联连接的一反跳级和一延迟级。此保护定时器免受噪音干扰，并确保输入信号持续超过延迟时间。
反跳级也包括若干个串联连接的D触发器。这些D触发器的时钟输入供应有一时钟信号CK1。在反跳级中的D触发器的重设输入由通电重设信号RST供应。反跳级的一输出连接到延迟级的一输入。延迟级也包括多个串联连接的D触发器以作为一二进制计数器。然而，在延迟级中的D触发器的重设输入连接到延迟级的输入。延迟级的输入连接到延迟级的第一D触发器145的D输入。第一D触发器145的时钟输入供应有一时钟信号CK2。
PFC功率管理器15将依据线路输入电压来控制PFC升压转换器的PFC输出电压。举例而言，当线路输入电压电源VAC处于90VAC～180VAC的范围内时PFC输出电压将为250VDC。当线路输入电压电源VAC处于180VAC～265VAC之间时PFC输出电压将为380VDC。因为PFC升压转换器的PFC输出电压随着线路输入电压而决定，所以电源转换器在满载条件下的功耗可降低。此外，在低电压线路输入条件(例如，节电)期间，PFC功率管理器15和PWM功率管理器25将禁用PFC升压转换器和DC-DC电源转换器。此可保护PFC电路免于过载操作，同时降低功耗。另外，PWM功率管理器25将在低负载条件期间禁用PFC升压转换器。此进一步降低电源转换器的总功耗。以上这些措施是用来促进电源转换器的更有效的操作。
所属领域的技术人员将易明了，可在不脱离本发明的范畴或精神的情况下，对本发明的结构进行各种修改和变化。鉴于上文的描述，希望本发明涵盖本发明的修改和变化，只要这些修改和变化属于所附权利要求书和其等同物范畴内。