包括有源像素传感器阵列的图像传感器和系统

摘要

一方面，提供了一种图像传感器，其包括单位有源像素阵列。每一单位有源像素包括具有多个光电转换区的第一有源区，以及与所述第一有源区隔开的第二有源区。按行和列排列所述第一有源区，以界定其间的行延伸间隔和列延伸间隔，所述第二有源区位于所述第一有源区之间界定的行延伸间隔和列延伸间隔的相应交叉处。

权利要求

1.一种图像传感器，包括有源像素阵列，所述有源像素阵列包括位于衬底上的多个单位像素，其中，每一所述单位像素包括所述衬底的第一有源区、第二有源区、第三有源区和第四有源区，其中，所述第一有源区包括沿第一方向对准的两个第一光电转换区，所述第二有源区包括沿所述第一方向与所述第一有源区的所述两个第一光电转换区对准的两个第二光电转换区，所述第一有源区和所述第二有源区位于所述有源像素阵列的相同行内，以及其中所述第三有源区和所述第四有源区每一个包括由所述第一有源区和所述第二有源区共享的电路，所述衬底的所述第一有源区、第二有源区、第三有源区和第四有源区通过多个非有源区彼此隔开。

2.如权利要求1所述的图像传感器，其中，由所述衬底内的至少一个绝缘区或结式隔离区形成所述非有源区。

3.如权利要求1所述的图像传感器，其中，所述光电转换区为光闸型图像传感器区或光电二极管区。

4.如权利要求1所述的图像传感器，还包括分别位于每一单位有源像素的第三有源区和第四有源区之上的第一和第二晶体管栅极。

5.如权利要求4所述的图像传感器，其中，所述第一晶体管栅极是选择栅极、驱动栅极和复位栅极之一，所述第二晶体管栅极是所述选择栅极、驱动栅极和复位栅极中不同的一个。

6.如权利要求4所述的图像传感器，其中，所述第一晶体管栅极是选择栅极和驱动栅极之一，所述第二晶体管栅极是所述选择栅极和驱动栅极中的另一个。

7.如权利要求1所述的图像传感器，其中，所述第一有源区还包括：连接至所述两个第一光电转换区的第一读出存储节点区，所述第二有源区包括连接至所述两个第二光电转换区的第二读出存储节点区。

8.如权利要求7所述的图像传感器，还包括分别位于所述读出存储节点区和该四个光电转换区之间的多个传输栅极。

9.如权利要求1所述的图像传感器，其中，所述第三有源区和第四有源区是细长的且沿平行于所述第一方向的方向纵向延伸。

10.如权利要求1所述的图像传感器，其中，所述四个光电转换区中的每一个的外边界为多边形。

11.一种图像传感器，包括有源像素阵列，所述有源像素阵列包括在衬底上形成的多个单位有源像素，其中，所述多个单位有源像素包括：第一单位像素，包括通过所述衬底的至少一个第一非有源区彼此隔开的所述衬底的四个有源区，其中第一有源区包括两个光电转换区，第二有源区包括两个光电转换区，所述第一有源区和第二有源区的光电转换区沿第一方向对准；

第二单位像素，包括通过所述衬底的至少一个第二非有源区彼此隔开的所述衬底的四个有源区，其中第五有源区包括两个光电转换区，第六有源区包括两个光电转换区，所述第五有源区和第六有源区的光电转换区平行于所述第一方向彼此对准且与所述第一单位像素的四个对准的光电转换区相邻，其中在所述第一单位像素的四个对准的光电转换区与相邻的所述第二单位像素的四个对准的光电转换区之间延伸的间隔界定列间隔。

12.如权利要求11所述的图像传感器，其中，所述第一和第二单位有源像素的相邻光电转换区的重心之间的间距相同。

13.如权利要求11所述的图像传感器，其中，在所述第一单位有源像素的四个光电转换区和所述第二单位像素的四个光电转换区之间的间隔内对准所述第一单位像素的第三有源区和第四有源区。

14.如权利要求13所述的图像传感器，其中，所述第三有源区位于与所述第一和第二单位像素的对准的所述四个光电转换区中的中间两个光电转换区之间的边界相邻的位置，所述第四有源区与所述第一和第二单位像素的对准的所述四个光电转换区的端部相邻。

15.一种图像传感器，包括有源像素阵列，所述有源像素阵列包括单位有源像素的阵列，每一所述单位有源像素包括：衬底内的第一有源区和第二有源区，所述第一有源区和第二有源区共包括沿第一方向对准的四个光电转换区；以及衬底内的细长的第三有源区和第四有源区，所述第三有源区和第四有源区通过所述衬底的至少一个非有源区与所述第一有源区和第二有源区隔开，且沿所述第一方向纵向延伸，其中所述四个光电转换区位于所述有源像素阵列的相同行内。

16.如权利要求15所述的图像传感器，其中，所述第一有源区和第二有源区还包括位于相邻的所述第一和第二光电转换区之间的第一读出存储节点区，和位于相邻的所述第三和第四光电转换区之间的第二读出存储节点区。

17.如权利要求16所述的图像传感器，其中，所述第一和第二读出存储节点区相互电连接。

18.如权利要求16所述的图像传感器，其中，将所述光电转换区中的每一个的外边界定义为多边形，其中，所述第一读出存储节点区位于所述第一和第二光电转换区的相对角部之间，所述第二读出存储节点区位于所述第三和第四光电转换区的相对角部之间。

19.如权利要求18所述的图像传感器，其中，所述第一有源区和第二有源区还包括从所述第一读出存储节点区沿垂直于所述第一方向的第二方向纵长延伸的细长扩展区。

20.如权利要求19所述的图像传感器，其中，所述细长扩展区在相邻的第一有源区的相邻第一和第二光电转换区之间延伸。

21.如权利要求15所述的图像传感器，其中，按行和列排列所述单位有源像素阵列的所述四个光电转换区，从而界定其间的行延伸间隔和列延伸间隔，且其中，所述单位有源像素阵列的所述第三有源区和第四有源区位于所述四个光电转换区之间界定的行延伸间隔和列延伸间隔的相应交叉处。

22.如权利要求17所述的图像传感器，其中，所述第一有源区和第二有源区还包括位于所述第一光电转换区和所述第一读出存储节点区之间的第一传输栅极，位于所述第二光电转换区和所述第一读出存储节点区之间的第二传输栅极，位于所述第三光电转换区和所述第二读出存储节点区之间的第三传输栅极，以及位于所述第四光电转换区和所述第二读出存储节点区之间的第四传输栅极。

23.如权利要求22所述的图像传感器，其中，所述第一有源区还包括复位栅极。

24.如权利要求23所述的图像传感器，其中，每个第三有源区包括源极跟随器栅极和选择栅极之一，每个第四有源区包括源极跟随器栅极和选择栅极中的另一个。

25.如权利要求22所述的图像传感器，其中，每个第三有源区包括复位栅极。

26.如权利要求25所述的图像传感器，其中，每个第四有源区包括源极跟随器栅极和选择栅极。

27.一种基于处理器的系统，包括连接至数据总线的处理器、存储器和图像传感器，所述图像传感器包括有源像素阵列，在所述有源像素阵列中，对于所述有源像素阵列的每一单位有源像素而言，读出电路被至少四个光电转换区共享，并且在所述有源像素阵列的列和行方向，相邻光电转换区之间的间距基本相同，其中每个单位有源像素中的所述至少四个光电转换区位于所述有源像素阵列的相同行内。

28.如权利要求27所述的基于处理器的系统，其中，每一所述单位有源像素包括至少一个含有四个光电转换区的第一有源区，以及彼此隔开并与所述第一有源区隔开的第二和第三有源区。

29.如权利要求28所述的基于处理器的系统，其中，按行和列排列所述单位有源像素阵列的所述四个光电转换区，从而界定其间的行延伸间隔和列延伸间隔，且其中，所述单位有源像素阵列的所述第二和第三有源区位于所述四个光电转换区之间界定的行延伸间隔和列延伸间隔的相应交叉处。

说明书

包括有源像素传感器阵列的图像传感器和系统

技术领域

[0001] 本发明总体上涉及图像传感器。更具体而言，本发明涉及有源像素传感器，其中，由两个或更多传感器元件共享其读出电路。

背景技术

[0002] 某些类型的图像传感器利用光探测器俘获入射光，并将所述光转换为能够实现图像处理的电荷。例子包括互补金属氧化物半导体(CMOS)图像传感器(CIS)。CIS器件通常以耦合至CMOS控制电路的模拟感测电路为特征。模拟感测电路包括光探测器阵列，所述光探测器具有用于连接至字线和位线的接入器件(例如晶体管)。CMOS控制电路可以包括定时信号发生器和各种图像处理电路，例如行译码器、列译码器、列放大器、输出放大器等。一般而言，CIS器件的构造类似于CMOS存储器件的构造。

[0003] 图1是CMOS图像传感器(CIS)的实例的方框图。图1的CMOS图像传感器总体上包括有源像素传感器(APS)阵列10、定时信号发生器20、行译码器30、行驱动器40、相关二次抽样(correlated double sampling)和数字转换(CDS)电路50、模拟到数字转换器(ADC)60、闩锁电路70和列译码器80。

[0004] 本领域技术人员对于图1所示的CIS的运行非常熟悉，因而，在此省略了详细说明。但是，定时信号发生器20通常控制行译码器30和列译码器80的运行定时。行驱动器40响应行译码器30有选择地激活有源象素阵列10的行。CDS50和ADC60响应列译码器80和闩锁电路70对有源象素阵列10的列电压进行抽样并输出。在这一实例当中，从闩锁电路70输出图像数据。

[0005] APS阵列10含有多个按行和列排列的有源单位像素。每一有源单位像素包括光电转换器件和用于将光电转换器件的电荷传递至输出线的读出电路。

[0006] 现在参照图2，图2是图1所示的APS阵列10的有源像素22的实例的等效电路图。

[0007] 有源像素22的光电转换元件PD(例如光电二极管、光闸(photo-gate)型图像元件等)俘获入射光并将俘获的光转换为电荷。通过传输晶体管TX将所述电荷有选择地从所述光电转换元件PD传输至浮置扩散区FD。由传输栅极TG信号控制传输晶体管TX。浮置扩散区FD连接至Dx的栅极，驱动晶体管Dx起着缓冲输出电压的源极跟随器(放大器)的作用。通过选择晶体管Sx将输出电压有选择地变换为输出电压OUT。由施加到选择晶体管Sx栅极的行选择信号SEL控制选择晶体管Sx。最后，由复位信号RS控制复位晶体管Rx，从而将浮置扩散区内累积的电荷有选择地复位至参考电压电平。

[0008] 注意，可以有选择地省略图2所示的一个或更多晶体管。例如，可以将浮置扩散区FD电连接到光电转换元件PD，在这种情况下，可以省略传输晶体管TX。作为另一个例子，可以将驱动晶体管Dx电连接到输出线OUT，在这种情况下，可以省略选择晶体管Sx。

[0009] 在试图提高像素密度的过程中，我们已经知道可以通过构造CIS器件使得它们的单位有源像素均含有多个光电转换元件PD，所述多个光电转换元件PD共享公共的读出电路。但是，常规的共享像素CIS构造和布局具有这样的缺点，即将光电转换元件PD界定为较小的光光电转换(lightphotoelectric conversion)区域。此外，沿行和/或列的方向以不同的间距使所述光电转换区域相互隔开。因此，给这些CIS器件的转换效率和/或图像质量带来了不利影响。

发明内容

[0010] 根据本发明的一个方面，提供了一种图像传感器，其包括有源像素阵列，所述有源像素阵列包括位于衬底上的多个单位像素。每一单位像素包括至少一个衬底的第一有源区，以及相互隔开并与所述至少一个第一有源区隔开的衬底的第二和第三有源区。所述至少一个第一有源区包括四个光电转换区。

[0011] 根据本发明的另一方面，提供了一种图像传感器，其包括有源像素阵列，所述有源像素阵列包括在衬底上形成的多个单位有源像素。第一单位像素包括所述衬底的至少一个第一有源区，以及相互隔开并与所述至少一个第一有源区隔开的所述衬底的第二和第三有源区，其中，所述至少一个第一有源区包括四个沿第一方向对准的光电转换区。第二单位像素包括所述衬底的至少一个第四有源区，以及相互隔开并与所述至少一个第四有源区隔开的所述衬底的第五和第六有源区，其中，所述至少一个第四有源区包括四个平行于所述第一方向对准、并分别与所述第一单位像素的四个光电转换区相邻的光电转换区。

[0012] 根据本发明的另一个方面，提供了一种图像传感器，其包括有源像素阵列，所述有源像素阵列包括单位有源像素阵列。每一单位有源像素包括衬底内的至少一个第一有源区以及细长的(elongate)第二和第三有源区，所述至少一个第一有源区包括沿第一方向对准的四个光电转换区。所述细长的第二和第三有源区与所述第一有源区隔开并沿所述第一方向纵向延伸。

[0013] 根据本发明的又一个方面，提供了一种系统，包括连接至数据总线的处理器、存储器和图像传感器。所述图像传感器包括有源像素阵列，其中，对于有源像素阵列的每一单位有源像素而言，读出电路被至少四个光电转换区共享，且其中相邻光电转换区之间的间距沿有源像素阵列的列和行的方向基本相同。

附图说明

[0014] 本发明的上述和其他方面和特征将通过下述参照附图的详细说明变得显而易见。

[0015] 图1是CMOS图像传感器(CIS)器件的方框图；

[0016] 图2是图1的CIS器件的有源像素阵列中有源像素的等效电路图；

[0017] 图3是根据本发明实施例的有源像素传感器(APS)阵列的电路图；

[0018] 图4、图5和图6示出了根据本发明实施例的APS阵列的有源像素布局；

[0019] 图7示出了根据本发明实施例的APS阵列的微透镜的布局；

[0020] 图8是根据本发明实施例的有源像素的截面图；

[0021] 图9是解释根据本发明实施例的APS阵列的运行的时序图(timingdiagram)；

[0022] 图10示出了根据本发明另一实施例的APS阵列的有源像素布局；

[0023] 图11示出了根据本发明另一实施例的APS阵列的有源像素布局；以及

[0024] 图12是基于处理器的系统的方框图，所述系统采用了含有根据本发明的实施例的APS阵列的图像传感器。

具体实施方式

[0025] 现在将通过优选非限制性实施例对本发明予以说明。

[0026] 图3是说明根据本发明的非限制性实施例的共享式四像素有源像素阵列(APS)的电路图。这里，短语“共享式四像素APS”是指APS的四个光电转换元件共享相同的读出电路。本文将每组四个光电转换元件及其相关读出电路称为“单位有源像素”。

[0027] 参考图3，所述共享式四像素APS包括多个按行(i，i+1，...)和列(j，j+1，j+2，j+3，...)排列的单位有源像素P。每一单位有源像素P构造类似，因此，在下文中仅对单位有源像素P(i，j+1)予以说明。

[0028] 单位有源像素P(i，j+1)包括由四个光电转换元件11a、11b、11c和11d构成的组11和由四个传输晶体管15a、15b、15c和15d构成的组15，以及公共浮置扩散区13。如图
3所示，将传输晶体管15a和光电转换元件11a串联在浮置扩散区13和参考电位(例如地电位)之间。传输晶体管15b和光电转换元件11b串联在浮置扩散区13和参考电位(例如地电位)之间。传输晶体管15c和光电转换元件11c串联在浮置扩散区13和参考电位(例如地电位)之间。传输晶体管15d和光电转换元件11d串联在浮置扩散区13和参考电位(例如地电位)之间。

[0029] 传输晶体管15a通过栅极连接至(gated to)传输栅极线TX(i)a并由其控制，所述传输栅极线TX(i)a连接至行(i)的每一单位有源像素P。传输晶体管15b通过栅极连接至传输栅极线TX(i)b并由其控制，所述传输栅极线TX(i)b连接至行(i)的每一单位有源像素P。传输晶体管15c通过栅极连接至传输栅极线TX(i)c并由其控制，所述传输栅极线TX(i)c连接至行(i)的每一单位有源像素P。传输晶体管15d通过栅极连接至传输栅极线TX(i)d并由其控制，所述传输栅极线TX(i)d连接至行(i)的每一单位有源像素P。

[0030] 浮置扩散区13连接至驱动晶体管17的栅极，驱动晶体管17和选择晶体管19串联在基准电压(例如Vdd)和输出线Vout之间。选择晶体管19通过栅极连接至选择线SEL(i)并由其控制，所述选择线SEL(i)连接至行(i)的每一单位有源像素P。复位晶体管18连接在基准电压(例如Vdd)和浮置扩散区13之间，复位晶体管18通过栅极连接至复位线RX(i)并由其控制，所述复位线RX(i)连接至行(i)的每一单位有源像素P。

[0031] 在运行过程中，单位有源像素P(i，j+1)的光电转换元件11a到11d俘获入射光，并将俘获的光转换为电荷。可以有选择地通过光电二极管或光闸型图像元件实现光电转换元件11a到11d，但是也可以采用其他类型的光电转换器件。在传输栅极线TX(i)a到TX(i)d的控制下，分别通过传输晶体管15a到15d将电荷有选择地从光电转换元件11a到11d传输至浮置扩散区13。

[0032] 连接至浮置扩散区13的驱动晶体管17起着缓冲输出电压的源极跟随器(放大器)的作用。选择晶体管19响应于选择线SEL(i)，将输出电压有选择地传输至输出线Vout。最终，通过复位线RX(i)控制复位晶体管18，从而对浮置扩散区13内累积的电荷有选择地复位至参考电压电平(例如Vdd)。

[0033] 图4是说明根据本发明实施例的单位有源像素的有源区和晶体管栅极的布局的顶视图。

[0034] 参考图4，每一单位有源像素包括位于半导体衬底表面的四个(4)有源区图案A1到A4。衬底的非有源区可以是(例如)绝缘区，例如浅沟槽隔离(STI)区或硅局部氧化(LOCOS)区。或者，衬底的非有源区可以是(例如)结式隔离区，例如高反掺杂(counter-doped)杂质区。

[0035] 这一实例的第一有源区图案A1含有两个光电转换元件区PD1和PD2、浮置扩散区FD、传输栅极TG1和TG2、以及复位栅极RG。光电转换区PD1和PD2对应于图3的光电转换元件11a和11b，浮置扩散区FD对应于图3的浮置扩散区13，传输栅极TG1和TG2对应于图3的传输晶体管15a和15b，复位栅极RG对应于图3的复位晶体管18的栅极。

[0036] 这一实例的第二有源区图案A2含有两个光电转换元件区PD3和PD4、浮置扩散区FD、传输栅极TG3和TG4、以及伪栅极DG。光电转换区PD3和PD4对应于图3的光电转换元件11c和11d，浮置扩散区FD对应于图3的浮置扩散区13、传输栅极TG3和TG4对应于图3的传输晶体管15c和15d的栅极。

[0037] 第一有源区图案A1的浮置扩散区FD通过线路(未示出)电连接到第二有源区图案A2的浮置扩散区FD。可选地配备伪栅极DG，以与第一有源区图案A1的栅极图案布局匹配。

[0038] 第三有源区图案A3含有源极跟随器栅极SFG，第四有源区图案A4含有行选择栅极RSG。行选择栅极RSG对应于图3的选择晶体管19的栅极，源极跟随器栅极SFG对应于图3的驱动晶体管17的栅极。

[0039] 仍然参考图4，第一有源区图案A1包括分别含有光电转换元件PD1和PD2的两个垂直对准的有源区部分a11和a12。出于解释的目的，将垂直方向定义为图4中的虚线“x”，其与图3所示的APS阵列的列方向一致。每一有源区部分a11和a12具有多面多边形外边界(multi-faceted polygonal outerperipheries)。意在使这些外边界大约成圆形，从而与位于光电转换区PD1和PD2之上的微透镜(未示出)的构造尽可能紧密相符。而且，在这一实施例的实例中，通过本地间隔SL将有源区部分a11和a12隔开，有源区部分a11和a12关于位于二者中央的水平轴基本界定了相互的镜像。所述水平方向平行于图4中的虚线“y”，并且平行于图3的行方向。

[0040] 通过第一有源区图案A1的有源区部分c1在相对的拐角处连接有源区部分a11和a12。如图所示，有源区部分c1含有至少一部分浮置扩散区FD。在位于所述第一传输栅极TG1之下的有源区部分a11和/或c1内界定传输栅极沟道区，在位于所述第二传输栅极TG2之下的有源区部分a12和/或c1内界定另一传输栅极沟道区。

[0041] 有源区部分a11和a12的其他拐角(即未连接至有源区部分c1的拐角)包括带有缺口的或缩进的外围部分，以考虑到邻接的单位有源像素部分的贴近放置。在下文中将参照图5对所述实施例的这一方面进行更为详细的说明。

[0042] 仍然参照图4，第一有源区图案A1还包括从有源区部分c1沿水平方向向外延伸的有源区扩展部分b。在位于复位栅极RG之下的有源区部分c1和/或b内界定复位栅极沟道区。尽管未示出，但是可以将有源区扩展部分b连接至参考电位(例如Vdd)。

[0043] 第二有源区图案A2包括分别含有光电转换元件PD3和PD4的两个垂直对准的有源区部分a21和a22。再一次，将垂直方向定义为图4中的虚线“x”，其与图3所示的APS阵列的列方向一致。每一有源区部分a21和a22具有多面多边形外边界，其意在大致成圆形。通过本地间隔SL将有源区部分a21和a22隔开，有源区部分a21和a22关于位于二者中央的水平轴(平行于“y”或行方向)基本界定了相互的镜像。

[0044] 通过第二有源区图案A2的有源区部分c2在相对的拐角处连接有源区部分a21和a22。如图所示，有源区部分c2含有至少一部分浮置扩散区FD。在位于所述第一传输栅极TG3之下的有源区部分a21和/或c2内界定传输栅极沟道区，在位于所述第二传输栅极TG4之下的有源区部分a22和/或c2内界定另一传输栅极沟道区。

[0045] 有源区部分a21和a22的其他拐角(即未连接至有源区部分c2的拐角)包括带有缺口的或缩进的外围部分，以考虑到邻接的单位有源像素部分的贴近放置。在下文中将参照图5再次对所述实施例的这一方面进行更为详细的说明。

[0046] 通过有源像素间隔SAP将第一和第二有源区图案A1和A2分开，所述第一和第二有源区图案A1和A2关于位于二者中央的水平轴(平行于“y”或行方向)基本界定了相互的镜像。优选地，参考图4，有源像素间隔SAP基本与本地间隔SL相同。

[0047] 如图4所示，第三有源区图案A3在垂直方向延长，并在第一和第二有源区图案A1和A2之间且与其分隔，所述第一和第二有源区图案A1和A2分别邻接所述第三有源区图案A3的下拐角和上拐角。而且，在这一实例中，第三有源区图案A3的左侧与有源区部分a11到a22的右侧基本垂直对齐。

[0048] 第四有源区图案A4也沿垂直方向延长，并与邻接其上拐角的第二有源区图案A2隔开。在这一实例中，第四有源区图案A4的左侧与有源区部分a11到a22的右侧基本垂直对齐。

[0049] 注意，浮置扩散区FD是读出存储节点区(readout storage node region)的例子，所述读出存储节点区用于读出光电转换元件区PD1到PD4累积的电荷。但是，本发明不限于采用浮置扩散区，相反，也可以实现其他类型的读出存储节点区。

[0050] 此外，图3的实施例意在实现图2的电路构造。但是，本发明不限于这种考虑，相反，也可以实现其他电路构造。

[0051] 另外，可以将有源区A1和A2合并成单个有源区，只要光电转换区PD1到PD4保持相互电隔离。例如，可以通过在所述有源区内形成杂质区实现这一点。

[0052] 图5示出了图4所示的有源区图案的阵列。

[0053] 共同参照图4和图5，将有源区图案A1/A2按列垂直对齐，按行水平对齐。这里将同一行内相邻的有源区图案A1/A2之间的距离定义为列间隔SC。这里将同一列内相邻的有源区图案A1/A2之间的距离定义为行间隔SR。而且，如前所述，这里将有源区部分A1和A2之间的间隔定义为有源像素间隔SAP，将有源区部分a11和a12(以及a21和a22)之间的间隔定义为本地间隔SL。

[0054] 第三有源区图案A3位于有源像素间隔SAP和列间隔SC的交叉处。此外，第三有源区图案A3沿列间隔SC的方向纵长延伸。如上所述，如图5所示，第一和第二有源区图案A1和A2的拐角带有缺口或缩进，从而为放置第三有源区图案A3留有足够空间。

[0055] 第四有源区图案A4位于所述行间隔SR和列间隔SC的交叉处。此外，第四有源区图案A4沿列间隔SC的方向纵长延伸。再一次，如图5所示，第一和第二有源区图案A1和A2的拐角带有缺口或缩进，从而为放置第四有源区图案A4留有足够空间。

[0056] 列间隔SC、行间隔SR、有源像素间隔SAP和本地间隔SL优选全部相同。而且，每一第三和第四有源图案区A3和A4的宽度优选与每一列间隔SC的宽度相同并一致。

[0057] 在每一行中，每一有源区图案A1的有源区扩展部分b延伸至列间隔SC之外，并位于相邻的有源区图案A1的有源区部分a11和a12之间。再一次，有源区图案A1的有源区部分a11和a12的拐角带有缺口或缩进，从而为放置相邻有源区图案A1的有源区扩展部分b留有足够空间。

[0058] 图4和图5所示实例的构造具有很多优点。例如，能够通过对列间隔SC、行间隔SR、有源像素间隔SAP和本地间隔SL的适当设计，容易地使光电转换区PD的中心PC之间的列间距P1和行间距P2得到均衡。此外，通过在同一行内的相邻有源区图案A1的部分a11和a12之间延伸每一有源区图案A1的部分b，提高了像素密度(即降低了间距)。而且，通过沿列间隔SC纵向放置有源区图案A2进一步提高了像素密度。

[0059] 本发明不限于图4和图5的具体实例。仅作为一个例子，可以将复位栅极RG放置在第三有源区图案A3内，而不是第一有源区图案A1内。而且，有源区图案A1和A2的外边界不一定与图4和图5的实例中所示的外边界相同。正如本领域技术人员所能够理解的，在不背离本发明的精神和范围的情况下可以做出各种变化。

[0060] 现在注意图6，图6示出了位于图5所示的阵列之上的阻挡层M。共同参照图4到图6，阻挡层M界定了多个在第一和第二有源区图案A1和A2的部分a11到a22之上对准的光孔隙(optical aperture)165。阻挡层M可以由(例如)铝或铜层形成，其作用在于防止光入射到浮置扩散区FD和读出电路(TG1、TG2、RG、RSG和SFG)上。

[0061] 在本实施例的优选实例中，列间隔SC、行间隔SR、有源像素间隔SAP和本地间隔SL全部相等。在这种情况下，阻挡层M的水平宽度WR_odd和WR_even，以及垂直宽度WC_odd和WC_even基本相同。

[0062] 在图6中，字母R、G和B分别表示红色、绿色和蓝色滤色器区域。正如本领域技术人员所能够理解的，在图6的实例中，将R、G和B滤色器布置成所谓的Bayer图案。

[0063] 图7示出了根据本发明实施例的APS阵列的微透镜的位置的实例。如该图所示，多个微透镜200分别位于诸如在上文中结合图4-6所描述的APS阵列的光电转换区之上。微透镜200的作用在于聚焦和过滤入射光并将其入射到下部的光电转换区上。

[0064] 在图7中，附图标记F表示每一透镜200的焦点，附图标记PC表示每一下部光电转换区的重心。如图所示，可以在APS阵列的选定区域内有意偏移焦点F和中心PC，以补偿跨越APS阵列的表面入射的光的不同角度。例如，如图7所示，可以在APS阵列的左侧和右侧部分偏移焦点F和中心PC，而在APS阵列的中央部分则将焦点F和中心PC对准。

[0065] 图8是说明沿图7的A-A′线得到的示意性截面图的实例。

[0066] 参考图8，在具有p型外延层107的n型掺杂半导体衬底101内形成含有销连接(pinning)层114和光电二极管区112的光电转换元件110。在这一实例中，还通过注入诸如碳、锗或其组合的IV族原子形成聚集层(gatheringlayer)103(作用在于降低暗电流，减少白缺陷)。

[0067] 在衬底表面内形成隔离区109，以界定有源区图案(例如图4中的A1和A2)。之后，在衬底101上形成厚度大约为5到 的栅极介电层134。例如，栅极介电层134可以由下述材料形成：SiO2、SiON、SiN、Al2O3、Si3N4、GexOyNz、GexSiyOz、HfO2、ZrO2、Al2O3、Ta2O5或其中两种或更多种的组合。

[0068] 之后形成栅电极136和栅极间隔体138，以界定传输晶体管、驱动(源极跟随器)晶体管(未示出)和行选择晶体管(未示出)。例如，栅电极136可以由下述材料构成：多晶硅、W、Pt、Al、TiN、Co、Ni、Ti、Hf、Pt或其中两种或更多种材料的组合，栅极间隔体138可以由SiO2、SiN或其组合形成。如图8所示，还形成了掺有n型杂质的浮置扩散区120和掺有p型杂质的销连接层114。

[0069] 图8的附图标记170表示在衬底101之上形成的一个或更多层间介质(ILD)层，附图标记145和155表示在ILD层170之内形成的导电线。形成连接浮置扩散区120和导电线145的导电塞140，形成将传输栅极130电连接至第二导电线155的导电塞150。导电塞140和150，以及导电线145和155可以由，例如，多晶硅和/或诸如铝或铜的金属形成。

[0070] 在ILD170中还形成了由，例如，铝、铜或其他金属材料构成的阻挡层160。阻挡层160对应于图6中示出的阻挡层M。在ILD170之上依次形成第一平面化层180、滤色器图案190和第二平面化层195，之后，在第二平面化层195之上形成微透镜200。如上文结合图7所述，可以有意偏移微透镜200的焦点，以补偿在整个APS阵列表面入射的光的不同入射角。

[0071] 图9是解释根据本发明实施例的共享式二像素APS阵列的运行实例的时序图。具体而言，这里给出的实例为“电荷求和(charge summation)”过程，其中对来自两个光电转换区的电荷求和，以获得单个光强值。在这一实施例中，APS阵列的滤色器布置成如图5所示的Bayer构造。在活动图像模式中电荷求和尤为有用，在该模式中由APS阵列提供大量的数据，其可能超过图像信号处理器的处理能力。

[0072] 共同参考图2、图5和图9，APS阵列的每一行中的光电转换元件11同时视入射到其上的光的情况累积电荷。下述解释与图2中的像素P(i，j+1)相关。这里假设像素P(i，j+1)对应于图5所示的第二列光电转换区。这些光电转换区分别具有图5中自上而下的绿色G、蓝色B、绿色G和蓝色B滤色器。

[0073] 在时刻t0，将选择线SEL(i)驱动为HIGH，由此激活(开启)选择晶体管19。接下来，向复位线RX(i)施加时钟脉冲，复位晶体管18响应所述时钟脉冲将浮置扩散区13复位至电源电压(例如Vdd)。

[0074] 在时刻t1到t2之间，向第一传输线TX(i)a施加信号脉冲，从而激活第一传输晶体管15a，将光电转换元件11a(绿色G)内的电子传输至浮置扩散区13。将浮置扩散区13内的电荷施加到驱动晶体管17的栅极，从而在输出线Vout上产生相应的输出电压。将输出线Vout连接至相关二次抽样器CDS50(图1)，其保持输出Vout的电压电平，并将其与输出Vout的前一电压电平比较。

[0075] 之后，在时刻t2到t3之间，向第三传输线TX(i)c施加信号脉冲，从而激活第三传输晶体管15c，将光电转换元件11c(绿色G)内的电子传输至浮置扩散区13。将浮置扩散区13内的电荷施加到驱动晶体管17的栅极，从而在输出线Vout上产生相应的输出电压。

[0076] 然后，对如此从光电转换元件11a和11c获得的电荷求和，并得到有源单位像素的绿色G光强。

[0077] 之后，在时刻t4，再次向复位线RX(i)施加时钟脉冲，复位晶体管18再次响应所述时钟脉冲将浮置扩散区13复位至电源电压(例如Vdd)。

[0078] 在时刻t5到t6之间，向第二传输线TX(i)b施加信号脉冲，从而激活第二传输晶体管15b，将光电转换元件11b(蓝色B)内的电子传输至浮置扩散区13。再次将浮置扩散区13内的电荷施加到驱动晶体管的栅极，从而在输出线Vout上产生相应的输出电压。

[0079] 接着，在时刻t6到t7之间，向第四传输线TX(i)d施加信号脉冲，从而激活第四传输晶体管15d，将光电转换元件11d(蓝色B)内的电子传输至浮置扩散区13。将浮置扩散区13内的电荷施加到驱动晶体管17的栅极，从而在输出线Vout上产生相应的输出电压。

[0080] 然后，对这样从光电转换元件11b和11d获得的电荷求和，得到有源单位像素的蓝色B光强。

[0081] 之后，对APS阵列的每一其他行重复上述过程。

[0082] 如前所述，本发明不限于在上文中结合图2-9给出的具体实例。例如，注意图10，在图10中示出了根据本发明另一实施例的备选有源区图案布局。

[0083] 图10所示的有源区图案布局与图4所示布局的相似之处在于：包括四个(4)有源区图案A5、A6、A7和A8。但是，在图10所示的布局中省略了图4中的扩展部分b。此外，在图10中，复位栅极RG位于有源区图案A7之上，并且，在图10中，源极跟随器栅极SFG和选择栅极RSG均位于有源区图案A8之上。

[0084] 图11示出了根据本发明另一实施例的另一备选有源区图案布局。这一实施例也包括四个(4)有源区图案A9、A10、A11和A12。第一有源区图案A9包括位于图11所示的按矩阵排列的四个等间隔有源区部分a11、a12、a21和a22的中央的有源区部分c。有源区部分a11、a12、a21和a22分别含有光电转换区PD1到PD4。有源区部分c含有公共浮置扩散区FD，以及位于所述浮置扩散区FD和相应的有源区部分a11到a22之间的传输栅极TG1到TG4。

[0085] 如图11所示，将有源区部分a11、a12、a21和a22之间的水平间隔定义为有源像素行间隔SAPR，将垂直间隔定义为有源像素列间隔SAPC。行间隔SR、列间隔SC、有源像素行间隔SAPR和有源像素列间隔SAPC的宽度优选基本相等。

[0086] 有源区图案A10、A11和A12全部是细长的且沿垂直(列)方向纵向延伸。而且，如图11所示，有源区图案A10位于行间隔SR和有源像素列间隔SAPC的交叉处。有源区图案A11位于列间隔SC和有源像素行间隔SAPR的交叉处。最后，有源区图案A12位于行间隔SR和列间隔SC的交叉处。

[0087] 而且，在这一实施例的实例中，复位栅极RG位于有源区A10之上，源极跟随器栅极SFG位于有源区A11之上，选择栅极RSG位于有源区A12之上。

[0088] 图12示出了具有CMOS成像器件542的基于处理器的示范性系统，其中CMOS成像器件542包括根据本发明的上述实施例的图像传感器。所述基于处理器的系统是接收CMOS成像器件的输出的示范性系统。在不存在限制的情况下，这样的系统可以包括计算机系统、照相机系统、扫描仪、机器视觉系统、运输工具导航系统、电视电话、监视系统、自动聚焦系统、天体跟踪器系统、运动检测系统、图像稳定系统、移动电话，它们都可以采用本发明的实施例。

[0089] 参考图12，这一实例中基于处理器的系统一般包括中央处理器(CPU)544，例如，通过总线552与输入输出(I/O)装置546通信的微处理器。CMOS成像器件542由图像传感器的有源像素阵列提供的信号生成输出图象，并通过总线552或其他通信线路与系统通信。该系统还可以包括随机存取存储器(RAM)548，并且，就计算机系统而言，还可以包括诸如软磁盘驱动器554和显示器556的外围器件，所述外围器件也通过总线552与CPU544通信。还可以包括其他外围器件，例如闪存卡插槽等。还希望将处理器544、CMOS成像器件542和存储器548集成到单个集成电路(IC)芯片上。

[0090] 尽管在上文中已经结合其优选实施例对本发明进行了说明，但是本发明不受其限制。相反，对于本领域的普通技术人员而言，对优选实施例做出各种改变和修改将变得显而易见。自然，本发明不限于上述优选实施例。相反，本发明真正的精神和范围由权利要求界定。

[0091] 本申请分别要求于2005年7月9日和2005年7月26日提交的韩国专利申请No.10-2005-0061968和No.10-2005-0068102的优先权，在此将其全文引入以供参考。