本发明公开了一种图像传感器及具有该图像传感器的系统。所述图像传感器包括：单位有源像素的阵列，每个单位有源像素包括第一有源区和第二有源区，第一有源区包括多个光电转换区，第二有源区与第一有源区分开，其中第一有源区排列为行和列，从而在其之间界定行和列延伸间隙，且其中第二有源区位于在第一有源区之间界定的行和列延伸间隙的各交叉点。
1.一种图像传感器，包括：单位有源像素的阵列，每个所述单位有源像素包括第一有源区和第二有源区，所述第一有源区包括多个光电转换区，所述第二有源区与所述第一有源区分开，其中所述第一有源区排列为行和列，从而在它们之间界定行和列延伸间隙，且其中所述第二有源区位于在所述第一有源区之间界定的行和列延伸间隙的各个交叉点。
2.根据权利要求1所述的图像传感器，其中所述第一有源区每个均包括第一光电转换区、第二光电转换区和连接到所述第一和第二光电转换区的读出存储节点。
3.根据权利要求2所述的图像传感器，其中所述读出存储节点区是浮置扩散区。
4.根据权利要求3所述的图像传感器，其中每个所述第一有源区还包括位于所述第一光电转换区和所述浮置扩散区之间的第一传输栅极；和位于所述第二光电转换区和所述浮置扩散区之间的第二传输栅极。
5.根据权利要求4所述的图像传感器，其中每个所述第一有源区还包括复位栅极。
6.根据权利要求4所述的图像传感器，其中每个所述第二有源区包括源极跟随器栅极和选择栅极。
7.根据权利要求2所述的图像传感器，其中所述第一和第二光电转换区之间的间隙与在所述第一有源区之间界定的所述行和列延伸间隙的各宽度基本相同。
8.根据权利要求1所述的图像传感器，其中每个所述第二有源区的宽度与在所述第一和第二有源区之间界定的列延伸间隙的宽度基本相同。
9.根据权利要求1所述的图像传感器，其中所述单位有源像素的阵列的相邻光电转换区之间的节距在所述单位有源像素的行和列方向基本相同。
10.根据权利要求1所述的图像传感器，其中每个所述单位有源像素的第一和第二有源区由绝缘区分开。
11.根据权利要求1所述的图像传感器，其中每个所述单位有源像素的第一和第二有源区由反掺杂的杂质区分开。
12.一种图像传感器，包括有源像素阵列，所述有源像素阵列包括单位有源像素的阵列，每个所述单位有源像素包括在衬底中的第一有源区和延长的第二有源区，所述第一有源区包括在第一方向对齐的多个光电转换区，所述延长的第二有源区与所述第一有源区分开并在所述第一方向在长度方向上延伸，其中所述单位有源像素的阵列的第一有源区排列为行和列，从而在其之间界定行和列延伸间隙，且其中所述单位有源像素的阵列的第二有源区位于在所述第一有源区之间界定的行和列延伸间隙的各交叉点。
13.根据权利要求12所述的图像传感器，其中每个第一有源区还包括位于相邻的第一光电转换区和第二光电转换区之间的读出存储节点。
14.根据权利要求13所述的图像传感器，其中多个光电转换区的每个的外周由多边形界定，其中所述读出存储节点区位于每个第一有源区的相邻光电转换区的相对角区。
15.根据权利要求14所述的图像传感器，其中所述第一有源区还包括延长的延伸区，其从所述读出存储节点区在垂直于所述第一方向的第二方向在长度方向延伸。
16.根据权利要求15所述的图像传感器，其中每个第一有源区的所述延长延伸区在相邻的第一有源区的相邻的第一光电转换区和第二光电转换区之间延伸。
17.根据权利要求13所述的图像传感器，其中每个所述第一有源区还包括位于所述第一光电转换区和所述读出存储节点区之间的第一传输栅极；和位于所述第二光电转换区和所述读出存储节点区之间的第二传输栅极。
18.根据权利要求17所述的图像传感器，其中每个所述第一有源区还包括复位栅极。
19.根据权利要求17所述的图像传感器，其中每个所述第二有源区包括源极跟随器栅极和选择栅极。
20.一种图像传感器，包括有源像素阵列，所述有源像素阵列包括多个形成于衬底上的单位有源像素，所述多个单位有源像素包括相邻的第一和第二单位有源像素，每个所述第一和第二单位有源像素包括第一有源区和延长的第二有源区，所述第一有源区包括两个光电转换区，所述延长的第二有源区与所述第一有源区分开，其中所述第一和第二单元有源像素的光电转换区在第一方向对齐；以及其中所述第一单位有源像素的第二有源区在第一方向在长度方向延伸，且位于邻近所述第一和第二单位有源像素之间的边界，其中所述单位有源像素的阵列的第一有源区排列为行和列，从而在其之间界定行和列延伸间隙，且其中所述单位有源像素的阵列的第二有源区位于在所述第一有源区之间界定的行和列延伸间隙的各交叉点。
21.一种图像传感器，包括有源像素阵列，其中对于所述有源像素阵列的每个单位有源像素，读出电路由至少两个光电转换区共用，且其中相邻光电转换区之间的节距在所述有源像素阵列的列和行方向基本相同，其中每个单位有源像素包括第一有源区和从所述第一有源区分开的第二有源区，以及其中所述单位有源像素的阵列的第一有源区排列为行和列，从而在其之间界定行和列延伸间隙，且其中所述单位有源像素的阵列的第二有源区位于在所述第一有源区之间界定的行和列延伸间隙的各交叉点。
22.根据权利要求21所述的图像传感器，其中所述至少两个光电转换区包含在每个单位有源像素的所述第一有源区中。
23.根据权利要求22所述的图像传感器，其中每个所述单位有源像素的所述第一有源区还包括读出存储节点区。
24.根据权利要求23所述的图像传感器，其中每个所述第一有源区还包括：位于所述第一光电转换区和所述读出存储节点区之间的第一传输栅极；和位于所述第二光电转换区和所述读出存储节点区之间的第二传输栅极。
25.根据权利要求24所述的图像传感器，其中每个所述第一有源区还包括复位栅极。
26.根据权利要求25所述的图像传感器，其中每个所述第二有源区包括源极跟随器栅极和选择栅极。
27.一种基于处理器的系统，其包括处理器、存储器和连接到数据总线的图像传感器，所述图像传感器包括有源像素阵列，其中对于有源像素阵列的每个单位有源像素，读出电路由至少两个光电转换区共用，且其中相邻光电转换区之间的节距在有源像素阵列的列和行方向基本相同，其中每个单位有源像素包括第一有源区和从所述第一有源区分开的第二有源区，以及其中所述单位有源像素的阵列的第一有源区排列为行和列，从而在其之间界定行和列延伸间隙，且其中所述单位有源像素的阵列的第二有源区位于在所述第一有源区之间界定的行和列延伸间隙的各交叉点。
28.根据权利要求27所述的基于处理器的系统，其中至少两个所述光电转换区包含在每个单位有源像素的所述第一有源区中。
包括有源像素传感器阵列的图像传感器及具有其的系统
技术领域
[0001] 本发明总体涉及图像传感器及具有该图像传感器的系统。更具体而言，本发明涉及其中其读出电路由两个或更多的传感器元件共用的有源像素传感器及具有该图像传感器的系统。
背景技术
[0002] 图像传感器的某些类型利用了光检测器来捕获入射光并将该光转换为能够进行图像处理的电荷。示例包括互补金属氧化物半导体(CMOS)图像传感器(CIS)。CIS器件一般由耦合到CMOS控制电路的模拟传感电路表征。模拟传感电路包括光检测器的阵列，其具有存取器件(例如，晶体管)用于连接到字线和位线。CMOS控制单元包括定时发生器和各种图像处理电路，比如行解码器、列解码器、列放大器、输出放大器等。一般而言，CIS器件的设置与CMOS存储器件的设置类似。
[0003] 图1是CMOS图像传感器(CIS)的示例的方框图。图1的CMOS图像传感器一般包括有源像素传感器(APS)阵列10、定时发生器20、行解码器30、行驱动器40、相关双采样和数字转换(CDS)电路50、模数转换器(ADC)60、锁存电路70和列解码器80。
[0004] 本领域的普通技术人员非常熟悉在图1中表示的CIS的操作，且这里将省略对其详细的描述。然而，一般而言，定时发生器20控制行解码器30和列解码器80的操作时序。行驱动器40响应行解码器30以选择性地激活有源像素阵列10的行。CDS50和ADC60响应列解码器80和锁存电路70来采样并输出有源像素阵列10的列电压。在该示例中，图像数据从锁存电路70输出。
[0005] APS阵列10包含排列为行和列的多个有源单位像素。每个有源单位像素包括光电转换器件和用于将光电转换器件的电荷传输到输出线的读出电路。
[0006] 现参考图2，图2是图1所示的APS阵列10的有源像素22的示例的等效电路图。
[0007] 有源像素22的光电转换元件PD(例如，光电二极管、光栅型图像元件等)捕获入射光并将捕获的入射光转换为电荷。该电荷被选择性地从光电转换元件PD经由传输晶体管TX传输到浮置扩散区FD。传输晶体管TX由传输栅TG信号控制。浮置扩散区FD连接到驱动晶体管Dx的栅极，该驱动晶体管Dx作为缓冲输出电压的源极跟随器(放大器)。输出电压由选择晶体管Sx选择性地作为输出电压OUT传输。选择晶体管Sx由施加到选择晶体管Sx的栅极的行选择信号SEL控制。最后，复位晶体管Rx由复位信号RS控制以选择性地将在浮置扩散区FD中累积的电荷复位到参考电平。
[0008] 需要注意的是，可以选择性地省略图2中所示的一个或多个晶体管。例如，浮置扩散区FD可以电连接到光电转换元件PD，在该情形可以省略传输晶体管TX。作为另一示例，驱动晶体管Dx可以电连接到输出线OUT，在该情形则可以省略选择晶体管Sx。
[0009] 在增加像素密度的尝试中，公知将CIS如此配置，从而其单位有源像素均包含共用公共读出电路的多个光电转换元件PD。然而，常规的共用的像素CIS配置和布局的缺点在于光电转换元件PD由比较小的光电转换区域界定。另外，光电转换区域在行和/或列的方向以不等的节距彼此分开。于是，这些CIS器件的转换效率和/或图像品质被不利地影响。
发明内容
[0010] 根据本发明的一方面，提供了一种图像传感器，其包括单位有源像素的阵列。每个单位有源像素包括第一有源区和第二有源区，第一有源区包括多个光电转换区，第二有源区与第一有源区分开。第一有源区排列为行和列，从而在其之间界定行和列延伸间隙，第二有源区位于在第一有源区之间界定的行和列延伸间隙的各交叉点。
[0011] 根据本发明的另一方面，提供了一种图像传感器，其包括有源像素阵列，所述有源像素阵列包括单位有源像素的阵列。每个单位有源像素包括在衬底中的第一有源区和延长的第二有源区。第一有源区包括在第一方向对齐的多个光电转换区，延长的第二有源区与第一有源区分开并在第一方向在长度方向延伸。
[0012] 根据本发明的又一方面，提供了一种图像传感器，其包括有源像素阵列，所述有源像素阵列包括多个形成于衬底上的单位有源像素。多个单位有源像素包括相邻的第一和第二单位有源像素。每个第一和第二单位有源像素包括第一有源区和延长的第二有源区，第一有源区包括两个光电转换区，延长的第二有源区与第一有源区分开。第一和第二单位有源像素的光电转换区在第一方向对齐，且第一单位有源像素的第二有源区在第一方向在第一长度延伸，且位于邻近第一和第二单位有源像素之间的边界。
[0013] 根据本发明的又一个方面，提供了一种图像传感器，其包括有源像素阵列，其中对于有源像素阵列的每个单位有源像素，读出电路由至少两个光电转换区共用，且其中相邻光电转换区之间的节距在有源像素阵列的列和行方向基本相同。
[0014] 根据本发明的又一个方面，提供了一种系统，其包括处理器、存储器和连接到数据总线的图像传感器。图像传感器包括有源像素阵列，其中对于有源像素阵列的每个单位有源像素，读出电路由至少两个光电转换区共用，且其中相邻光电转换区之间的节距在有源像素阵列的列和行方向基本相同。
附图说明
[0015] 参考附图，从以下的详细描述，本发明的以上和其他特征和优点将变得更加显见，在附图中：
[0016] 图1是CMOS图像传感器(CIS)器件的方框图；
[0017] 图2是图1的CIS器件的有源像素阵列中的有源像素的等效电路图；
[0018] 图3是根据本发明的实施方式的有源像素传感器(APS)阵列的电路图；
[0019] 图4、5和6示出了根据本发明的实施方式的APS阵列的像素布局；
[0020] 图7示出了根据本发明的实施方式的APS阵列的微透镜的布局；
[0021] 图8是根据本发明的实施方式的有源像素的剖面图；
[0022] 图9是用于说明根据本发明的实施方式的APS阵列的操作的时序图；以及
[0023] 图10是根据本发明的实施方式的采用包含APS阵列的图像传感器的基于处理器系统的方框图。
具体实施方式
[0024] 现将提供几个优选的但非限制性的实施方式来描述本发明。
[0025] 图3是示出了本发明的非限制性实施方式的共用两像素的有源像素阵列(APS)的电路图。这里，用于“共用两像素的APS”指的是APS的光电转换元件对共用同一读出电路。每对光电转换元件和它们相关的读出电路在这里被称为“单位有源像素”。
[0026] 参考图3，共用两像素的APS包括排列为行(i、i+1...)和列(j、j+1、j+2、j+3、...)的多个单位有源像素P。每个单位有源像素P被相似地配置，且因此在下面仅描述单位有源像素P(i、j+3)。
[0027] 单位有源像素P(i、j+3)包括光电转换元件11a和11b的对11、传输晶体管15a和15b的对15、和公共浮置扩散区13。如图3所示，传输晶体管15a和光电转换元件11a在浮置扩散区13和参考电势(例如，接地)之间串联连接。相似地，传输晶体管15b和光电转换元件11b在浮置扩散区13和参考电势(例如，接地)之间串联连接。传输晶体管15a栅控(gate)于连接到行(i)的单位有源像素P的每个的传输栅线TX(i)a，且传输晶体管15b栅控于连接到行(i)的单位有源像素P的每个的传输栅线TX(i)b。
[0028] 浮置扩散区13连接到驱动晶体管17的栅极，且驱动晶体管17和选择晶体管19在参考电压(例如Vdd)和输出线Vout之间串联连接。选择晶体管19栅控于连接到行(i)的单位有源像素P的每个的选择线SEL(i)。复位晶体管18在参考电压(例如Vdd)和浮置扩散区13之间连接，并且栅控于连接到行(i)的单位有源像素P的每个的复位线RX(i)。
[0029] 在操作中，单位有源像素P(i、j+3)的光电转换元件11a和11b捕获入射光且将捕获的光转换为电荷。光电转换元件11a和11b可以选择性地通过光电二极管或光栅型图像元件实施，尽管还可以利用其它类型的光电转换器件。在传输栅线Tx(i)a和TX(i)b的控制下，电荷分别从光电转换元件11a和11b经由传输晶体管15a和15b被选择性地传输到浮置扩散区13。驱动晶体管17连接到浮置扩散区13，且充当用于缓冲输出电压的源极跟随器(放大器)。选择晶体管19响应选择线SEL(i)以选择性地将输出电压传输到输出线Vout。最后，复位晶体管18由复位线RX(i)控制以选择性地将在浮置扩散区13中积累的电荷复位(或偏置)为参考电平(例如，Vdd)。
[0030] 图4是根据本发明的实施方式的单位有源像素的有源区和晶体管栅极的布局的俯视图。
[0031] 参考图4，每个单位有源像素包括位于半导体衬底表面的两个(2)有源区图案A1和A2。衬底的非有源区例如可以为绝缘区，比如浅沟槽隔离(STI)区或硅局部氧化(LOCOS)区。或者，衬底的非有源区例如可以为结隔离区，比如高反掺杂的杂质区。
[0032] 第一有源区图案A1包含两个光电转换元件区PD1和PD2、浮置扩散区FD、传输栅极TG1和TG2和复位栅极RG。光电转换区PD1和PD2对应于图3的光电转换元件11a和11b，浮置扩散区FD对应于图3的浮置扩散区13，传输栅极TG1和TG2对应于图3的传输晶体管15a和15b的栅极，且复位栅极RG对应于图3的复位晶体管18的栅极。
[0033] 第二有源区图案A2包含行选择栅极RSG和源极跟随器栅极SFG。行选择栅极RSG对应于图3的选择晶体管19的栅极，且源极跟随器SFG对应于图3的驱动晶体管17的栅极。
[0034] 仍参考图4，第一有源区图案A1包括两个垂直对齐的有源区部分a’和a”，它们分别包含光电转换元件PD1和PD2。出于说明的目的，垂直方向由图4的虚线“x”界定，且与图3所示的APS阵列的列方向同向。每个有源区部分a’和a”具有多面多边形外周。这些外周旨在趋近圆形以与设置于光电转换区PD1和PD2上方的微透镜(未显示)的配置尽可能接近一致。而且，在该实施方式的示例中，有源区部分a’和a”由局部间隙SL分开且基本界定彼此相对于在它们之间中心的水平轴的镜像。水平轴由图4中的虚线“y”示出，且平行于图3的行方向。
[0035] 有源区部分a’和a”通过第一有源区图案A1的有源区部分c在相对角部连接。如图所示，有源区部分c包含浮置扩散区FD的至少一部分。传输栅极沟道区在第一传输栅极TG1下的有源区部分a’和/或c内界定，且另一传输栅极沟道区在第二传输栅极TG2下的有源区部分a”和/或c内界定。
[0036] 有源区部分a’和a”的其余角部(即，没有连接到有源区部分c的角部)包括有凹槽或压痕的周边部分，以允许相邻单位有源像素的部分的紧密相邻布置。本实施方式的该方面将参考图5在下面得到更详细的说明。
[0037] 仍参考图4，第一有源区图案A1还包括有源区部分b，其从有源区部分c在水平方向上向外延伸。复位栅极沟道区在复位栅极RG下的有源区部分c和/或b内界定。虽然未显示，有源区部分b连接到参考电势(例如，Vdd)。
[0038] 如图4所示，第二有源区图案A2在垂直方向延长且从第一有源区图案A2分开，并与第一有源区图案A2的下角部相邻。而且，在图中，第二有源区图案A2的左侧与有源区部分a’和a”的右侧基本垂直对齐。
[0039] 应该注意的是，浮置扩散区FD是读出存储节点区域的示例，其被利用来读出由光电转换元件区PD1和PD2积累的电荷。然而，本发明不限于使用浮置扩散区，而是可以实施其它类型的读出存储节点区。另外，图3的实施方式旨在实现图2的电路配置。然而，本发明不限于该方面，而是可以实施其它的电路配置。
[0040] 图5示出了图4所示的有源区图案的阵列。
[0041] 参考图4和5，有源区A1和A2在列方向垂直对齐且在行方向水平对齐。在同一行内的相邻有源区图案A1之间的距离在这里被定义为列间隙SC。在同一列内的相邻有源区图案A1之间的距离在这里被定义为行间隙SR。而且，如前所述，有源区部分a’和a”之间的距离在这里被定义为局部间隙SL。
[0042] 第二有源区图案A2位于列间隙SC和行间隙SR的交叉点。另外，第二有源区图案A2在列间隙SC的方向在长度方向延伸。如上所述，且如图5所示，有源区图案A1的角部有凹槽或有压痕以允许有足够的空间放置有源区图案A2。优选地，列间隙SC、行间隙SR和局部间隙SL的宽度均相同。而且，每个第二有源图案区A2的宽度与每个列间隙SC的宽度相同并一致。
[0043] 在每行内，每个有源区图案A1的有源区部分b延伸超过列间隙Sc且在相邻有源区图案A1的有源区部分a’和a”之间。而且，有源区图案A1的角部有凹槽或有压痕以允许有足够的空间放置相邻有源区图案A1的有源区部分b。
[0044] 图4和5所示示例的配置提供了许多优点。例如，光电转换区PD的中心PC之间的列节距P1和行节距P2可以容易地由列间隙SC、行间隙SR和局部间隙SL的适当的设计来使之相等。另外，通过在同一行中相邻有源区图案A1的部分a’和a”之间延伸每个有源区图案A1的部分b，提高了像素密度(即，减小了节距)。而且，通过在长度方向以列间隙SC定位有源区图案A2，进一步提高了像素密度。
[0045] 本发明不限于图4和5的特定示例。仅作为一个示例，复位栅极RG可以被放置在第二有源区图案A2中，而非第一有源区图案A1中。而且，有源区图案A1和A2的外周不需与图4和5的示例中所示的相同。如本领域的技术人员所认识的，其它的变化也是可能的，而不脱离本发明的精神和范围。
[0046] 现在将注意力转到图6，其示出了设置于图5的阵列上方的阻挡层M。同时参考图4到6，阻挡层M界定了在有源区图案A1的部分a’和a”上方对齐的多个光学开口165。阻挡层M例如可以由铝或铜层形成，且用于阻挡光入射到浮置扩散区FD和读出电路(TG1、TG2、RG、RSG和SFG)上。
[0047] 在本实施方式的优选示例中，列间隙SC、行间隙SR和局部间隙SL均相等。在该情形，阻挡层M的水平宽度WR_odd和WR_even以及垂直宽度WC_odd和WC_even基本相同。
[0048] 在图6中，字符R、G和B分别代表红、绿和蓝滤色器区。如本领域的技术人员理解的，在图6的示例中，R、G和B滤色器排列为所谓的Bayer图案。
[0049] 图7示出了根据本发明的实施方式的APS阵列的微透镜。如图所示，多个微透镜200分别设置于参考图4-6如上所述的APS阵列的光电转换区上方。微透镜200用于聚焦和滤波入射到下面的光电转换区上的光。
[0050] 在图7中，参考字符F代表每个透镜200的焦点，且参考字符PC代表每个下面的光电转换区的重心。如图所示，焦点F和中心PC可以在APS阵列的选定的区域中有意地偏移，以补偿光入射到整个APS阵列表面的不同的角度。例如，如图7所示，焦点F和中心PC可以在APS阵列的左和右部分偏移，而焦点F和中心PC可以在APS阵列的中央部分对齐。
[0051] 图8是显示沿图7的线A-A’所取的示意剖面图的示例。
[0052] 参考图8，包含钉扎层114和光电二极管区112的光电转换元件110形成于具有p型外延层107的n型掺杂的半导体衬底101中。在该示例中，通过注入IV族原子，比如碳、锗或其组合，还形成了收集层103(其用于减小暗电流和减少白缺陷)。
[0053] 隔离区109形成于衬底的表面中，从而界定有源区图案(例如，图4中的A1、A2)。然后栅极介电层134在衬底101上形成约5到 的厚度。栅极介电层134例如可以由
SiO2、SiON、SiN、Al2O3、Si3N4、GexOyNz、GexSiyOz、HfO2、ZrO2、Al2O3、Ta2O5或其两种或更多的组合。
[0054] 然后形成栅电极136和栅极间隙壁138，从而界定传输晶体管、驱动(源极跟随器)晶体管(未显示)、复位晶体管(未显示)和行选择晶体管(未显示)。栅电极136例如可以由多晶硅、W、Pt、Al、TiN、Co、Ni、Ti、Hf、Pt或其两种或更多的组合，且栅极间隙壁138例如可以由SiO2、SiN或其组合形成。浮置扩散区120用n型杂质掺杂，且还形成用p型杂质掺杂的钉扎层114，如图8所示。
[0055] 图8的参考标号170代表了形成于衬底101上方的一层或多层层间介电(ILD)层，且参考标号145和155代表了形成于ILD层170内的导电线。导电插塞140形成以连接浮置扩散区120和导电线145，且导电插塞150形成以将传输栅极130电连接到第二导电线155。导电插塞140和150以及导电线145和155例如可以由多晶硅和/或比如铝或铜的金属形成。
[0056] 在ILD层170中还形成阻挡层160，阻挡层160例如由铝、铜或其它金属材料制成。阻挡层160对应于图6所示的阻挡层M。第一平面化层180、滤色器图案190和第二平面化层195依次形成于ILD层170上方，且然后微透镜200形成于第二平面化层195上方。如结合图7在前所述，微透镜200的焦点可以有意地被偏移来补偿光入射到APS阵列的整个表面的不同角度。
[0057] 图9是用于说明根据本发明的实施方式的共用两像素的APS阵列的操作示例的时序图。
[0058] 共同参考图2和9，APS阵列的每行中的光电转换元件11同时累积基于入射到其上的光的电荷。以下的说明关于图2的像素P(i，j+3)。
[0059] 在时间t0，选择线SEL(i)被驱动为HIGH，由此激活(选通)选择晶体管19。随后，将时钟脉冲施加到复位线RX(i)，且复位晶体管18对其响应来将浮置扩散区13复位为电源电压(例如，Vdd)。
[0060] 在时间t1到t2期间，将信号脉冲施加到第一传输线TX(i)a，且因此激活了第一传输晶体管15a以将光电转换元件11a中的电子传输到浮置扩散区13。浮置扩散区13中的电荷被施加到驱动晶体管17的栅极，由此引起在输出线Vout上的相应的输出电压。输出线Vout连接到相关双采样器CDS50(图1)，其保持了输出Vout的电平，且将其与输出Vout的参考电平比较。
[0061] 然后，在时间t3，将时钟脉冲再次施加到复位线RX(i)，且复位晶体管18对其响应以再次将浮置扩散区13复位到电源电压(例如，Vdd)。
[0062] 在时间t4到t5期间，将信号脉冲施加到第二传输线TX(i)b，且因此激活了第二传输晶体管15b以将光电转换元件11b中的电子传输到浮置扩散区13。浮置扩散区13中的电荷被再次施加到驱动晶体管17的栅极，由此引起在输出线Vout上的相应的输出电压。
[0063] 然后对于APS阵列的每个其余的行重复上述的过程。
[0064] 图10示出了具有CMOS成像装置542的基于处理器的示范性系统，其中CMOS成像装置542包括根据本发明的上述实施方式的图像传感器。该基于处理器的系统是接收CMOS成像装置的输出的示范性系统。在不是限制性的情况下，这样的系统可以包括计算机系统、相机系统、扫描仪、机器视觉系统、车辆导航系统、可视电话、监视系统、自聚焦系统、星象跟踪仪系统、运动探测系统、图像稳定系统、移动电话，所有的系统均可以利用本发明的实施方式。
[0065] 参考图10，该示例的基于处理器的系统包括中央处理单元(CPU)544，例如一种通过总线552与输入/输出装置546通讯的微处理器。CMOS成像装置542从自图像传感器的有源像素阵列提供的信号产生输出图像，且还与该系统通过总线552或其它通讯链接通讯。该系统还可以包括随机存取存储器(RAM)548，且在计算机系统的情形还可以包括外设，比如软盘驱动器554、CD-ROM驱动器556和也通过总线552与CPU644通讯的显示器。还可以包括其它的外围装置，比如闪存卡槽等。也可以期望在单个集成电路(IC)芯片上集成处理器544、CMOS成像装置542和存储器548。
[0066] 虽然结合其优选实施方式在以上描述了本发明，但是本发明不被如此限制。而是，优选实施方式的各种改变和改进对于本领域的普通技术人员而言是明显的。因此，本发明不限于上述的优选实施方式，而是，本发明的真正的精神和范围由权利要求界定。
[0067] 本申请要求分别于2005年7月9日和2005年7月26日提交的韩国专利申请No.10-2005-0061968和No.10-2005-0068103的优先权，其全部内容引入于此作为参考。
