半导体装置转让专利
申请号 : CN200580005271.5
文献号 : CN1922728B
文献日 : 2010-05-05
发明人 : 岩田悠贵
申请人 : 罗姆股份有限公司
摘要 :
提供一种减少多个功能块间的信号干涉的半导体装置。在具有CSP结构的半导体装置(100)中，在半导体基板(40)上形成包含多个功能块的集成电路。多个外部电极(20)根据所连接的功能决被分类成多个外部电极群(210)、(220)，并且，以被分类的每个外部电极群的方式分成多个区域配置。在多个区域的交界区域敷设有与低阻抗的外部电极(20a)、(20b)、(20c)连接的再布线(30a)、(30b)、(30c)。
权利要求 :
1.一种半导体装置，其特征在于，
具有：半导体基板，其形成包含多个功能块的集成电路；以及多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子，其中，所述多个外部电极根据所连接的功能块被分类成多个外部电极群，并且，按照所分类的各个外部电极群分成多个区域地配置，在相邻的两个所述区域之间全都敷设与低阻抗的外部电极相连接的再布线，用于将该相邻的两个区域电阻断。
2.一种半导体装置，其特征在于，具有：
半导体基板，其形成包含多个功能块的集成电路；以及
多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子；
其中，所述多个外部电极根据所连接的功能块被分类成多个外部电极群，并且，按照所分类的各个外部电极群分成多个区域地配置，在所述多个区域的分界区域敷设一端与低阻抗的外部电极相连接、另一端电开放的再布线。
3.如权利要求1所述的半导体装置，其特征在于，在所述多个功能块之中，至少一个功能块是处理小信号的小信号电路。
4.如权利要求2所述的半导体装置，其特征在于，在所述多个功能块之中，至少一个功能块是处理小信号的小信号电路。
5.如权利要求1至4任一项所述的半导体装置，其特征在于，与所述低阻抗的外部电极连接的再布线是与外部接地端子连接的接地线或者与电源电压端子连接的电源线。
6.如权利要求1至4的任一项所述的半导体装置，其特征在于，与所述低阻抗的外部电极连接的所述再布线为多条并相互邻接地敷设。
7.如权利要求6所述的半导体装置，其特征在于，与所述低阻抗的外部电极连接的多个所述再布线中的两条是接地线和电源线、接地线和接地线或者电源线和电源线中的任何一种组合。
8.如权利要求6所述的半导体装置，其特征在于，与所述低阻抗的外部电极连接的再布线按照接地线、电源线、接地线的三条的顺序邻接地敷设。
9.如权利要求1或3所述的半导体装置，其特征在于，与所述低阻抗的外部电极连接的所述再布线由其两端与所述低阻抗的外部电极连接。
10.如权利要求1至4的任一项所述的半导体装置，其特征在于，与所述低阻抗的外部电极连接的再布线是多层。
说明书 :
技术领域
本发明涉及半导体装置，特别是涉及利用再布线的半导体装置。
背景技术
伴随着近年来的移动电话、PDA(Personal Digital Assistance)等的信息终端设备的小型化，对于内部所使用的LSI等的半导体装置的小型化的要求正在提高。在这样的状况下，被称为BGA(Ball Grid Array)结构的安装技术正受到关注。
所谓BGA结构，不是如以往的QFP(Quad Flat Package)结构那样由引线框与基板连接，而是利用被称为焊料突起或者焊料球的设置在半导体装置的表面的端子与基板连接。根据这种BGA结构，能够在半导体装置的整个表面具有与外部连接的端子，由于不需要部件周围的引线框，所以能够大幅度地削减安装面积。
利用这样的BGA结构，开发出了被称为CSP(Chip Size Package)技术的半导体芯片的面积与安装面积成为相同程度的封装技术。另外，也已开发出了在半导体芯片上不通过基板而直接形成焊料突起的称为WL-CSP(WaferLevel CSP)的技术，促进了半导体装置的小型化(专利文献1)。
适用这样的CSP技术的半导体装置，如专利文献1的图1所示，多数情况下是在半导体装置的表面规则地配置由焊料突起形成的外部连接端子，并与印刷基板连接。
另一方面，在半导体基板上形成半导体集成电路，用于进行信号的输入输出的电极焊盘与QFP结构的情况相同，多是配置在半导体集成电路的外周部。形成在该半导体集成电路上的外周部的电极焊盘通过再布线层引到规则地配置的焊料突起的位置进行电连接。
专利文献1：特开2003-297961号公报
在适用CSP技术的半导体装置中，能够减小安装面积，但相反，各端子间的距离变得接近。特别是在WL-CSP技术中，由于利用再布线将信号从半导体芯片表面的电极引到突起的位置，并由被称为接线柱的电极部分与突起连接，所以各电极间的寄生电容的存在不能忽略，各电极端子间的串扰或噪声的引入等成为问题。
所谓BGA结构，不是如以往的QFP(Quad Flat Package)结构那样由引线框与基板连接，而是利用被称为焊料突起或者焊料球的设置在半导体装置的表面的端子与基板连接。根据这种BGA结构，能够在半导体装置的整个表面具有与外部连接的端子，由于不需要部件周围的引线框，所以能够大幅度地削减安装面积。
利用这样的BGA结构，开发出了被称为CSP(Chip Size Package)技术的半导体芯片的面积与安装面积成为相同程度的封装技术。另外，也已开发出了在半导体芯片上不通过基板而直接形成焊料突起的称为WL-CSP(WaferLevel CSP)的技术，促进了半导体装置的小型化(专利文献1)。
适用这样的CSP技术的半导体装置，如专利文献1的图1所示，多数情况下是在半导体装置的表面规则地配置由焊料突起形成的外部连接端子，并与印刷基板连接。
另一方面，在半导体基板上形成半导体集成电路，用于进行信号的输入输出的电极焊盘与QFP结构的情况相同，多是配置在半导体集成电路的外周部。形成在该半导体集成电路上的外周部的电极焊盘通过再布线层引到规则地配置的焊料突起的位置进行电连接。
专利文献1：特开2003-297961号公报
在适用CSP技术的半导体装置中，能够减小安装面积，但相反，各端子间的距离变得接近。特别是在WL-CSP技术中，由于利用再布线将信号从半导体芯片表面的电极引到突起的位置，并由被称为接线柱的电极部分与突起连接，所以各电极间的寄生电容的存在不能忽略，各电极端子间的串扰或噪声的引入等成为问题。
发明内容
本发明是鉴于这样的课题而形成的，其目的在于提供一种减少多个功能块间的信号干涉的半导体装置。
为了解决上述课题，本发明的一种方式的半导体装置，其具有：半导体基板，其形成包含多个功能块的集成电路；以及多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子。多个外部电极根据所连接的功能块被分类成多个外部电极群；并且，按照所分类的各个外部电极群分成多个区域地配置，在相邻的两个所述区域之间全都敷设与低阻抗的外部电极相连接的再布线，用于将该相邻的两个区域电阻断。
本发明另一种方式的半导体装置包括：半导体基板，其形成包含多个功能块的集成电路；以及多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子；其中，所述多个外部电极根据所连接的功能块被分类成多个外部电极群，并且，按照所分类的各个外部电极群分成多个区域地配置，在所述多个区域的分界区域敷设一端与低阻抗的外部电极相连接、另一端电开放的再布线。
所谓“设置在集成电路上的多个电极焊盘”是指为了对构成集成电路的电路元件供给信号、引出信号或者接地等而设置的电极焊盘。另外，所谓“外部电极”是指焊料突起、焊料球或者接线柱等作为与外部电路的连接端子起作用的电极。
根据该方式，在集成电路中，通过将不希望有信号干涉的多个功能块分成多个区域形成，进而将与各自的功能块连接的外部电极分成多个区域配置，并将外部电极彼此利用成为低阻抗的再布线进行电阻断，能够减少由再布线分开的多个区域间的信号干涉。
可以是在多个功能块中，至少一个功能块是处理小信号的小信号电路。
另外，也可以是在多个功能块中，其它的功能块是处理大信号的大信号电路。
所谓处理小信号的小信号电路是指例如进行数字信号处理的电路、或模拟控制电路等，所谓处理大信号的大信号电路是指包含功率晶体管的处理大电流或高电压的电路，但小信号电路和大信号电路也可以用信号电平的相对关系区分。
也可以是与低阻抗的外部电极连接的再布线是与外部接地端子连接的接地线或与电源电压端子连接的电源线。
在把与敷设在多个区域的交界区域的低阻抗的外部电极连接的再布线作为接地线的情况下，由于信号在外部的接地端子放出，所以能够减少多个区域间的信号干涉。另外，通过把该再布线作为电源线，由于能够通过与外部连接的旁路电容器等放出信号，所以能够减少多个区域间的信号干涉。
优选地该再布线在工艺规则允许的范围内粗地形成。
与低阻抗的外部电极连接的再布线可以是多条，并相互邻接地敷设。通过利用多条再布线分隔成多个区域，能够更适当地减少信号干涉。
与低阻抗的外部电极连接的多条再布线中的两条可以是接地线和电源线、接地线和接地线或者电源线和电源线中的任何一种组合。
与低阻抗的外部电极连接的再布线，可以按照接地线、电源线、接地线的三条的顺序邻接地敷设。
与低阻抗的外部电极连接的再布线可以由其两端与低阻抗的外部电极连接。
通过在作为屏蔽布线起作用的再布线的两端连接电源电压端子或接地端子等，能够降低再布线的阻抗而使电位稳定，从而能够更适当地减少多个区域间的信号干涉。
另外，在方法、装置、系统等之间相互置换以上的构成要素的任意的组合、本发明的构成要素或表现，作为本发明的方式是有效的。
通过本发明的半导体装置能够减少与不同的功能块连接的外部电极之间的信号干涉。
为了解决上述课题，本发明的一种方式的半导体装置，其具有：半导体基板，其形成包含多个功能块的集成电路；以及多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子。多个外部电极根据所连接的功能块被分类成多个外部电极群；并且，按照所分类的各个外部电极群分成多个区域地配置，在相邻的两个所述区域之间全都敷设与低阻抗的外部电极相连接的再布线，用于将该相邻的两个区域电阻断。
本发明另一种方式的半导体装置包括：半导体基板，其形成包含多个功能块的集成电路；以及多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子；其中，所述多个外部电极根据所连接的功能块被分类成多个外部电极群，并且，按照所分类的各个外部电极群分成多个区域地配置，在所述多个区域的分界区域敷设一端与低阻抗的外部电极相连接、另一端电开放的再布线。
所谓“设置在集成电路上的多个电极焊盘”是指为了对构成集成电路的电路元件供给信号、引出信号或者接地等而设置的电极焊盘。另外，所谓“外部电极”是指焊料突起、焊料球或者接线柱等作为与外部电路的连接端子起作用的电极。
根据该方式，在集成电路中，通过将不希望有信号干涉的多个功能块分成多个区域形成，进而将与各自的功能块连接的外部电极分成多个区域配置，并将外部电极彼此利用成为低阻抗的再布线进行电阻断，能够减少由再布线分开的多个区域间的信号干涉。
可以是在多个功能块中，至少一个功能块是处理小信号的小信号电路。
另外，也可以是在多个功能块中，其它的功能块是处理大信号的大信号电路。
所谓处理小信号的小信号电路是指例如进行数字信号处理的电路、或模拟控制电路等，所谓处理大信号的大信号电路是指包含功率晶体管的处理大电流或高电压的电路，但小信号电路和大信号电路也可以用信号电平的相对关系区分。
也可以是与低阻抗的外部电极连接的再布线是与外部接地端子连接的接地线或与电源电压端子连接的电源线。
在把与敷设在多个区域的交界区域的低阻抗的外部电极连接的再布线作为接地线的情况下，由于信号在外部的接地端子放出，所以能够减少多个区域间的信号干涉。另外，通过把该再布线作为电源线，由于能够通过与外部连接的旁路电容器等放出信号，所以能够减少多个区域间的信号干涉。
优选地该再布线在工艺规则允许的范围内粗地形成。
与低阻抗的外部电极连接的再布线可以是多条，并相互邻接地敷设。通过利用多条再布线分隔成多个区域，能够更适当地减少信号干涉。
与低阻抗的外部电极连接的多条再布线中的两条可以是接地线和电源线、接地线和接地线或者电源线和电源线中的任何一种组合。
与低阻抗的外部电极连接的再布线，可以按照接地线、电源线、接地线的三条的顺序邻接地敷设。
与低阻抗的外部电极连接的再布线可以由其两端与低阻抗的外部电极连接。
通过在作为屏蔽布线起作用的再布线的两端连接电源电压端子或接地端子等，能够降低再布线的阻抗而使电位稳定，从而能够更适当地减少多个区域间的信号干涉。
另外，在方法、装置、系统等之间相互置换以上的构成要素的任意的组合、本发明的构成要素或表现，作为本发明的方式是有效的。
通过本发明的半导体装置能够减少与不同的功能块连接的外部电极之间的信号干涉。
附图说明
图1是从电极焊盘侧看到的本发明的实施例的半导体装置的图；
图2是图1的2-2线剖面图；
图3是表示形成在半导体基板上的半导体集成电路的配置的图；
图4是表示实施例的半导体装置的变形例的图；
图5是表示实施例的半导体装置的另一变形例的图；
标记说明
10电极焊盘；20外部电极；30再布线；40半导体基板；42保护膜；48接线柱；50密封树脂；100半导体装置；210第一外部电极群；220第二外部电极群；300半导体集成电路；310小信号电路；320大信号电路。
图2是图1的2-2线剖面图；
图3是表示形成在半导体基板上的半导体集成电路的配置的图；
图4是表示实施例的半导体装置的变形例的图；
图5是表示实施例的半导体装置的另一变形例的图；
标记说明
10电极焊盘；20外部电极；30再布线；40半导体基板；42保护膜；48接线柱；50密封树脂；100半导体装置；210第一外部电极群；220第二外部电极群；300半导体集成电路；310小信号电路；320大信号电路。
具体实施方式
图1是从电极焊盘侧看到的本发明的实施例的半导体装置的图。半导体装置100有CSP结构，在同一图中表示出为进行与外部电路的信号的输入输出而在半导体基板40上设置的多个电极焊盘10、由焊料突起形成的外部电极20、再布线30。在以后的图中对相同的构成要素附以相同的符号，省略适当的说明。
外部电极20在半导体装置的表面成矩阵状配置。另外，电极焊盘10在半导体基板40的最外周包围集成电路而配置。外部电极20和电极焊盘10通过再布线30连接。
图2是图1的2-2线剖面图。该半导体装置100具有在半导体基板40上直接形成与外部连接的电极的WL-CSP结构。半导体装置100包括半导体基板40、用于钝化的保护膜42、电极焊盘10、再布线30、接线柱48、外部电极20、密封树脂50。
在半导体基板40的上面形成包含晶体管、电阻等电路元件的半导体集成电路，设置信号输入输出用的电极焊盘10。电极焊盘10通常由铝等材料形成。
保护膜42是氮化硅膜等，使电极焊盘10的上部开口地形成。再布线30由铜、铝、金等形成，其将信号从电极焊盘10引到成为最终的外部引出电极的形成位置的外部电极20的位置，并与接线柱48连接。柱状的接线柱48由金或铜等形成，将外部电极20和再布线30电连接。另外，也可以在保护膜42上层进一步利用氧化膜或聚酰亚胺等的树脂膜形成绝缘层，并在其上部形成再布线30
图3是表示在半导体基板40上形成的半导体集成电路300的配置的图。如该图所示，半导体集成电路300作为多个功能块包含小信号电路310和大信号电路320。由于在小信号电路310与大信号电路320之间产生的信号干涉成为电路的误操作或使由半导体集成电路300生成的信号的精度变差的原因，所以小信号电路310和大信号电路320分成两个区域形成。例如，小信号电路310包含为了生成基准电压或定电流所使用的带隙参考电路(バンドギヤツプリフアレンス回路)和数字模拟变换器等。另外，大信号电路320包含用于驱动负载电路的设置在输出级的功率晶体管等。
小信号电路310和大信号电路320，为了避免电气干涉，对于其各自分别地供给电源电压和接地电压。因此，小信号电路310及大信号电路320各自具有用于供给电源电压及接地电压的电极焊盘。
图中，电极焊盘10a、10c是用于向大信号电路320供给接地电位的电极焊盘，电极焊盘10b是用于向大信号电路320供给电源电压的电极焊盘.此外，电极焊盘10d是用于向小信号电路310供给电源电压的电极焊盘，电极焊盘10e是用于向小信号电路310供给接地电位的电极焊盘.
返回图1。多个外部电极20被分成与小信号电路310连接的第一外部电极群210和与大信号电路320连接的第二外部电极群220，而配置在两个区域。
与电极焊盘10相同，为了避免小信号电路310与大信号电路320之间的电气干涉，对于外部电极20也以每个功能块的方式供给电源电压及接地电压。
外部电极20a，是接地端子GND，其在半导体装置100的外部被接地，并通过再布线30a′与电极焊盘10a连接，向半导体集成电路300的大信号电路320供给接地电压。
外部电极20b，是电源电压Vdd，其与外部的电压源连接，并利用再布线30b′与电极焊盘10b连接，向半导体集成电路300的大信号电路320供给电源电压。
外部电极20c也与外部电极20a相同，是接地端子，通过再布线30c′与电极焊盘10c连接，向大信号电路320供给接地电压。
并且，本实施例的半导体装置100具有再布线30a～30c。该再布线30a～30c被敷设在分别配置第一外部电极群210和第二外部电极群220的区域的交界区域。再布线30a～30c分别与外部电极20a～20c连接
其中，外部电极20a、20c是固定为接地电位的端子，外部电极20b是固定为电源电压的端子，其任何一个都为低阻抗。因此，连接在这些外部电极20a～20c上的再布线30a～30c及再布线30a′～30c′的阻抗也被设定得低。
优选地敷设于第一外部电极群210和第二外部电极群220的交界区域的再布线30a～30c及再布线30a′～30c′尽可能粗地设计布线宽度，使再布线的阻抗降低。
如以上那样，在本实施例的半导体装置100中，多个外部电极20根据所连接的功能块被分类成第一、第二外部电极群210、220，并且，多个外部电极20按每个外部电极群被分成多个区域而配置。
另外，在第一外部电极群210和第二外部电极群220的交界区域敷设了连接在低阻抗的外部电极20上的再布线30a～30c、30a′～30c′。
利用再布线使第一外部电极群210和第二外部电极群220电阻断，能够通过低阻抗的再布线30a～30c及外部电极20向半导体装置100的外部放出由小信号电路310及大信号电路320产生的噪声信号，从而能够减少多个功能块之间的信号干涉。
根据本实施例的半导体装置100，由于使用再布线30将小信号电路310及大信号电路320之间分离，所以与使用半导体集成电路300上的多层铝布线分离的情况相比，不会使半导体基板40的面积、即芯片成本增加而能够使信号干涉减少。另外，由于再布线30的布线宽度在外部电极20之间在被允许的范围内能够使其尽量粗，所以能够更有效地分离小信号电路310和大信号电路320。
另外，在本实施例的半导体装置100中，由于使用再布线30a～30c、再布线30a′～30c′进行小信号电路310和大信号电路320的电分离，所以在封装工序之前，即在如图2所示的剖面图中，对保护膜42的下层能够按照以往那样进行设计。
图4是表示图1的半导体装置100的变形例的图。在图4的半导体装置100中，图3所示的小信号电路310进一步由虚线330分割成两个电路块310a、310b。另外，大信号电路320也由虚线340分割成两个电路块320a、320b。
伴随此，如图4所示，与各自的电路块310a、310b连接的外部电极20也被分成外部电极群210a和外部电极群210b.
在图4的半导体装置100的小信号电路310中敷设有再布线30d、30d′、30e、30e′。再配30d′与用于向小信号电路310供给电源电压的外部电极20d连接，再布线30e′与用于向小信号电路310供给接地电位的外部电极20e连接。再布线30d及再布线30e敷设在外部电极群210a和外部电极群210b的交界区域，将两外部电极群210a、210b之间电阻断。
同样，对大信号电路320，与由图3的虚线340分开的两个电路块320a、320b分别连接的外部电极群220a、220b，也由再布线30f、30f′、30g、30g′电阻断。
如图4所示，根据本变形例，对两个以上的外部电极群，也能够通过与成为低阻抗的外部电极连接的再布线进行分割而进行电分离，从而能够减少小信号电路310或者大信号电路320内部的电路块间的信号干涉。
这样的将小信号电路310或大信号电路320进一步分割成多个电路块并利用再布线进行电分离的技术，能够最佳地用于要在多通路地设置具有同一功能的电路的集成电路中防止各通路间的信号干涉的情况等。
图5是表示半导体装置100的另一变形例的图。在图5中，省略了与图1或图4相同的构成要素。在该半导体装置100中，外部电极20h、20h′是各自接地用的外部引出电极，外部电极20i、20i′各自成为电源电压供给用的电极。
在图5的半导体装置100中，再布线30h由其两端与低阻抗的外部电极20h、20h′连接。同样，再布线30i也由其两端与外部电极20i、20i′连接。
通过如再布线30h及30i那样由两端与外部电极连接，再布线30h及30i分别通过外部电极20h、20h′及20i、20i′与外部电路连接。其结果，与通过一个外部电极与外部电路连接的情况相比，由于连接电阻变成1/2，所以与图1或图4所示的半导体装置100相比，能进一步降低再布线的电阻。另外，在通过一个外部电极与外部电路连接的情况下，随着远离外部电极，再布线的电阻成分及电感成分增加，虽然因此再布线的阻抗变得不均匀，但通过在两端连接外部电极，能够均匀地降低再布线的阻抗。
其结果，根据图5所示的半导体装置100，由于能够通过外部电极20h、20h′、20i、20i′将小信号电路310及大信号电路320产生的噪声放出到外部电路，所以能够进一步适于减少小信号电路310和大信号电路320间的信号干涉。
上述实施例是举例说明，在它们的各构成要素和各处理工艺的组合上各种变形例是可能的，另外，本领域技术人员能够知道这样做成的变形例也在本发明的范围内。
在本实施例中，虽然对将半导体集成电路300分割成两个或四个功能块，并在与各功能块连接的外部电极群的交界区域敷设再布线的情况进行了说明，但分割的电路块的数量可以根据半导体装置100所要求的特性自由设定。
另外，在实施例中，虽然对小信号电路310及大信号电路320在半导体装置100的中央被分割，伴随此，第一、第二外部电极群210、220也在半导体装置100的中央被分割并配置的情况进行了说明，但不限定于此，也可以根据各电路的尺寸在任意位置进行分割。
此外，配置作为功能块的小信号电路310和大信号电路320的区域与配置与各自的功能块连接的第一、第二外部电极群210、220的区域不一定必须一致。例如，大信号电路320的一部分也可以与配置第一外部电极群210的区域的一部分重叠。
此外，对于敷设在多个外部电极群的交界区域的再布线的条数，可以考虑应该使功能块间的信号干涉减少到怎样的程度而决定。此外，在具有再布线30成为多层的CSP结构的半导体装置的情况下，也可以形成2层敷设在第一外部电极群和第二外部电极群的交界区域的再布线，从而能够进一步降低再布线的阻抗，进一步减少信号干涉。
此外，在本实施例中，虽然对敷设在第一外部电极群210和第二外部电极群220的交界区域的再布线30，与用于供给大信号电路320的电源电压及接地电压的外部电极20连接的情况进行了说明，但也可以是用于供给小信号电路310侧的电源电压、接地电压的外部电极20，还可以是它们的组合。
本发明能够适用于模拟电路、数字电路、模拟数字混载电路中的任何一种，另外，半导体制造工艺也能够适用于双极工艺、CMOS工艺、BiCMOS工艺中的任何一种。
产业上的利用可能性.
通过本发明的半导体装置，能够减少与不同的功能块连接的外部电极间的信号干涉。
外部电极20在半导体装置的表面成矩阵状配置。另外，电极焊盘10在半导体基板40的最外周包围集成电路而配置。外部电极20和电极焊盘10通过再布线30连接。
图2是图1的2-2线剖面图。该半导体装置100具有在半导体基板40上直接形成与外部连接的电极的WL-CSP结构。半导体装置100包括半导体基板40、用于钝化的保护膜42、电极焊盘10、再布线30、接线柱48、外部电极20、密封树脂50。
在半导体基板40的上面形成包含晶体管、电阻等电路元件的半导体集成电路，设置信号输入输出用的电极焊盘10。电极焊盘10通常由铝等材料形成。
保护膜42是氮化硅膜等，使电极焊盘10的上部开口地形成。再布线30由铜、铝、金等形成，其将信号从电极焊盘10引到成为最终的外部引出电极的形成位置的外部电极20的位置，并与接线柱48连接。柱状的接线柱48由金或铜等形成，将外部电极20和再布线30电连接。另外，也可以在保护膜42上层进一步利用氧化膜或聚酰亚胺等的树脂膜形成绝缘层，并在其上部形成再布线30
图3是表示在半导体基板40上形成的半导体集成电路300的配置的图。如该图所示，半导体集成电路300作为多个功能块包含小信号电路310和大信号电路320。由于在小信号电路310与大信号电路320之间产生的信号干涉成为电路的误操作或使由半导体集成电路300生成的信号的精度变差的原因，所以小信号电路310和大信号电路320分成两个区域形成。例如，小信号电路310包含为了生成基准电压或定电流所使用的带隙参考电路(バンドギヤツプリフアレンス回路)和数字模拟变换器等。另外，大信号电路320包含用于驱动负载电路的设置在输出级的功率晶体管等。
小信号电路310和大信号电路320，为了避免电气干涉，对于其各自分别地供给电源电压和接地电压。因此，小信号电路310及大信号电路320各自具有用于供给电源电压及接地电压的电极焊盘。
图中，电极焊盘10a、10c是用于向大信号电路320供给接地电位的电极焊盘，电极焊盘10b是用于向大信号电路320供给电源电压的电极焊盘.此外，电极焊盘10d是用于向小信号电路310供给电源电压的电极焊盘，电极焊盘10e是用于向小信号电路310供给接地电位的电极焊盘.
返回图1。多个外部电极20被分成与小信号电路310连接的第一外部电极群210和与大信号电路320连接的第二外部电极群220，而配置在两个区域。
与电极焊盘10相同，为了避免小信号电路310与大信号电路320之间的电气干涉，对于外部电极20也以每个功能块的方式供给电源电压及接地电压。
外部电极20a，是接地端子GND，其在半导体装置100的外部被接地，并通过再布线30a′与电极焊盘10a连接，向半导体集成电路300的大信号电路320供给接地电压。
外部电极20b，是电源电压Vdd，其与外部的电压源连接，并利用再布线30b′与电极焊盘10b连接，向半导体集成电路300的大信号电路320供给电源电压。
外部电极20c也与外部电极20a相同，是接地端子，通过再布线30c′与电极焊盘10c连接，向大信号电路320供给接地电压。
并且，本实施例的半导体装置100具有再布线30a～30c。该再布线30a～30c被敷设在分别配置第一外部电极群210和第二外部电极群220的区域的交界区域。再布线30a～30c分别与外部电极20a～20c连接
其中，外部电极20a、20c是固定为接地电位的端子，外部电极20b是固定为电源电压的端子，其任何一个都为低阻抗。因此，连接在这些外部电极20a～20c上的再布线30a～30c及再布线30a′～30c′的阻抗也被设定得低。
优选地敷设于第一外部电极群210和第二外部电极群220的交界区域的再布线30a～30c及再布线30a′～30c′尽可能粗地设计布线宽度，使再布线的阻抗降低。
如以上那样，在本实施例的半导体装置100中，多个外部电极20根据所连接的功能块被分类成第一、第二外部电极群210、220，并且，多个外部电极20按每个外部电极群被分成多个区域而配置。
另外，在第一外部电极群210和第二外部电极群220的交界区域敷设了连接在低阻抗的外部电极20上的再布线30a～30c、30a′～30c′。
利用再布线使第一外部电极群210和第二外部电极群220电阻断，能够通过低阻抗的再布线30a～30c及外部电极20向半导体装置100的外部放出由小信号电路310及大信号电路320产生的噪声信号，从而能够减少多个功能块之间的信号干涉。
根据本实施例的半导体装置100，由于使用再布线30将小信号电路310及大信号电路320之间分离，所以与使用半导体集成电路300上的多层铝布线分离的情况相比，不会使半导体基板40的面积、即芯片成本增加而能够使信号干涉减少。另外，由于再布线30的布线宽度在外部电极20之间在被允许的范围内能够使其尽量粗，所以能够更有效地分离小信号电路310和大信号电路320。
另外，在本实施例的半导体装置100中，由于使用再布线30a～30c、再布线30a′～30c′进行小信号电路310和大信号电路320的电分离，所以在封装工序之前，即在如图2所示的剖面图中，对保护膜42的下层能够按照以往那样进行设计。
图4是表示图1的半导体装置100的变形例的图。在图4的半导体装置100中，图3所示的小信号电路310进一步由虚线330分割成两个电路块310a、310b。另外，大信号电路320也由虚线340分割成两个电路块320a、320b。
伴随此，如图4所示，与各自的电路块310a、310b连接的外部电极20也被分成外部电极群210a和外部电极群210b.
在图4的半导体装置100的小信号电路310中敷设有再布线30d、30d′、30e、30e′。再配30d′与用于向小信号电路310供给电源电压的外部电极20d连接，再布线30e′与用于向小信号电路310供给接地电位的外部电极20e连接。再布线30d及再布线30e敷设在外部电极群210a和外部电极群210b的交界区域，将两外部电极群210a、210b之间电阻断。
同样，对大信号电路320，与由图3的虚线340分开的两个电路块320a、320b分别连接的外部电极群220a、220b，也由再布线30f、30f′、30g、30g′电阻断。
如图4所示，根据本变形例，对两个以上的外部电极群，也能够通过与成为低阻抗的外部电极连接的再布线进行分割而进行电分离，从而能够减少小信号电路310或者大信号电路320内部的电路块间的信号干涉。
这样的将小信号电路310或大信号电路320进一步分割成多个电路块并利用再布线进行电分离的技术，能够最佳地用于要在多通路地设置具有同一功能的电路的集成电路中防止各通路间的信号干涉的情况等。
图5是表示半导体装置100的另一变形例的图。在图5中，省略了与图1或图4相同的构成要素。在该半导体装置100中，外部电极20h、20h′是各自接地用的外部引出电极，外部电极20i、20i′各自成为电源电压供给用的电极。
在图5的半导体装置100中，再布线30h由其两端与低阻抗的外部电极20h、20h′连接。同样，再布线30i也由其两端与外部电极20i、20i′连接。
通过如再布线30h及30i那样由两端与外部电极连接，再布线30h及30i分别通过外部电极20h、20h′及20i、20i′与外部电路连接。其结果，与通过一个外部电极与外部电路连接的情况相比，由于连接电阻变成1/2，所以与图1或图4所示的半导体装置100相比，能进一步降低再布线的电阻。另外，在通过一个外部电极与外部电路连接的情况下，随着远离外部电极，再布线的电阻成分及电感成分增加，虽然因此再布线的阻抗变得不均匀，但通过在两端连接外部电极，能够均匀地降低再布线的阻抗。
其结果，根据图5所示的半导体装置100，由于能够通过外部电极20h、20h′、20i、20i′将小信号电路310及大信号电路320产生的噪声放出到外部电路，所以能够进一步适于减少小信号电路310和大信号电路320间的信号干涉。
上述实施例是举例说明，在它们的各构成要素和各处理工艺的组合上各种变形例是可能的，另外，本领域技术人员能够知道这样做成的变形例也在本发明的范围内。
在本实施例中，虽然对将半导体集成电路300分割成两个或四个功能块，并在与各功能块连接的外部电极群的交界区域敷设再布线的情况进行了说明，但分割的电路块的数量可以根据半导体装置100所要求的特性自由设定。
另外，在实施例中，虽然对小信号电路310及大信号电路320在半导体装置100的中央被分割，伴随此，第一、第二外部电极群210、220也在半导体装置100的中央被分割并配置的情况进行了说明，但不限定于此，也可以根据各电路的尺寸在任意位置进行分割。
此外，配置作为功能块的小信号电路310和大信号电路320的区域与配置与各自的功能块连接的第一、第二外部电极群210、220的区域不一定必须一致。例如，大信号电路320的一部分也可以与配置第一外部电极群210的区域的一部分重叠。
此外，对于敷设在多个外部电极群的交界区域的再布线的条数，可以考虑应该使功能块间的信号干涉减少到怎样的程度而决定。此外，在具有再布线30成为多层的CSP结构的半导体装置的情况下，也可以形成2层敷设在第一外部电极群和第二外部电极群的交界区域的再布线，从而能够进一步降低再布线的阻抗，进一步减少信号干涉。
此外，在本实施例中，虽然对敷设在第一外部电极群210和第二外部电极群220的交界区域的再布线30，与用于供给大信号电路320的电源电压及接地电压的外部电极20连接的情况进行了说明，但也可以是用于供给小信号电路310侧的电源电压、接地电压的外部电极20，还可以是它们的组合。
本发明能够适用于模拟电路、数字电路、模拟数字混载电路中的任何一种，另外，半导体制造工艺也能够适用于双极工艺、CMOS工艺、BiCMOS工艺中的任何一种。
产业上的利用可能性.
通过本发明的半导体装置，能够减少与不同的功能块连接的外部电极间的信号干涉。