电容性数模和模数转换器

摘要

本发明公开了一种包括电容性DAC的数模转换器(DAC)，所述电容性DAC包括N个第一电容和N个第一开关，其中N是大于1的整数，这N个第一电容并联连接并且具有第一端和第二端，N个第一开关将这N个第一电容的第二端中被选中的一个连接到公共节点，并且将这N个第一电容的第二端中未选中的那些连接到电压电势和参考电势之一。这N个第一电容的电容值基本相等。第二DAC与公共节点通信。

权利要求

1.一种数模转换器，包括：

串联连接到一起的X个电容性数模转换器，其中X是大于1的整数，并且其中所述X个电容性数模转换器中的每个包括：M个开关，其中M是大于1的整数；

信号输入；

信号输出；以及

M个电容，所述M个电容分别与所述M个开关通信，并且具有第一和第二端，并且具有基本相等的电容值，其中，所述M个开关将所述M个电容的所述第一端有选择地连接到所述信号输出，并且其中，当所述M个电容中未被选中的电容的所述第二端未被连接到所述信号输入时，所述M个开关将所述M个电容中被选中的一个的所述第二端连接到所述信号输入；

以及第一数模转换器，其具有与所述X个电容性数模转换器之一的所述信号输入通信的信号输出。

2.如权利要求1所述的数模转换器，还包括：

具有输入和输出的放大器；

与所述放大器的所述输入和所述输出通信的反馈电容，其中，在所述X个电容性数模转换器中的另一个的第一阶段中，所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第一端与参考电势通信，并且其中，在所述X个电容性数模转换器中的所述另一个的第二阶段中，所述放大器的所述输入与所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第一端有选择地通信。

3.如权利要求1所述的数模转换器，还包括：

具有输入和输出的放大器；

其中，在所述X个电容性数模转换器中的另一个的第一阶段中，所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第一端与参考电势通信，其中，在所述X个电容性数模转换器中的所述另一个的第二阶段中，所述放大器的所述输入与所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第一端有选择地通信，并且其中，在所述X个电容性数模转换器中的所述另一个的所述第二阶段中，所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第二端与所述放大器的所述输出通信。

4.如权利要求1所述的数模转换器，其中，所述第一数模转换器包括Y个电阻性数模转换器，其中Y是大于零的整数。

5.如权利要求4所述的数模转换器，其中，所述Y个电阻性数模转换器中的至少一个包括：信号输出；

串联连接在所述电压参考和所述参考电势之间的N个电阻；

所述N个电阻中选中的电阻与所述参考电势之间的N个节点；以及将所述Y个电阻性数模转换器中的所述一个的所述信号输出有选择地连接到所述N个节点中的一个的N个第二开关。

6.如权利要求1所述的数模转换器，还包括控制模块，所述控制模块有选择地生成开关信号来控制所述X个电容性数模转换器和所述第一数模转换器。

7.一种连续近似模数转换器，包括如权利要求1所述的数模转换器。

8.如权利要求7所述的连续近似模数转换器，还包括：放大器，其具有与所述X个电容性数模转换器之一有选择地通信的输入；

连续近似模块，其与所述放大器的输出通信；

译码模块，其与所述连续近似模块的输出通信，并且有选择地生成用于所述X个电容性数模转换器和所述第一数模转换器的开关信号。

9.如权利要求1所述的数模转换器，其中，所述第一数模转换器包括电容性数模转换器。

10.如权利要求9所述的数模转换器，其中，所述电容性数模转换器包括：信号输出；

放大器，其具有输入和输出，并且与所述信号输出通信；

并联连接并且具有第一端和第二端的M个第二电容，其中在所述电容性数模转换器的第一阶段中，所述第一端与参考电势有选择地通信，并且在所述电容性数模转换器的第二阶段中，所述第一端与所述放大器的所述输入有选择地通信；以及M个第二开关，用于在所述电容性数模转换器的所述第一阶段中，将所述M个第二电容的所述第二端有选择地连接到所述电压参考和所述参考电势之一，并且在所述电容性数模转换器的所述第二阶段中，将所述M个第二电容的所述第二端有选择地连接到所述输出。

11.一种操作数模转换器的方法，包括：

将X个电容性数模转换器串联连接，其中X是大于1的整数，并且其中所述X个电容性数模转换器中的每个包括信号输入、信号输出、以及M个电容，所述M个电容具有第一和第二端，并且具有基本相等的电容值；

将所述M个电容的所述第一端有选择地连接到所述信号输出；

当所述M个电容中未被选中的电容的所述第二端未被连接到所述信号输入时，将所述M个电容中被选中的一个的所述第二端连接到所述信号输入；以及将第一数模转换器的信号输出连接到所述X个电容性数模转换器之一的所述信号输入。

12.如权利要求11所述的方法，包括：

提供具有输入和输出的放大器，以及与所述放大器的所述输入和所述输出通信的反馈电容；

在所述X个电容性数模转换器中的另一个的第一阶段中，将所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第一端与参考电势连接；以及在所述X个电容性数模转换器中的所述另一个的第二阶段中，将所述放大器的所述输入有选择地连接到所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第一端。

13.如权利要求11所述的方法，还包括：

提供具有输入和输出的放大器；

在所述X个电容性数模转换器中的另一个的第一阶段中，将所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第一端与参考电势有选择地连接；

在所述X个电容性数模转换器中的所述另一个的第二阶段中，将所述放大器的所述输入与所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第一端有选择地连接；以及在所述X个电容性数模转换器中的所述另一个的所述第二阶段中，将所述X个电容性数模转换器中的所述另一个的所述M个电容的所述第二端与所述放大器的所述输出有选择地连接。

14.如权利要求11所述的方法，其中，所述第一数模转换器包括Y个电阻性数模转换器，其中Y是大于零的整数。

15.如权利要求11所述的方法，还包括有选择地生成开关信号来控制所述X个电容性数模转换器和所述第一数模转换器。

16.如权利要求11所述的方法，还包括利用所述X个电容性数模转换器来对模拟输入信号进行连续近似。

17.如权利要求11所述的方法，其中所述第一数模转换器包括电容性数模转换器。

说明书

电容性数模和模数转换器

技术领域

[0001] 本发明涉及数模(D/A)和模数(A/D)转换器，更具体地说，涉及电容性和/或电阻性D/A和A/D转换器。

背景技术

[0002] 数模转换器(D/A)可以包括电容器阵列，这些电容器阵列被有选择地切换来将数字信号转换为相应的模拟信号。然而，电容器之间的误配可能导致D/A转换器非单调。D/A转换器中的单调性意味着随着到转换器的数字输入在全刻度范围上增长时，模拟输入从不在一个转换步进和后一个转换步进之间表现出下降。换言之，在单调转换器中，传递特性的斜率永不为负。

[0003] 现在参考图1A，该图示出了D/A转换器10。D/A转换器10包括二进制电容器阵列14、开关16和18、运算放大器(opamp)20，以及与opamp 20成反馈布置的电容器Cf。阵列14中的每个电容器具有不同的值。更具体地说，阵列14中的每个电容器的值是前一个电容器的值的两倍。开关SW在电压参考和参考电势(例如地)之间有选择地切换阵列14中的电容器。

[0004] 在使用中，D/A转换器10具有采样和积分级。在采样级中，开关16闭合，并且电容器中被选择的那些被充电到由开关确定的电压参考。在积分级中，开关16断开，并且产生模拟输出。例如，四位阵列可以使第一或最高有效位(MSB)开关和最低有效位(LSB)开关闭合来表示电压参考的9/16。

[0005] 现在参考图1B，该图示出了D/A转换器的非单调输出。例如，如图1B中44所示，模拟输出从一个转换步进到后一个转换步进表现出了下降。非单调输出可能是由于电容器误N-1 N-2 N-3 N-1 N-2 N-3配所致。例如，电容器2 C可能与2 C+2 C+…+2C+C不同。理想地，2 C-(2 C+2 C+…+2C+C)＝C。换言之，MSB电容器和其他电容器之间的差应当等于最小或LSB电容器。

[0006] 现在参考图2，该图示出了包括线性电容器阵列54的D/A转换器50。线性电容器N阵列54包括2-1个电容器，这些电容器被在电压参考和参考电势(例如地)之间有选择地切换。尽管线性电容器阵列54本质上是单调的，但是所需开关的数目随位分辨率成指数
16
增长。例如，16位的数模转换器包括2 -1对开关，这可能是不现实的。

发明内容

[0007] 为了克服上述问题，本发明的一个方面提供了一种数模转换器(DAC)，该DAC包括：串联连接到一起的X个电容性数模转换器，其中X是大于1的整数，并且其中所述X个电容性数模转换器中的每个可以包括：M个开关，其中M是大于1的整数；信号输入；信号输出；以及M个电容，这M个电容可以分别与M个开关通信，并且可以具有第一和第二端，还可以具有基本相等的电容值，其中，这M个开关将M个电容的第一端有选择地连接到信号输出，并且这M个开关将M个电容中被选中的一个的第二端连接到信号输入；以及第一数模转换器，该DAC具有与X个电容性数模转换器之一的信号输入通信的信号输出。

[0008] 本发明的另一个方面提供了一种连续近似模数转换器，该连续近似模数转换器可以包括本发明第一方面的数模转换器。

[0009] 本发明的又一个方面提供了一种操作数模转换器的方法，该方法可以包括以下步骤：将X个电容性数模转换器串联连接，其中X是大于1的整数，并且其中所述X个电容性数模转换器中的每个包括M个电容，这M个电容具有第一和第二端，并且具有基本相等的电容值；将M个电容的第一端有选择地连接到信号输出；将M个电容中被选中的一个的第二端连接到信号输入；以及将第一数模转换器的信号输出连接到X个电容性数模转换器之一的信号输入。

附图说明

[0010] 从下面的详细描述和附图可以更全面地理解本发明，在附图中：

[0011] 图1A是根据现有技术的二进制电容器阵列D/A转换器的示意电路图；

[0012] 图1B是D/A转换器的曲线图；

[0013] 图2是根据现有技术的线性电容器阵列D/A转换器的示意电路图；

[0014] 图3A-3C是示例性配置中的电容性-电阻性D/A转换器的示意电路图；

[0015] 图4A示出了在对第一数字值进行采样阶段的图3B的D/A转换器；

[0016] 图4B示出了在对第一数字值进行积分阶段的图3B的D/A转换器；

[0017] 图4C是图3B的电路的示例性真值表；

[0018] 图4D是图3C的电路的示例性真值表；

[0019] 图5示出了在对第二数字值进行采样阶段的图3B的D/A转换器；

[0020] 图6示出了在对第三数字值进行采样阶段的图3B的D/A转换器；

[0021] 图7示出了在对第四数字值进行采样阶段的图3B的D/A转换器；

[0022] 图8A是电容性-电容性D/A转换器的示意电路图；

[0023] 图8B是采样和积分配置中的电容性-电容性D/A转换器的示意性电路图；

[0024] 图8C示出了在对第一数字值进行采样阶段的图8B的D/A转换器；

[0025] 图8D示出了在对第一数字值进行积分阶段的图8B的D/A转换器；

[0026] 图8E示出了在对第二数字值进行采样阶段的图8B的D/A转换器；

[0027] 图8F示出了在对第三数字值进行采样阶段的图8B的D/A转换器；

[0028] 图8G示出了在对第四数字值进行采样阶段的图8B的D/A转换器；

[0029] 图8H是示出了LSB和MSB部分的采样和积分阶段的示例性时序图；

[0030] 图8I是示出了LSB和MSB部分的采样和积分阶段的示例性时序图；

[0031] 图8J是图8B的D/A转换器的示例性真值表；

[0032] 图9A示出了N级电容性D/A转换器；

[0033] 图9B示出了N级电容性-电阻性D/A转换器；

[0034] 图9C是示出了额外级的非重叠采样和积分阶段的示例性时序图；

[0035] 图9D是示出了额外级的重叠采样和积分阶段的示例性时序图；

[0036] 图10是根据本发明的连续近似A/D转换器的示意性电路图；

[0037] 图11A是根据本发明的流水线A/D转换器的示意性电路图；

[0038] 图11B-11D示出了理想的和非理想的残留电压；

[0039] 图12A示出了根据本发明的产生理想残留电压的A/D转换器；

[0040] 图12B示出了处于采样阶段中的图12A的A/D转换器；

[0041] 图12C示出了处于第一电压输入值的残留放大级中的图12A的A/D转换器；

[0042] 图12D示出了图12A的A/D转换器的示例性真值表；

[0043] 图13示出了处于第二电压输入值的残留放大级中的图12A的A/D转换器；

[0044] 图14示出了处于第三电压输入值的残留放大级中的图12A的A/D转换器；

[0045] 图15示出了处于第四电压输入值的残留放大级中的图12A的A/D转换器；

[0046] 图16是示出了图12A的电路的可变级间增益和理想残留电压的图；

[0047] 图17A是硬盘驱动器的功能框图；

[0048] 图17B是数字多用盘(DVD)的功能框图；

[0049] 图17C是高清晰电视的功能框图；

[0050] 图17D是交通工具控制系统的功能框图；

[0051] 图17E是蜂窝电话的功能框图；

[0052] 图17F是机顶盒的功能框图；

[0053] 图17G是媒体播放器的功能框图。

具体实施方式

[0054] 下面对优选实施例的描述本质上仅是示例性的，绝不是要限制本发明、其应用或用途。为了清楚起见，在附图中使用相同的标号来标识类似的元件。这里所使用的术语模块、电路和/或器件指专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或者群组的)和存储器、组合逻辑电路，以及/或者提供所述功能的其他合适的组件。这里所使用的术语“A、B和C中的至少一个”应当被理解为指利用非排他逻辑或的逻辑(A或B或C)。应当理解，在不改变本发明的原理的情况下，可以以不同的顺序执行方法中的步骤。

[0055] 现在参考图3A和图3B，这些图示出了电容性-电阻性D/A转换器100、100-1和100-2。为了简单，在图3A-3C中示出了N＝4位的示例。技术人员将意识到，N也可以被设置为其他位数。可以使用各种类型的输出电路102。取决于所期望的功能，也可以使用额外连接104，额外连接104可以是也可以不是切换的连接。例如，在图3B中，示出了具有采样和积分配置的DAC 100-1，在图3C中，示出了具有采样和保持配置的DAC100-2。

[0056] 在本示例中，两个最高有效位(MSB)被分配给电容性部分110，两个最低有效位(LSB)被分配给电阻性部分120。在后面的图中，将用虚线示出电容器Cf，以指示采样和保持以及采样和积分这两种配置。

[0057] 电容性部分110包括电容器C1、C2、C3和C4。在优选实施例中，电容器C1、C2、C3和C4具有基本相等的电容值。这些电容器可具有基本相同的电容值，换言之C1＝C2＝C3＝C4。后面将描述，这些电容器由开关SW4MSB、SW3MSB、SW2MSB和SW1MSB(总地称作开关SWM)在电压参考Vref、参考电势例如地、以及电阻性部分120和电容性部分110之间的公共节点130之间有选择地切换。

[0058] 电阻性部分110包括电阻器R1、R2、R3和R4。在优选实施例中，电阻器R1、R2、R3和R4具有基本相等的电阻值。这些电阻器可以具有相同的电阻值，换言之，R1＝R2＝R3＝R4。后面将描述，电阻器被串联连接在Vref和参考电势例如地之间。电阻器之间的节点由开关SW4LSB、SW3LSB、SW2LSB和SW1LSB(总地称作开关SWL)选择，然后被连接到公共节点130来创建分压器。

[0059] 上面描述了采样和积分电路。在采样和保持配置中，电容C1、C2、C3和C4的第二端在电容性部分110的第二阶段中被切换到放大器的输出。反馈电容Cf可以省略。

[0060] 现在参考图4A，该图示出了在第一数字值(0011)的采样阶段中图3B的D/A转换器。最初，开关16闭合，开关18被断开，并且电容器C2、C3和C4被相应的开关切换到参考电势，该参考电势可能是地。电容器C1被连接到公共节点。当期望的二进制值在0000和0011之间时，电容性部分110将处于这种配置中。电阻性开关SW4LSB、SW3LSB、SW2LSB和SW1LSB之一被闭合，从而创建分压器。在图4A的示例中，开关SW4LSB被闭合，以提供 在电容器C1上积累等于VRDACC1的电荷，其中VRDAC是电阻性部分120提供的电压。

[0061] 现在参考图4B，该图示出了在第一数字值(0011)的积分阶段中图3B的D/A转换器。在该阶段中，开关16被断开，开关18闭合，并且电压值被施加到放大器20。利用电荷均衡方法，在改变开关16和18的位置之前总的电荷与改变开关16和18的位置之后的总电荷相等：

[0062] QT＝VCf＝VRDACC1；

[0063]

[0064] Cf的值可以被设置为等于C1、C2、C3和C4，或者用来缩放输出电压，并且不等于C1、C2、C3和C4。在上述示例中， 可以理解，该值也可以通过分别选择开关SW1LSB、SW2LSB或SW3LSB而被调整为VRDAC＝0、 或者 缩放可以通过调节Cf相对于C1、C2、C3和C4的值来执行。例如，如果Cf＝C1+C2+C3+C4，则输出范围是0到接近Vref而不是0到接近4Vref，如本示例所示。

[0065] 现在参考图4C，该图示出了图3B的示例性转换器的真值表。在本示例中，Cf等于C1、C2、C3和C4，尽管其他值也可以用于缩放。现在参考图4D，该图示出了图3C的示例性转换器的真值表。

[0066] 现在参考图5，该图示出了在第二数字值(0111)的积分阶段中图3B的D/A转换器。最初，开关16闭合，开关18被断开，并且电容器C3和C4被相应的开关切换到参考电势，该参考电势可能是地。电容器C2被连接到公共节点130，并且电容器C1被连接到Vref。当期望的二进制值在0100和0111之间时，电容性部分110将处于这种配置中。电阻性开关SW4LSB、SW3LSB、SW2LSB和SW1LSB之一被闭合，从而创建分压器。在图5所示的示例中，开关SW4LSB被闭合，以提供 在电容器C2上积累等于VRDACC2的电荷，其中VRDAC是电阻性部分提供的电压。在电容器C1上还积累等于VrefC1的电荷。

[0067] 在第二数字值(0111)的积分阶段中，开关16被断开，开关18闭合，并且电压值被施加到放大器20。利用电荷均衡方法，在改变开关16和18的位置之前的总电荷与改变开关16和18的位置之后的总电荷相等：

[0068] QT＝VCf＝VRDACC2+VrefC1；

[0069]

[0070] Cf的值可以被设置为等于C1、C2、C3和C4，或者用来缩放输出电压，并且不等于C1、C2、C3和C4。如果Cf、C1和C2相同，则V＝VRDAC+Vref。

[0071] 现在参考图6，该图示出了在第三数字值(1011)的积分阶段中图3B的D/A转换器。最初，开关16闭合，开关18被断开，并且电容器C4被相应的开关切换到参考电势，该参考电势可能是地。电容器C3被连接到公共节点130，并且电容器C1和C2被连接到Vref。当期望的二进制值在1000和1011之间时，电容性部分110将处于这种配置中。电阻性开关SW4LSB、SW3LSB、SW2LSB和SW1LSB之一被闭合，从而创建分压器。在图6所示的示例中，开关SW4LSB被闭合，以提供 在电容器C3上积累等于VRDACC3的电荷，其中VRDAC是电阻性部分提供的电压。在电容器C1和C2上还积累等于Vref(C1+C2)的电荷。

[0072] 在第三数字值(1011)的积分阶段中，开关16被断开，开关18闭合，并且电压值被施加到放大器20。利用电荷均衡方法，在改变开关16和18的位置之前的总电荷与改变开关16和18的位置之后的总电荷相等：

[0073] QT＝VCf＝VRDACC3+Vref(C1+C2)；

[0074]

[0075] Cf的值可以被设置为等于C1、C2、C3和C4，或者用来缩放输出电压，并且不等于C1、C2、C3和C4。如果Cf、C1、C2和C3相同，则V＝VRDAC+2Vref。

[0076] 现在参考图7，该图示出了在第三数字值(1111)的积分阶段中图3B的D/A转换器。最初，开关16闭合，开关18被断开。电容器C4被连接到公共节点130，并且电容器C1、C2和C3被连接到Vref。当期望的二进制值在1100和1111之间时，电容性部分110将处于这种配置中。电阻性开关SW4LSB、SW3LSB、SW2LSB和SW1LSB之一被闭合，从而创建分压器。在图7所示的示例中，开关SW4LSB被闭合，以提供 在电容器C4上积累等于VRDACC4的电荷，其中VRDAC是电阻性部分提供的电压。在电容器C1、C2和C3上还积累等于Vref(C1+C2+C3)的电荷。

[0077] 在第四数字值(1111)的积分阶段中，开关16被断开，开关18闭合，并且电压值被施加到放大器20。利用电荷均衡方法，在改变开关16和18的位置之前的总电荷与改变开关16和18的位置之后的总电荷相等：

[0078] QT＝VCf＝VRDACC4+Vref(C1+C2+C3)；

[0079]

[0080] Cf的值可以被设置为等于C1、C2、C3和C4，或者用来缩放输出电压，并且不等于C1、C2、C3和C4。如果Cf、C1、C2、C3和C4相同，则V＝VRDAC+3Vref。

[0081] 现在参考图8A和8B，图中示出了根据本发明的嵌套分段的电容性-电容性D/A转换器108。在图8A中，示出了输出电路102。在图8B中，示出了示例性的采样和积分配置。电容性部分110如上所述工作。为了简单起见，电容器C1、C2、C3和C4被标作C1M、C2M、C3M和C4M。第二电容性部分150与两个最低有效位相关联，并且包括电容器C1L、C2L、C3L和C4L。LSB电容性部分150提供的电压为VCDAC。第二电容性部分150还具有下面将描述的采样和积分阶段。

[0082] 现在参考图8C和图8D，针对 示出了在采样阶段中的图8B的D/A转换器的等价电路。在采样阶段中，开关152闭合，电容器C4L、C3L和C2L连接到参考电势例如地。
电容器C1L被充电到Vref。在电容器C1L上积累等于VrefC1L的电荷。

[0083] 在积分阶段中，开关152被断开，电容器C4L、C3L、C2L和C1L被反馈连接。开关152被断开之前总的电荷与开关152被断开之后总的电荷相等。因此：

[0084] QT＝VCT＝VrefC1L＝V(C1L+C2L+C3L+C4L)；

[0085]

[0086] 假设C1L、C2L、C3L和C4L相等，

[0087] 现在参考图8E，针对 示出了在采样阶段中的图8B的D/A转换器的等价电路。在采样阶段中，开关152闭合，电容器C4L和C3L连接到参考电势例如地。电容器C1L和C2L被充电到Vref。在电容器C1L和C2L上积累等于Vref(C1L+C2L)的电荷。

[0088] 在积分阶段中，开关152被断开，电容器C4L、C3L、C2L和C1L被反馈连接。开关152被断开之前总的电荷与开关152被断开之后总的电荷相等。因此：

[0089] QT＝VCT＝Vref(C1L+C2L)＝V(C1L+C2L+C3L+C4L)；

[0090]

[0091] 假设C1、C2、C3和C4相等，

[0092] 现在参考图8F，针对 示出了在采样阶段中的图8B的D/A转换器的等价电路。在采样阶段中，开关152闭合，电容器C4L被连接到参考电势例如地。电容器C1L、C2L和C3L被充电到Vref。在电容器C1L、C2L和C3L上积累等于Vref(C1L+C2L+C3L)的电荷。

[0093] 在积分阶段中，开关152被断开，电容器C4L、C3L、C2L和C1L被反馈连接。开关152被断开之前总的电荷与开关152被断开之后总的电荷相等。因此：

[0094] QT＝VCT＝Vref(C1L+C2L+C3L)＝V(C1L+C2L+C3L+C4L)；

[0095]

[0096] 假设C1L、C2L、C3L和C4L相等，

[0097] 现在参考图8G，针对VCDAC＝Vref示出了在采样阶段中的图8B的D/A转换器的等价电路。与该位置相关联的开关可以省略，因为可能利用下一MSB已获得该值。在此情形下，电容器之一可能总是被连接到地。如果开关被使用，则在在采样阶段中，开关152闭合，电容器C1L、C2L、C3L和C4L被充电到Vref。在电容器C1L、C2L、C3L和C4L上积累等于Vref(C1L+C2L+C3L+C4L)的电荷。

[0098] 在积分阶段中，开关152被断开，电容器C4L、C3L、C2L和C1L被反馈连接。开关152被断开之前总的电荷与开关152被断开之后总的电荷相等。因此：

[0099] QT＝VCT＝Vref(C1L+C2L+C3L+C4L)＝V(C1L+C2L+C3L+C4L)；

[0100]

[0101] 假设C1L、C2L、C3L和C4L相等，V＝Vref。

[0102] 现在参考图8H和图8I，这些图示出了LSB和MSB电容性部分的采样和积分阶段的非重叠和重叠时序图。采样和积分阶段的时序可以是如图8H所示的非重叠的。或者，LSB电容性部分的采样阶段可以与MSB电容性部分的积分阶段完全和/或部分重叠，如图8I所示。

[0103] 现在参考图8J，该图示出了D/A转换器的真值表。可以理解，LSB开关在MSB积分阶段中可以被连接到地和/或被反馈连接，并且/或者可以开始下一个LSB采样阶段，如这里所述。

[0104] 现在参考图9A-9D，可以添加额外的电容性和/或电阻性DAC部分。在图9A中，示出了N级电容性D/A转换器170。转换器170包括电容性部分BG1、BG2、…和BGx，它们与LSB、下一个LSB、…和MSB群组相关联。例如，6位的示例可以包括电容性部分BG1、BG2和BG3。每个电容性部分可以包括如上面示出并描述的四个电容器。每个电容性部分包括非重叠和/或重叠的采样和积分级，如上所述和下面将描述的。

[0105] 在图9B中，示出了N级电容性-电阻性D/A转换器180。最后级中的一个或多个是上面所述的电阻性部分。在本示例中，存在X-Y电容性部分和Y电阻性部分，其中X和Y都是大于0的整数。在使用电阻性部分时，最后的电容性级和最终的电阻性级的采样和积分阶段可以与上面描述的相同。在图9C中，示例性时序图示出了额外的电容性级的非重叠的采样和积分阶段。在图9D中，示例性时序图示出了额外的电容性级的完全和/或部分重叠的采样和积分阶段。

[0106] 现在参考图10，示出了连续近似A/D转换器200。转换器200包括包含用于分辨数字位的逻辑的连续近似寄存器(SAR)204或模块，下面将进一步描述。SAR 204的输出被输入到译码器模块209，译码器模块209可以包括改良的温度计译码器(thermometer decoder)210，该温度计译码器210基于SAR的输出的MSB来与开关SW4MSB、SW3MSB、SW2MSB和SW1MSB通信并且控制这些开关。SAR 204的输出还被输入到温度计译码器220，温度计译码器220基于SAR的输出中的LSB来与开关SW4MSB、SW3MSB、SW2MSB和SW1MSB通信并且控制这些开关。

[0107] 在获取期间，开关16被连接到地。电容器的末端被开关SWMSB连接到Vin。在获取Vin后，开关16被断开，并且电容器被开关SWMSB从Vin断连。电容器阵列被基于Vin的电压充电。电容器然后被开关SWMSB连接到地，这将公共端子驱动到等于-Vin的电压。

[0108] 作为二进制搜索算法的第一步，电容性和电阻性部分被配置为提供1/2Vref，如上所述。换言之，C4M被连接到公共节点，C3M、C2M和C1M被连接到Vref，开关SW1LSB闭合。例如，如果Vin等于3/4Vref，则公共端子将被驱动到(-3/4Vref+1/2Vref)＝-1/4Vref。在该电压被与地比较时，比较器20的输出产生逻辑“1”，表示Vin大于1/2Vref。如果Vin等于1/4Vref，则公共端子电压为(-1/4Vref+1/2Vref)＝+1/4Vref，并且比较器20的输出为逻辑“0”。取决于比较器输出的值，该过程继续进行下一个MSB或LSB，直到所有位都被分辨出为止。尽管示出了电容性-电阻性实现方式，但是也可以设想电容性-电容性、N级电容性或N级电容性-电阻性实现方式。

[0109] 现在参考图11A，该图示出了流水线A/D转换器250。转换器250包括级联串联的多级252-1、252-2、252-3(总地示作252)。A/D转换器级252中的每级包括：采样和保持模块254，用于对来自前一级的模拟输出进行采样和保持；低分辨率A/D子转换器模块256，用于转换所保持的模拟信号；低分辨率D/A子转换器模块258，用于将所产生的数字输出转换回模拟表示；差分模块260和模拟级间差分放大器模块262，用于放大残留电压。残留电压是所保持的模拟信号和重构的模拟信号之间的差。

[0110] 流水线A/D转换器250的第一级252-1对最近模拟输入采样进行操作，而第二级252-2对先前输入的采样的经放大残留进行操作。并发操作导致转换速度仅由在一级中花费的时间确定。

[0111] 现在参考图11B-11D，示出了理想的和非理想的残留电压。在图11B中示出了理想的残留电压。当输入达到A/D子转换器模块252的第一判定电平时，子转换器模块的输出切换到其下一个更高电平码，这导致D/A子转换器的输出切换到其下一个更高电平。这又导致经放大的残留电压落回零。

[0112] 但是，在实际的实现方式中，组件是非理想的或者非一致的。在图11C中，残留电压超过理想值一个固定量。在图11D中，残留电压超过理想残留电压一个可变量。

[0113] 现在参考图12A，该图示出了根据本发明的模数转换器300，模数转换器300生成变化较小的残留电压。电容器C1、C2、C3和C4被有选择地连接到Vin、参考电势例如地、电压参考(Vref)和运算放大器20的输出。在一些实现方式中，C1、C2、C3和C4具有基本相等的电容值。

[0114] 现在参考图12B-12D，这些图进一步示出了图12A的模数转换器。在图12B的采样阶段，开关16闭合，并且电容器被连接到Vin。在针对0到 之间的Vin(图12D中的“A”)的图12B中的残留电压放大级中，开关16断开，电容器C1以反馈方式连接。
电容器C2、C3和C4被连接到参考电势。图12D示出真值表。

[0115] 现在参考图13，在针对 到 之间的Vin(图12D中的“B”)的残留电压放大级中，开关16断开，电容器C2以反馈方式连接，并且电容器C1被连接到Vref。电容器C3和C4被连接到参考电势。

[0116] 现在参考图14，在针对 到 之间的Vin(图12D中的“C”)的残留电压放大级中，开关16断开，电容器C3以反馈方式连接，并且电容器C1和C2被连接到Vref。电容器C4被连接到参考电势。

[0117] 现在参考图15和16，在针对 到Vref之间的Vin(图12D中的“D”)的残留电压放大级中，开关16断开，电容器C4以反馈方式连接，并且电容器C1、C2和C3被连接到Vref。注意，由于在残留电压放大期间不同的电容器被用作反馈电容器，所以残留增益可以完美地跟踪电容器误配。现在，残留电压看起来如图16所示。存在可变的级间增益和基本恒定的最大残留电压。

[0118] 现在参考图17A-17G，这些图示出了本发明的各种示例性实现方式。现在参考图17A，本发明可以被实现在硬盘驱动器400中的D/A或A/D转换器中。在某些实现方式中，HDD 400中的信号处理和/或控制电路402以及/或者其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算，并且/或者对向磁存储介质406输出的数据和/或接收自磁存储介质406的数据进行格式化。

[0119] HDD 400可以经由一个或多个有线或无线通信链路408与以下设备通信：主机设备(未示出)，例如计算机；移动计算设备，例如个人数字助理、蜂窝电话、媒体播放机或MP3播放机等；以及/或者其他设备。HDD400可以被连接到存储器409，例如，随机访问存储器(RAM)、诸如闪存之类的低等待时间非易失性存储器、只读存储器(ROM)和/或其他合适的电子数据存储设备。

[0120] 现在参考图17B，本发明可以被实现在数字多用盘(DVD)驱动器410中的D/A或A/D转换器中。DVD 410中的信号处理和/或控制电路412以及/或者其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算，并且/或者对读自光存储介质416的数据和/或写向光存储介质416的数据进行格式化。在一些实现方式中，DVD 410中的信号处理和/或控制电路412以及/或者其他电路(未示出)也可以执行其他功能，例如，与DVD驱动器相关联的编码和/或解码，以及/或者任何其他信号处理功能。

[0121] DVD驱动器410可以经由一个或多个有线或无线通信链路417与输出设备(未示出)通信，例如，计算机、电视或其他设备。DVD 410可以与以非易失性方式存储数据的海量数据存储设备418通信。海量数据存储设备418可以包括硬盘驱动器(HDD)。HDD可以具有图17A所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。DVD 410可以连接到存储器419，例如，RAM、ROM、诸如闪存之类的低等待时间非易失性存储器，以及/或其他合适的电子数据存储设备。

[0122] 现在参考图17C，本发明可以被实现在高清晰度电视(HDTV)420中的D/A或A/D转换器中。HDTV 420接收有线格式或无线格式的HDTV输入信号，并且生成HDTV输出信号到显示器426。在一些实现方式中，HDTV 420的信号处理电路和/或控制电路422和/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行可能需要的任何其他类型的HDTV处理。

[0123] HDTV 420可以与以非易失性形式存储数据的海量数据存储设备427(例如光和/或磁存储设备)通信。至少一个HDD可具有图17A所示的配置，并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。HDTV 420可以连接到存储器428，例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器，以及/或者其他合适的电子数据存储器。HDTV 420还可支持经由WLAN网络接口429与WLAN的连接。

[0124] 现在参考图17D，本发明可以实现以下组件中的D/A或A/D转换器，或者被实现在以下组件中的D/A或A/D转换器中：交通工具430的控制系统、WLAN接口、交通工具控制系统的海量存储设备和/或电源。在一些实现方式中，本发明实现传动系控制系统432，该传动系控制系统接收来自一个或多个传感器的输入，所述传感器例如是温度传感器、压力传感器、转动传感器、气流传感器和/或任何其他合适的传感器，并且/或者生成一个或多个输出控制信号，例如，引擎工作参数、传输工作参数和/或其他控制信号。

[0125] 本发明也可以被实现在交通工具430的其他控制系统440中。控制系统440可以类似地接收来自输入传感器442的信号，并且/或者输出控制信号到一个或多个输出设备444。在一些实现方式中，控制系统440可以是防抱死刹车系统(ABS)、导航系统、远程信息处理系统、交通工具远程信息处理系统、路线偏离系统、自适应巡航控制系统、交通工具娱乐系统(例如，立体声音响、DVD、CD等)的一部分。还可以设想其他实现方式。

[0126] 传动系控制系统432可以与以非易失性形式存储数据的海量数据存储设备446通信。海量数据存储设备446可以包括光和/或磁存储设备，例如，硬盘驱动器HDD和/或DVD。至少一个HDD可具有图17A所示的配置，并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。传动系控制系统432可以连接到存储器447，例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器，以及/或者其他合适的电子数据存储设备。传动系控制系统432还可支持经由WLAN网络接口448与WLAN的连接。控制系统440也可以包括海量数据存储设备、存储器和/或WLAN接口(都未示出)。

[0127] 现在参考图17E，本发明可以被实现在可能包括蜂窝天线451的蜂窝电话450中的D/A或A/D转换器中。在一些实现方式中，蜂窝电话450包括麦克风456、音频输出设备458(例如，扬声器和/或音频输出插孔)、显示屏460和/或输入设备462(例如，小键盘、指取设备、语音执行和/或其他输入设备)。蜂窝电话450中的信号处理电路和/或控制电路452和/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行其他蜂窝电话功能。

[0128] 蜂窝电话450可以与以非易失性形式存储数据的海量数据存储设备464通信，例如光和/或磁存储设备(例如，硬盘驱动器HDD和/或DVD)。至少一个HDD可具有图17A所示的配置，并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。蜂窝电话450可以连接到存储器466，例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器，以及/或者其他合适的电子数据存储设备。蜂窝电话450还可支持经由WLAN网络接口468与WLAN的连接。

[0129] 现在参考图17F，本发明可被实现在机顶盒480中的D/A或A/D转换器中。机顶盒480接收来自例如宽带源这样的源的信号，并输出适合于例如电视和/或监视器和/或其他视频和/或音频输出设备这样的显示器488的标准和/或高清晰度音频/视频信号。机顶盒480的信号处理和/或控制电路484和/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行任何其他机顶盒功能。

[0130] 机顶盒480可以与以非易失性方式存储数据的海量数据存储装置490通信。海量数据存储设备490可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图17A所示的配置，并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。机顶盒480可以连接到存储器494，例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器，以及/或者其他合适的电子数据存储设备。机顶盒480还可支持经由WLAN网络接口496与WLAN的连接。

[0131] 现在参考图17G，本发明可以被实现在媒体播放器500中的D/A或A/D转换器中。在一些实现方式中，媒体播放器500包括显示屏507和/或用户输入设备508，例如小键盘、触摸板等。在一些实现方式中，媒体播放器500可以采用图形用户界面(GUI)，图形用户界面一般采用利用显示屏507和/或用户输入设备508的菜单、下拉菜单、图标和/或指点界面。媒体播放器500还包括音频输出设备509，例如，扬声器和/或音频输出插孔。媒体播放器500的信号处理和/或控制电路504和/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行任何其他媒体播放器功能。

[0132] 媒体播放器500可以与以非易失性方式存储例如压缩音频和/或视频内容之类的数据的海量数据存储设备510通信。在一些实现方式中，压缩音频文件包括遵从MP3格式或其他合适的压缩音频和/或视频格式的文件。海量数据存储设备可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图17A所示的配置，并且/或者至少一个DVD可具有图17B所示的配置。HDD可以是包括一个或多个直径小于大约1.8”的盘片的迷你HDD。媒体播放器500可以连接到存储器514，例如RAM、ROM、诸如闪存之类的低等待时间非易失性存储器，以及/或者其他合适的电子数据存储设备。媒体播放器500还可支持经由WLAN网络接口516与WLAN的连接。除了上述实现方式之外，还可以设想其他实现方式。

[0133] 本领域技术人员现在可以意识到，根据前面的描述，可以以多种形式实现本发明的广泛教导。因此，尽管已结合本发明的特定示例描述了本发明，但是本发明的真实范围不应当受此限制，因为在研究了附图、说明书和所附权利要求书后，本领域技术人员将清楚其他修改。

[0134] 本申请要求享受2005年9月8日提交的美国临时申请No.60/715,078的优先权，该申请的全部内容通过引用而被包含于此。