薄半导体器件和薄半导体器件的操作方法

摘要

本发明提供了一种安全性得到增强的薄半导体器件，例如防止伪造或信息泄漏。本发明的一项特征是其中安装有多个薄膜集成电路，并且至少一个集成电路在规格、布局、收发频率、存储器、通信方式、通信规则等任一方面不同于其他集成电路的薄半导体器件。根据本发明，具有多个薄膜集成电路的薄半导体器件标签与读写器通信，至少一个薄膜集成电路接收信号以向存储器中写入信息，被写入存储器的信息确定哪个薄膜集成电路进行通信。

权利要求

1.一种具有多个设有40nm到170nm厚的半导体膜的薄膜集成电路的薄半导体器件，该薄半导体器件包括：天线，所述多个薄膜集成电路中的至少一个薄膜集成电路通过该天线接收从读写器发出的信号；

存储器，由所接收的信号向该存储器中写入信息；和

电子钥匙，有关所述多个薄膜集成电路中的哪一个进行通信的信息被输入该电子钥匙。

2.根据权利要求1的薄半导体器件，其中，所述电子钥匙被已由薄膜集成电路接收的信号更新。

3.根据权利要求1的薄半导体器件，其中，所述多个薄膜集成电路中的至少一个薄膜集成电路根据从所述读写器发射的频率来接收信号。

4.根据权利要求3的薄半导体器件，其中，所述频率是亚毫米波300GHz到3THz、极高频波30GHz到300GHz、超高频波3GHz到30GHz、特高频波300MHz到3GHz、甚高频波30MHz到300MHz、高频波3MHz到30MHz、中频波300KHz到3MHz、低频波30KHz到300KHz和甚低频波3KHz到30KHz中的任一种。

5.根据权利要求1的薄半导体器件，其中，所述多个薄膜集成电路中的至少一个薄膜集成电路根据从所述读写器发射的通信方式来接收信号。

6.根据权利要求5的薄半导体器件，其中，所述通信方式是数字调制系统，是幅移键控、频移键控和相移键控中的任一种。

7.根据权利要求5的薄半导体器件，其中，所述通信方式是模拟调制系统，是调幅、调频和调相中的任一种。

8.根据权利要求5的薄半导体器件，其中，所述通信方式是单向通信和双向通信之一，并且是空分多址方法、极化分割多址访问方法、频分多址方法、时分多址方法、码分多址方法和正交频分复用方 法中的任一种。

9.一种具有多个设有40nm到170nm厚的半导体膜的薄膜集成电路的薄半导体器件，该薄半导体器件包括：天线，所述多个薄膜集成电路中的至少一个薄膜集成电路通过该天线接收从读写器发出的信号；

存储器，由所接收的信号向该存储器中写入信息；

电子钥匙，有关所述多个薄膜集成电路中的哪一个进行通信的信息被输入该电子钥匙；和控制电路，用于控制所述多个薄膜集成电路中的哪一个进行通信。

10.根据权利要求9的薄半导体器件，其中，所述控制电路根据电子钥匙控制对所述存储器的写入和读出。

11.根据权利要求9的薄半导体器件，其中，所述电子钥匙被已由薄膜集成电路接收的信号更新。

12.根据权利要求9的薄半导体器件，其中，所述多个薄膜集成电路中的至少一个薄膜集成电路根据从所述读写器发射的频率来接收信号。

13.根据权利要求12的薄半导体器件，其中，所述频率是亚毫米波300GHz到3THz、极高频波30GHz到300GHz、超高频波3GHz到30GHz、特高频波300MHz到3GHz、甚高频波30MHz到300MHz、高频波3MHz到30MHz、中频波300KHz到3MHz、低频波30KHz到300KHz和甚低频波3KHz到30KHz中的任一种。

14.根据权利要求9的薄半导体器件，其中，所述多个薄膜集成电路中的至少一个薄膜集成电路根据从所述读写器发射的通信方式来接收信号。

15.根据权利要求14的薄半导体器件，其中，所述通信方式是数字调制系统，是幅移键控、频移键控和相移键控中的任一种。

16.根据权利要求14的薄半导体器件，其中，所述通信方式是模拟调制系统，是调幅、调频和调相中的任一种。

17.根据权利要求14的薄半导体器件，其中，所述通信方式是单向通信和双向通信之一，并且是空分多址方法、极化分割多址访问方法、频分多址方法、时分多址方法、码分多址方法和正交频分复用方法中的任一种。

18.一种具有多个设有40nm到170nm厚的半导体膜的薄膜集成电路的薄半导体器件的操作方法，包括以下步骤：与读写器通信；

由所述多个薄膜集成电路中的至少一个薄膜集成电路所接收的信号向存储器中写入信息；以及根据被输入电子钥匙中的有关所述多个薄膜集成电路中的哪一个进行通信的信息，与所述多个薄膜集成电路中的任一个通信。

19.根据权利要求18的薄半导体器件的操作方法，其中，所述多个薄膜集成电路中的至少一个薄膜集成电路根据从所述读写器发射的频率来接收信号。

20.根据权利要求19的薄半导体器件的操作方法，其中，所述频率是亚毫米波300GHz到3THz、极高频波30GHz到300GHz、超高频波3GHz到30GHz、特高频波300MHz到3GHz、甚高频波30MHz到300MHz、高频波3MHz到30MHz、中频波300KHz到3MHz、低频波30KHz到

300KHz和甚低频波3KHz到30KHz中的任一种。

21.根据权利要求18的薄半导体器件的操作方法，通过通信方式进行控制，使得所述多个薄膜集成电路中的至少一个接收到信号。

22.根据权利要求21的薄半导体器件的操作方法，其中，所述通信方式是数字调制系统，是幅移键控、频移键控和相移键控中的任一种。

23.根据权利要求21的薄半导体器件的操作方法，其中，所述通信方式是模拟调制系统，是调幅、调频和调相中的任一种。

24.根据权利要求21的薄半导体器件的操作方法，其中，所述通信方式是单向通信和双向通信之一，并且是空分多址方法、极化分割多址访问方法、频分多址方法、时分多址方法、码分多址方法和正 交频分复用方法中的任一种，其中，通过进行所述通信方式中的任一种，将信号发射到所述多个薄膜集成电路中的至少一个。

25.一种具有多个设有天线以及40nm到170nm厚的半导体膜的薄膜集成电路的薄半导体器件的操作方法，包括以下步骤：与读写器通信；

由所述多个薄膜集成电路中的至少一个薄膜集成电路所接收的信号向存储器中写入信息；以及根据被输入电子钥匙中的有关所述多个薄膜集成电路中的哪一个进行通信的信息，与所述多个薄膜集成电路中的任一个通信。

26.根据权利要求25的薄半导体器件的操作方法，其中，所述多个薄膜集成电路中的至少一个薄膜集成电路根据从所述读写器发射的频率来接收信号。

27.根据权利要求26的薄半导体器件的操作方法，其中，所述频率是亚毫米波300GHz到3THz、极高频波30GHz到300GHz、超高频波3GHz到30GHz、特高频波300MHz到3GHz、甚高频波30MHz到300MHz、高频波3MHz到30MHz、中频波300KHz到3MHz、低频波30KHz到

300KHz和甚低频波3KHz到30KHz中的任一种。

28.根据权利要求25的薄半导体器件的操作方法，通过通信方式进行控制，使得所述多个薄膜集成电路中的至少一个接收到信号。

29.根据权利要求28的薄半导体器件的操作方法，其中，所述通信方式是数字调制系统，是幅移键控、频移键控和相移键控中的任一种。

30.根据权利要求28的薄半导体器件的操作方法，其中，所述通信方式是模拟调制系统，是调幅、调频和调相中的任一种。

31.根据权利要求28的薄半导体器件的操作方法，其中，所述通信方式是单向通信和双向通信之一，并且是空分多址方法、极化分割多址访问方法、频分多址方法、时分多址方法、码分多址方法和正交频分复用方法中的任一种，其中，通过进行所述通信方式中的任一种，将信号发射到所述多个薄膜集成电路中的至少一个。

32.一种具有多个设有天线、存储器以及40nm到170nm厚的半导体膜的薄膜集成电路的薄半导体器件的操作方法，包括以下步骤：与读写器通信；

由所述多个薄膜集成电路中的至少一个薄膜集成电路所接收的信号向所述存储器中写入信息；以及根据被输入电子钥匙中的有关所述多个薄膜集成电路中的哪一个进行通信的信息，与所述多个薄膜集成电路中的任一个通信。

33.根据权利要求32的薄半导体器件的操作方法，其中，所述多个薄膜集成电路中的至少一个薄膜集成电路根据从所述读写器发射的频率来接收信号。

34.根据权利要求33的薄半导体器件的操作方法，其中，所述频率是亚毫米波300GHz到3THz、极高频波30GHz到300GHz、超高频波3GHz到30GHz、特高频波300MHz到3GHz、甚高频波30MHz到300MHz、高频波3MHz到30MHz、中频波300KHz到3MHz、低频波30KHz到

300KHz和甚低频波3KHz到30KHz中的任一种。

35.根据权利要求32的薄半导体器件的操作方法，通过通信方式进行控制，使得所述多个薄膜集成电路中的至少一个接收到信号。

36.根据权利要求35的薄半导体器件的操作方法，其中，所述通信方式是数字调制系统，是幅移键控、频移键控和相移键控中的任一种。

37.根据权利要求35的薄半导体器件的操作方法，其中，所述通信方式是模拟调制系统，是调幅、调频和调相中的任一种。

38.根据权利要求35的薄半导体器件的操作方法，其中，所述通信方式是单向通信和双向通信之一，并且是空分多址方法、极化分割多址访问方法、频分多址方法、时分多址方法、码分多址方法和正交频分复用方法中的任一种，其中，通过进行所述通信方式中的任一种，将信号发射到所述多个薄膜集成电路中的至少一个。

说明书

薄半导体器件和薄半导体器件的操作方法

技术领域

[0001] 本发明涉及安装有薄膜集成电路的薄半导体器件以及薄半导体器件的操作方法。

背景技术

[0002] 关于现有的非接触式IC卡，提出了一种结构：其中不需要用于设置天线机构中的谐振电路的谐振频率的对电容器的电容调节，对构成卡的元件的机械损伤降到最低，并提高了大批量生产能力。该结构具有一个与非接触式IC芯片相连的平面线圈以及多个设在其外围的其他平面线圈(参考文件1：日本专利公开No.2001-109861和参考文件2：日本专利公开No.2001-109862)。根据参考文件1和2，每一个谐振频率是从读取器/写入器中产生的高频电磁场的频率、上移/下移某种程度的频率或者类似的频率，所述频率中的几个频率可以合并起来，以不互相干扰，从而获得宽带谐振特性。

[0003] 存在这样一种IC卡：其中分别使用相同频率的多个IC芯片和升压线圈被安装在卡的基底材料上，以便扩展IC卡的功能(参考文件3：日本专利公开No.2003-331238)。根据参考文件3，IC芯片使用升压线圈作为公共外部天线，因而可以独立地与外部读取器/写入器进行数据通信。

发明内容

[0004] 对于参考文件1到3所公开的这些现有的IC卡而言，没有考虑如何防止伪造这样的卡。没有采取任何措施来防止信息泄漏。

[0005] 本发明的目的是提供一种薄半导体器件，其防止伪造或信息泄漏的安全性将得到增强。

[0006] 本发明正是基于上述问题而完成的。本发明的一个特征是一种薄半导体器件，其中安装有多个薄膜集成电路，至少一个集成电路在规格、布局、用于发射或接收(统一称为“收发”)的频率(简称为“频率”)、存储器、通信方式、通信规则等任一方面不同于其他集成电路。

[0007] 薄膜集成电路的布局包括中央处理单元(CPU)、存储器、天线等的布局。天线布局的差异是指在天线外形或长度上的差异。天线外形或长度上的差异造成了频率差异。该频率可以采用亚毫米波(300GHz到3THz)、极高频波(EHF)(30GHz到300GHz)、超高频波(SHF)(3GHz到30GHz)、特高频波(UHF)(300MHz到3GHz)、甚高频波(VHF)(30MHz到300MHz)、高频波(HF)(3MHz到30MHz)、中频波(MF)(300KHz到3MHz)、低频(LF)(30KHz到300KHz)和甚低频(VLF)(3KHz到30KHz)中的任一种。具体的频率可以采用135KHz、6.78MHz、13.56MHz、27.125MHz、40.68MHz、433.92MHz、869.0MHz、915.0MHz、2.45GHz、5.8GHz和24.125GHz中的任一个。如果频率例如是2.45GHz和900MHz，那么天线的外形是不同的。换言之，天线可以是双极型天线或环型天线。

[0008] 存储器可以采用即使在断电时也能存储信息的存储器或者在断电时不能存储信息的存储器。即使在断电时也能存储信息的存储器包括非易失性存储器、ROM(例如掩模ROM)、闪存、FRAM、EPROM和EEPROM。在断电时不能存储信息的存储器包括DRAM和SRAM。在这样的存储器中，当输入信号时可以写入或读出信息。所述信号包括用于选择将要读取的存储器的信号，即选择信号，还包括用于写入信息的信号。根据本发明，当这些存储器不同时，记忆在存储器中的信息在某些情况下也是不同的。信息的不同是指存储器的记忆模式不同，例如信息的可重写、可擦除以及可覆写。

[0009] 薄膜集成电路的通信方式的不同是指采用数字调制系统或者模拟调制系统。数字调制系统是幅移键控(ASK)、频移键控(FSK)和相移键控(PSK)中的任一种。模拟调制系统是调幅(AM)、调频(FM)和调相(PM)中的任一种。

[0010] 通信方式可以采用单向通信或者双向通信。此外，它可以采用空分多址方法(SDMA)、极化分割多址访问方法(PDMA)、频分多址方法(FDMA)、时分多址方法(TDMA)、码分多址方法(CDMA)和正交频分复用方法(OFDM)中的任一种。

[0011] 集成电路的通信规则，即协议的不同是指用于进行数据通信的预定规则不同。当协议不同时，在薄膜集成电路中形成的中央处理单元(CPU)的处理规则就不同。

[0012] 关于上述薄半导体器件的操作方法，读取器/写入器与多个薄膜集成电路通信，通过向多个薄膜集成电路中的至少一个电路发送信号而将信息写入存储器，利用写入存储器的信息来确定多个薄膜集成电路中的哪一个进行通信。

[0013] 如上所述，通过薄膜集成电路和读取器/写入器的通信模式，就可以确定与哪一个薄膜集成电路进行通信。因此，可以限制对存储器的访问。

[0014] 根据本发明，安装有薄膜集成电路的薄半导体器件包括以信用卡为代表的ID卡、用于商品管理的ID标签以及安装在物品上的ID芯片。

[0015] 根据本发明，可以提高薄半导体器件的安全性。根据本发明，可以提供一种薄半导体器件的新操作方法。在本发明的操作方法中，存储器可以是非易失性存储器。使用仅可以写入一次的非易失性存储器可以防止篡改。非易失性存储器还可以增强薄半导体器件的安全性。

[0016] 在本发明的操作方法中，存储器可以是可重写存储器。因此，薄膜集成电路可以重复利用，有助于降低薄半导体器件的成本。

[0017] 由于本发明的薄膜集成电路被形成在绝缘衬底上，所以与用圆硅晶片形成的IC芯片相比，对于母衬底的形状的限制减少。因此，提高了薄膜集成电路的大批量生产能力，因而可以大批量生产薄膜集成电路。因此，薄膜集成电路的成本预计可以降低。通过降低单位成本，以极低的单位成本生产的薄膜集成电路可以产生丰厚的利润。

附图说明

[0018] 在附图中：

[0019] 图1示出了薄半导体器件的一种模式；

[0020] 图2的流程图示出了薄半导体器件的一种操作方法。

[0021] 图3示出了薄半导体器件的键码信息；

[0022] 图4示出了薄半导体器件的一种模式；

[0023] 图5的流程图示出了薄半导体器件的一种操作方法；

[0024] 图6A和6B分别示出了薄半导体器件的键码信息；

[0025] 图7的流程图示出了薄半导体器件的一种操作方法；

[0026] 图8A和8B分别示出了薄半导体器件的键码信息；

[0027] 图9A到9E示出了薄半导体器件的一种操作方法；

[0028] 图10A到10C示出了制造薄半导体器件的步骤；

[0029] 图11A到11C示出了制造薄半导体器件的步骤；

[0030] 图12A到12C示出了制造薄半导体器件的步骤；

[0031] 图13示出了薄半导体器件的一种模式；

[0032] 图14示出了薄半导体器件的一种模式；

[0033] 图15示出了薄半导体器件的一种模式；

[0034] 图16A和16B分别示出了装有薄膜集成电路的物品；

[0035] 图17示出了装有薄膜集成电路的物品；

[0036] 图18示出了装有薄膜集成电路的物品；以及

[0037] 图19A和19B分别示出了制造薄半导体器件的步骤。

具体实施方式

[0038] 下面将结合附图来描述根据本发明的实施方式。本发明可以用多种不同的模式实现，本领域的技术人员容易理解：可以以多种方式修改这里所公开的模式和具体细节，而不会偏离本发明的精神和范围。应当注意，本发明不应被理解为限制在下面给出的对实施方式的描述。注意，在所有附图中，相同的标记用于代表相同的部分或者具有相同功能的部分，对它们的描述不再重复。

[0039] 第一实施方式

[0040] 第一实施方式描述了安装有多个薄膜集成电路的薄半导体器件操作方法。

[0041] 如图1所示，在该实施方式的薄半导体器件中，共享天线300的第一薄膜集成电路301a、第二薄膜集成电路301b和第三薄膜集成电路301c通过门电路304连接到电子钥匙
305和控制电路306。电子钥匙305可以用非易失性存储器形成。因为这样做可以防止电子钥匙自身的篡改以及与其相关的滥用。存储器电路307包括第一存储器307a和第二存储器307b，它与控制电路306相连。注意，示出第一存储器307a和第二存储器307b只是为了方便；但不一定要在实际的存储器电路307中分割用于形成存储器的区域。天线300、控制电路306和存储器电路307分别连接到电源电路308。

[0042] 下面将用流程图来描述这样的薄半导体器件的操作方法。如图2所示，从天线300接收信号，将成为电子键码的数据(键码信息)1由电子钥匙305交给第一薄膜集成电路301a(对应于接收1)。类似地，从天线300接收信号，由电子钥匙305将键码信息2交给第二薄膜集成电路301b(对应于接收2)。类似地，从天线300接收信号，由电子钥匙305将键码信息3交给第三薄膜集成电路301c(对应于接收3)。通过接收第一到第三薄膜集成电路的键码信息，可以重写也就是更新所述键码信息1到3。

[0043] 可以利用键码信息1到3来选择对第一存储器307a或者第二存储器307b的信息读或写。注意，从存储器读出信息被称为读，将信息写入存储器被称为写，读和写被统一称为对存储器的访问。

[0044] 换言之，对第一和第二存储器的写和读可以由控制电路根据键码信息的状态来控制。另外，如果对存储器的访问由于键码信息的不一致而被拒绝，则可以发送错误信号或者发出错误声音。伴随着错误信号的发送，可以将对薄膜集成电路自身的发送/接收设置为不可以(不允许)。此外，当从第一或第二存储器进行读时，查看键码信息，只有当它一致时，才发送可以(允许)读的信号。

[0045] 在从第一或第二存储器进行读后，信息被发送到第一薄膜集成电路301a、第二薄膜集成电路301b和第三薄膜集成电路301c。此时，查看键码信息，以确定哪一个薄膜集成电路将接收信号。换言之，控制电路进行控制，使得预定的信息通过已接收到信号的薄膜集成电路被发射出去。

[0046] 下面具体描述键码信息。写第一或第二存储器或者读第一或第二存储器是可以还是不可以(允许还是不允许)由“0”或“1”来控制。例如，如图3所示，如果不允许写第二存储器，键码信息是“0100”。此外，如果不允许写第一存储器和读第一存储器，则键码信息是“1010”。如果不允许写第一存储器，则键码信息是“1000”。如果不允许读写第二存储器，则键码信息是“0101”。如果对第一和第二存储器的读写都被拒绝，则键码信息是“1111”。键码信息在初始状态下为“0000”。按照这种方式就可以控制对第一和第二存储器的读和写。注意，在图3中，“-”代表不进行发送/接收的状态，“*”代表禁止对薄膜集成电路的收发的状态。

[0047] 这样的状态由第一到第三薄膜集成电路接收的信号来控制。例如，当读取器/写入器发出信号“0100”时，只有第一薄膜集成电路接收到该信号。具体地说，读取器/写入器可以使用第一薄膜集成电路所特有的通信规则、特有频率或者特有的通信方式来发射信号“0100”。特有的通信规则例如可以采用特有的协议。特有频率可以采用亚毫米波(300GHz到3THz)、极高频波(EHF)(30GHz到300GHz)、超高频波(SHF)(3GHz到30GHz)、特高频波(UHF)(300MHz到3GHz)、甚高频波(VHF)(30MHz到300MHz)、高频波(HF)(3MHz到30MHz)、中频波(MF)(300KHz到3MHz)、低频波(LF)(30KHz到300KHz)和甚低频波(VLF)(3KHz到30KHz)中的任一种。具体的频率可以采用135KHz、6.78MHz、13.56MHz、27.125MHz、
40.68MHz、433.92MHz、869.0MHz、915.0MHz、2.45GHz、5.8GHz和24.125GHz中的任一个。此外，由于频率决定于天线的长度，所以设定薄膜集成电路的天线的长度。此外，可以采用数字调制系统或者模拟调制系统作为特有的通信方式。数字调制系统可以是幅移键控(ASK)、频移键控(FSK)和相移键控(PSK)中的任一种。模拟调制系统可以是调幅(AM)、调频(FM)和调相(PM)中的任一种。另外，通信方式可以采用单向通信或者双向通信。此外，它可以采用空分多址方法(SDMA)、极化分割多址访问方法(PDMA)、频分多址方法(FDMA)、时分多址方法(TDMA)、码分多址方法(CDMA)和正交频分复用方法(OFDM)中的任一种。

[0048] 然后对第一存储器进行写。当完成对第一存储器的写时，从读取器发射信号“0100”，可以进行从第一存储器读的操作。同时，从第二存储器读变为可以的，但是由于没有进行对第二存储器的写，所以读不出任何信息。换言之，当第一集成电路接收到信号“0100”时，只可以进行对第一存储器写以及从第一存储器读的操作。

[0049] 接下来，当薄半导体器件接收到信号“1010”时，只有第二薄膜集成电路接收到该信号。具体地说，读取器/写入器可以使用第二薄膜集成电路的特有通信规则、特有频率、特有通信方式来发射信号“1010”。可以按照向第一薄膜集成电路发射的同样方式来选择这些特有的频率、通信方式、通信规则。

[0050] 于是，不允许写第一存储器，而允许写第二存储器。同时，不允许从第一存储器读，但允许从第二存储器读。换言之，当第二薄膜集成电路接收到信号“1010”时，只可以进行对第二存储器写和从第二存储器读的操作。

[0051] 接下来，当薄半导体器件接收到信号“1000”时，只有第二薄膜集成电路接收到该信号。另外，不允许第一薄膜集成电路接收信号。具体地说，读取器/写入器可以使用第二薄膜集成电路的特有通信规则、特有频率、特有通信方式来发射信号“1000”。可以按照向第一薄膜集成电路发射的同样方式来选择这些特有的频率、通信方式、通信规则。

[0052] 按照这种方式，不允许第一薄膜集成电路接收信号，从而控制为不能进行从第一存储器读的操作。换言之，第一存储器的信息未被第三人读取。注意，进行了设置，使得可以通过从薄半导体器件的特定制造商(例如生产商和销售商)或管理者的读取器/写入器发射的信号来读第一存储器。因此，总的来说，信息可以被负责人或者特定人在特定的环境下读出，而不被第三人读取。

[0053] 接下来，当薄半导体器件接收到信号“0101”时，第一薄膜集成电路接收到该信号，此外优选的是，第二薄膜集成电路不能接收到该信号。具体地说，读取器/写入器可以使用第一薄膜集成电路的特有通信规则、特有频率、特有通信方式来发射信号“0101”。可以按照上述方式来选择这些特有的频率、通信方式、通信规则。

[0054] 按照这种方式，不允许第二薄膜集成电路接收信号，从而控制为不能进行从第二存储器读的操作。换言之，第二存储器的信息未被第三人读取。注意，进行设置，使得可以通过从薄半导体器件的特定制造商(例如销售商)的读取器/写入器发射的信号来读第二存储器。因此，总的来说，信息可以被负责人或者特定人在特定的环境下读出，而不被第三人读取。

[0055] 接下来，当薄半导体器件接收到信号“1111”时，第三薄膜集成电路接收到该信号。此外，不允许第一和第二薄膜集成电路接收信号。具体地说，读取器/写入器可以使用第三薄膜集成电路的特有通信规则、特有频率、特有通信方式来发射信号“1111”。可以按照向第一薄膜集成电路进行发射的同样方式来选择这些特有的频率、通信方式、通信规则。

[0056] 按照这种方式，不允许第一和第二薄膜集成电路接收信号，从而不能进行从第一和第二存储器读的操作。换言之，第一和第二存储器的信息未被第三人读取。注意，进行设置，使得利用从薄半导体器件的特定制造商(例如销售商)的读取器/写入器发射的信号，通过从第三薄膜集成电路接收键码信息来读第一和第二存储器。因此，负责人或者特定人可以从第一或第二存储器读取信息。

[0057] 按照这种方式，就可以通过当薄半导体器件接收到信号时，使薄膜集成电路不能接收到该信号，来控制对存储器电路的读和写。结果，可以增强安全性。专用信息可以被输入到限制读取的存储器电路中。

[0058] 在该实施方式中，由于天线是共享的，所以优选的是利用第一到第三薄膜集成电路的特有协议来控制接收。然而，可以为每个薄膜集成电路都提供天线，可以利用从读取器/写入器发射的频率来控制第一到第三薄膜集成电路的接收。此外，可以利用与读取器/写入器之间的通信方式来控制第一到第三薄膜集成电路的接收。

[0059] 如上所述，通过使用多个薄膜集成电路，可以控制键码信息，优选地可以更新键码信息，还可以控制对存储器电路的读写。结果，可以防止对第三人的信息泄漏，可以增强安全性。

[0060] 在该实施方式中，使用了三个薄膜集成电路、两个存储器和一个天线，但是本发明不限于此。

[0061] 第二实施方式

[0062] 在第二实施方式中，描述薄半导体器件的一种操作方法。该操作方法在键码信息的更新方法上与实施方式1不同。如图4所示，在该实施方式的薄半导体器件中，共享天线300的第一薄膜集成电路301a和第二薄膜集成电路301b通过门电路304连接到电子钥匙
305和控制电路306。电子钥匙305可以由非易失性存储器形成。因为这样做可以防止电子钥匙自身的篡改以及与其相关的滥用。存储器电路307连接到控制电路306。注意，存储器电路307可以包括第一存储器307a和第二存储器307b。另外，天线300、控制电路306和存储器电路307分别连接到电源电路308。

[0063] 下面将用图5中的流程图来描述上述薄半导体器件的操作方法。数据在第一接收模式下被输入到电子钥匙305(接收1)，给出键码信息。数据在第二接收模式下被输入到电子钥匙305(接收2)，给出键码信息。例如，进行控制，使得只有第一薄膜集成电路在第一接收模式下工作，只有第二薄膜集成电路在第二接收模式下工作。

[0064] 如上所述，可以用不同的频率，例如f1和f2，或者不同的协议，例如P1和P2，来选择接收模式。

[0065] 键码信息被给定为例如满足：第一接收模式获得“01”(较低位是1，即Data＝*1)，第二接收模式获得“10”(较高位是1，即Data＝1*)。

[0066] 据此，例如，如图6A所示，第一接收模式可以采用频率f1、协议P1和键码信息“01”。第二接收模式可以采用频率f2、协议P2和键码信息“10”。

[0067] 利用键码信息来控制对存储器电路307的写或读。例如，如果用于写操作的键码信息变为可以，则允许写存储器电路。如果用于读操作的键码信息变为可以，则允许从存储器电路读。如果键码信息变为不可以，则发送错误信号。另外，可以禁止对第一和第二薄膜集成电路的收发。

[0068] 例如，如图6B所示，当键码信息是“00”时，即处于初始状态时，对存储器电路的读和写是可以的。当键码信息是“01”时，允许从存储器电路读，但不允许写。当键码信息是“10”时，不允许从存储器电路读，但允许写。当键码信息是“11”时，对存储器电路的读和写都不允许。按照这种方式就可以设置键码信息，以对存储器电路进行读和写。

[0069] 如果用两个非易失性存储器形成电子钥匙，键码信息是“01”、“10”或“11”，但可以使用n件非易失性存储器形成键码信息。因此，如图5的流程图所示，可以更新电子钥匙的键码信息。例如，如果使用四个非易失性存储器，那么即使在获得“11”后也要构成“1100”，键码信息变为“1101”或“1111”，以控制从存储器电路读或者写存储器电路。

[0070] 在进行存储器电路的读取后，信息被发送到第一薄膜集成电路C1或者第二薄膜集成电路C2。此时，基于键码信息来确定由薄膜集成电路C1和C2中的哪一个接收信息。

[0071] 第三实施方式

[0072] 第三实施方式使用图7中的流程图描述了薄膜集成电路和读取器/写入器之间的通信系统(通信方式)。

[0073] 使薄半导体器件靠近读取器/写入器。此时，薄半导体器件的薄膜集成电路C1接收信号。于是，对薄半导体器件中的存储器电路进行写或类似的操作。此后，信息从薄膜集成电路C1被发送到读取器/写入器。接着，读取器/写入器确定是否与另一个薄膜集成电路Cn进行通信。

[0074] 此后，进行与另一个薄膜集成电路Cn之间的通信，信息从该薄膜集成电路Cn被发送到读取器/写入器。此后，读取器/写入器确定是否与另一个薄膜集成电路通信。

[0075] 可以根据读取器/写入器从其接收到信号的薄膜集成电路来确定是否进行与另一个薄膜集成电路的通信。将要与之通信的下一薄膜集成电路的信息由已进行通信的薄膜集成电路提供给读取器/写入器。当与其他薄膜集成电路之间的通信数量增加时，可以增强安全性。

[0076] 薄半导体器件和读取器/写入器之间的通信可以采用亚毫米波(300GHz到3THz)、极高频波(EHF)(30GHz到300GHz)、超高频波(SHF)(3GHz到30GHz)、特高频波(UHF)(300MHz到3GHz)、甚高频波(VHF)(30MHz到300MHz)、高频波(HF)(3MHz到30MHz)、中频波(MF)(300KHz到3MHz)、低频波(LF)(30KHz到300KHz)和甚低频波(VLF)(3KHz到30KHz)中的任一种。具体的频率可以采用135KHz、6.78MHz、13.56MHz、27.125MHz、40.68MHz、433.92MHz、869.0MHz、915.0MHz、2.45GHz、5.8GHz和24.125GHz中的任一个。结果，读取器/写入器可以向多个薄膜集成电路中的至少一个集成电路发射信号。

[0077] 薄半导体器件和读取器/写入器之间的通信可以采用数字调制系统。数字调制系统是幅移键控(ASK)、频移键控(FSK)和相移键控(PSK)中的任一种。结果，读取器/写入器可以向多个薄膜集成电路中的至少一个集成电路发射信号。

[0078] 薄半导体器件和读取器/写入器之间的通信可以采用模拟调制系统。模拟调制系统是调幅(AM)、调频(FM)和调相(PM)中的任一种。结果，读取器/写入器可以向多个薄膜集成电路中的至少一个集成电路发射信号。

[0079] 薄半导体器件和读取器/写入器之间的通信可以采用单向通信或者双向通信。此外，它可以采用空分多址方法(SDMA)、极化分割多址访问方法(PDMA)、频分多址方法(FDMA)、时分多址方法(TDMA)、码分多址方法(CDMA)和正交频分复用方法(OFDM)中的任一种。

[0080] 薄半导体器件和读取器/写入器之间的通信可以采用不同的协议。结果，读取器/写入器可以向多个薄膜集成电路中的至少一个集成电路发射信号。

[0081] 通过重复上述操作，薄半导体器件就可以与读取器/写入器进行通信。此时，每个薄膜集成电路可以安装天线或者共享天线。当天线被安装在每个薄膜集成电路上时，每个薄膜集成电路接收的频率可以不同。

[0082] 如该实施方式所述，例如可以通过该实施方式的薄膜集成电路和读取器/写入器之间的通信来设置薄半导体器件的操作方法。

[0083] 第四实施方式

[0084] 第四实施方式描述了针对食物配送应用安装有多个薄膜集成电路的薄半导体器件作为标签(所谓的ID标签)的模式及其操作方法。

[0085] 如图8A所示，键码信息的数据被设置为“0000”(初始状态)、“0001”、“0011”、“0111”或“1111”。如上述实施方式所述，可以利用键码信息数据来限制对薄膜集成电路的发射/接收，即限制对存储器的访问。

[0086] 如图8B所示，该键码信息数据可以依次通过操作(1)(2)(3)和(4)来控制“0”和“1”。如上述实施方式所述，例如可以根据哪一个薄膜集成电路接收到信号来控制操作(1)(2)(3)和(4)。

[0087] 具有这样的键码信息数据的薄半导体器件包括第一薄膜集成电路C1、第二薄膜集成电路C2、第三薄膜集成电路C3和第四薄膜集成电路C4，以及每个都可访问的第一存储器M1和第二存储器M2，如图9A到9E所示。如图9A所示，只允许第一薄膜集成电路C1处于可访问状态(In(输入)或Out(输出)的信号被接收的状态)。第一薄膜集成电路C1可以对第一存储器M1进行写或读。例如，键码信息被设置为“0001”。举例来说，在食物生产和加工工厂中由读取器/写入器进行对薄半导体器件的这种操作，产品的基本数据，例如生产工段、生产者、加工日期、保质期等被写入第一存储器M1中。在出厂前，确认该基本数据是否被准确地写入第一存储器M1中。

[0088] 此后，当试图向第二薄膜集成电路C2进行发送/从其接收时，禁止向第一薄膜集成电路C1进行发送/从其接收，如图9B所示。例如，键码信息被设置为“0011”。注意，可以在从生产厂出厂时设置为禁止向第一薄膜集成电路C1进行发送/从其接收。由于禁止向第一薄膜集成电路C1进行发送/从其接收，所以对第一存储器M1的写操作被禁止，只允许从第一存储器M1进行读操作，并且可以将第二薄膜集成电路C2控制为允许对第二存储器M2进行写或者读。例如，对薄半导体器件的这样一种操作是由读取器/写入器在配送过程中完成的。这样，不会在配送过程中对在生产厂中写入的基本数据进行篡改，配送过程所需的数据，例如递送地址或者递送数量等，被写入第二存储器M2。在递送前可以确认配送过程中所需的数据是否被准确地输入到第二存储器M2。

[0089] 然后，当试图向第三薄膜集成电路C3进行发送/从其接收时，禁止向第二薄膜集成电路C2进行发送/从其接收，如图9C所示。例如，键码信息被设置为“0111”。注意，可以在配送过程中递送时设置为禁止向第二薄膜集成电路C2进行发送/从其接收。由于禁止向第二薄膜集成电路C2进行发送/从其接收，所以对第一和第二存储器M1和M2的写操作被禁止，只可以从第一和第二存储器M1和M2进行读。例如，对薄半导体器件的这样一种操作是在商店中使用读取器/写入器完成的。这样，就不可能在商店中对在生产厂和配送过程中写入的数据进行篡改。在商店中，只可以对这样的写入数据进行确认。

[0090] 自从一件货品的价格等改变后，当该价格被写入时，可以在条形码读取器中写入价格。可以根据所要写入的数据或内容来选择用于写比如存储器或者条形码读取器的装置。

[0091] 然后，当试图向第四薄膜集成电路C4进行发送/从其接收时，禁止向第三薄膜集成电路C3进行发送/从其接收，如图9D所示。例如，键码信息被设置为“1111”。注意，可以在商店购买时设置为禁止向第三薄膜集成电路C3进行发送/从其接收。由于禁止向第三薄膜集成电路C3进行发送/从其接收，所以对第一和第二存储器M1和M2的写操作和读操作都被禁止。例如，可以在商店中使用读取器/写入器，具体地说就是提供给收银机(register)的系统来完成对薄半导体器件的这样一种操作。于是，顾客等不能对写入第一和第二存储器M1和M2的数据进行篡改。这样的写入数据只可以在商店中由顾客等来确认。

[0092] 在商店外被写入第一存储器M1和第二存储器M2的数据可以由顾客通过控制薄膜集成电路或者存储器的数量以及禁止发送/接收的状态来读出。

[0093] 如图9E所示的、禁止对第一存储器M1和第二存储器M2进行访问的薄半导体器件优选地被收集起来进行重新利用。例如，在购买了一件货品后，可以在收银台等处收集薄半导体器件。由于顾客等因第四薄膜集成电路C4的缘故不能从第一存储器M1和第二存储器M2中进行读取，所以它可以在收银台被收集起来。在按这种方式收集的薄半导体器件中，写入第一存储器M1和第二存储器M2的信息被删除。因此，第一存储器M1和第二存储器M2可以用EEPROM等制成，其中的信息可以通过物理手段例如紫外线照射或者化学方法来删除。

[0094] 注意，如果信息不需要删除，则第一存储器M1和第二存储器M2可以用非易失性存储器制成，它也可以防止篡改。

[0095] 在该实施方式中，使用了四个薄膜集成电路和两个存储器。然而，本发明不限于此。例如，可以共享存储器，或者可以将存储器形成在薄膜集成电路中。

[0096] 这样的安装有多个薄膜集成电路的薄半导体器件可以防止有关经过大量过程的货品的信息被篡改，从而提高安全性。

[0097] 此外，与现有的IC芯片相比，本发明的薄膜集成电路可以用较低的成本制造。因此，可以安装多个薄膜集成电路，而不会增加薄半导体器件的成本。

[0098] 第五实施方式

[0099] 第五实施方式描述了多个薄膜集成电路的制造方法。

[0100] 如图10A所示，在绝缘衬底100上依次形成隔离层102以及具有半导体膜作为有源区的薄膜晶体管层103(也称为TFT层)，以形成多个薄膜集成电路101。图10B和10C分别是图10A的a-b和c-d剖面图。

[0101] 绝缘衬底100例如有玻璃衬底(比如硼硅酸钡玻璃或者硼硅酸铝玻璃)、石英衬底等。此外，作为具有绝缘表面的其他衬底，例如有用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或者聚醚砜(PES)为代表的塑料或者用诸如丙烯酸树脂这样的具有挠性的合成树脂制成的衬底。此外，可以使用金属比如不锈钢或者半导体衬底，其表面形成有绝缘膜，例如氧化硅或者氮化硅。母衬底的外形不受限，与用圆硅晶片形成IC芯片的情形相比，可以使用这样的绝缘衬底100来实现最低成本的薄膜集成电路。

[0102] 隔离层102可以包括硅，隔离层的结构可以是非晶半导体、混合非晶状态和晶体状态的半非晶半导体(也被称为SAS)和结晶半导体中的任何一种。注意，SAS在非晶半导体膜中含有晶粒大小为0.5nm到20nm的微晶半导体。这样的隔离层102可以用溅射法、等离子CVD法等形成。隔离层102可以是30nm到1μm厚，或者可以是等于或小于30nm厚，只要隔离层102的膜形成装置允许。

[0103] 此外，隔离层102可以加入例如磷或者硼等元素。此外，可以通过加热等手段激活所述元素。通过加入这样的元素，可以加快隔离层102的反应速度，即蚀刻速度。

[0104] 在该实施方式中，30nm到1μm厚，优选地30nm到50nm厚的SAS被用作隔离层102；然而，也可以使用上述其他材料。

[0105] 此时可以选择性地形成隔离层102。例如，不在绝缘衬底100的外围形成隔离层102。由于选择性地形成隔离层102，所以即使在除去隔离层后，TFT层103也不分开。换言之，TFT层形成一个整体。作为一种选择性地形成隔离层102的方法，在布置掩模覆盖了绝缘衬底100的外围并形成隔离层102后，蚀刻绝缘衬底100的外围，或者在绝缘衬底100的整个表面上形成隔离层102。

[0106] 注意，TFT层103包括薄膜晶体管128n和128p，它们包括基底绝缘膜、已被图案化为预期形状的半导体膜124、起到栅电极作用的导电膜126(此后称为栅电极)，该导电膜126穿过用作栅极绝缘膜的绝缘膜125(此后称为栅极绝缘膜)而形成。半导体等于或小于
0.2μm厚，典型地为40nm到170nm厚，优选地是50nm到150nm。注意，薄膜晶体管可以具有单漏极结构、LDD(轻掺杂漏极)结构或者GOLD(栅漏重叠LDD)结构。此外，半导体膜包括沟道形成区和杂质区(包括源极区、漏极区、GOLD区和LDD区)。n沟道薄膜晶体管128n和p沟道薄膜晶体管128p的区别可以是所加入的杂质元素的导电性。此外，为了防止沟道随着沟道形成区变小而变短，优选的是通过在栅电极的一侧上形成绝缘体而具有所谓的侧壁结构。在所述绝缘体下形成低浓度杂质区。形成为与每个杂质区相连的布线130被包括在TFT层103中。

[0107] 在隔离层102上形成的基底绝缘膜可以具有由包含氧或氮的绝缘膜构成的层叠结构或者单层结构，所述绝缘膜例如是氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)和氧化氮化硅(SiNxOy)(x＞y)(x，y＝1，2...)，使得TFT层103不被蚀刻。这是因为可以获得隔离层102和蚀刻气体之间充足的选择比。

[0108] 这样，基底绝缘膜可以具有层叠结构。在该实施方式中，基底绝缘膜包括第一绝缘膜121、第二绝缘膜122和第三绝缘膜123。例如，可以分别采用氧化硅膜作为第一绝缘膜，采用氮氧化硅膜作为第二绝缘膜，采用氧化硅膜作为第三绝缘膜。考虑到来自绝缘衬底100的杂质扩散等因素，优选地使用氧氮化硅膜；但是，还要考虑氮氧化硅膜与隔离层和半导体膜之间的粘附性较低。因此，提供与隔离层、半导体膜和氮氧化硅膜之间具有较高粘附性的氧化硅膜。

[0109] 半导体膜124可以具有非晶半导体、其中混合非晶状态和晶体状态的SAS或者结晶半导体。

[0110] 在该实施方式中，形成非晶半导体膜，然后形成通过热处理结晶的结晶半导体膜。热处理可以使用加热炉、激光照射或者不用激光而是从灯中射出的光的照射(此后称为灯退火)，或者它们的组合。

[0111] 在激光照射的情形中，可以使用连续波激光束(CW激光束)或者脉冲振荡激光束(脉冲激光束)。作为激光束可以使用从以下一种或多种激光器中发射的光束：Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜气体激光器和金气体激光器。辐射出具有这些激光器的基波或者基波的二次到四次谐波的激光束，以获得具有较大晶粒尺寸的晶体。典型地，例如，可以使用Nd:YVO4激光器(1064nm的基波)的二次2
谐波(532nm)或者三次谐波(355nm)。在这种情况下，需要大约0.01到100MW/cm(优选地
2
0.1到10MW/cm)的功率密度。照射半导体膜的扫描速度大约被设置为10到2000cm/sec。

[0112] 此时，例如，利用图19A所示的光学系统，使用CW激光器来进行结晶。首先，从激光振荡器290出射的CW激光束被光学系统291延长，然后被处理为直线形状。具体地说，当激光束穿过光学系统291的圆柱透镜或凸透镜时，激光束可以被处理成直线形状。此时，它可以被处理为使束斑的纵轴长度为200到350μm。

[0113] 之后，被处理成直线形状的激光束穿过检流计式反射镜(galvanometer mirror)293和fθ透镜294进入半导体膜124。此时，直线激光束被调节为在半导体膜上具有所需尺寸的激光斑282。另外，无论检流计式反射镜的角度如何，激光斑282通过fθ透镜294后在照射表面上的形状都是不变的。

[0114] 此时，检流计式反射镜在用于控制检流计式反射镜的振荡的设备(控制设备)296的控制下振荡，换言之，检流计式反射镜的角度发生改变，激光斑282在一个方向(例如在图19A中的X轴方向)上移动。例如，当检流计式反射镜振荡半个周期时，激光束在半导体膜上的X轴方向移动固定的距离(向前)。

[0115] 此后，半导体膜124在X-Y台295的作用下，在Y轴方向上移动。类似地，激光斑由于检流计式反射镜的作用，在半导体膜上的X轴方向移动(向后)。通过激光束这样的向后和向前移动，激光斑沿着路径283移动，从而进行激光照射。

[0116] 如图19B所示，进行激光照射，使得薄膜晶体管的载流子的移动方向沿着激光束在X轴方向上的移动方向(扫描方向)。例如，在半导体膜124具有如图19B所示的形状的情况下，要在半导体膜上形成的源区124(s)、沟道形成区124(c)和漏区124(d)排列为与激光束在X轴方向上的移动方向(扫描方向)平行。结果，由于载流子穿过的晶粒边界可以被缩小或者消除，所以薄膜晶体管的迁移率可以增大。

[0117] 此外，激光束射到半导体膜的入射角θ可以被设为0°＜θ＜90°。结果，可以防止激光束的干涉。

[0118] 可以发射具有连续波激光的基波的激光束和具有连续波激光的谐波的激光束。或者，可以发射具有连续波激光的基波的激光束和具有脉冲激光的谐波的激光束。通过使用多个激光束，可以补偿能量。

[0119] 可以使用脉冲激光束，直到半导体膜由于激光束的照射而熔化，随后又凝固，所述脉冲激光束使激光器振荡，其振荡频率使得可以射出下一个脉冲激光束。通过以该频率振荡激光束，就可以获得在扫描方向上连续生长的晶粒。激光束的具体振荡频率是10MHz或更高，这是比通常使用的几十到几百Hz的频带高得多的频带。

[0120] 注意，可以在惰性气体气氛(例如稀有气体或氮气)中进行激光束的照射。因此，可以抑制由于激光束的照射造成的半导体表面上的粗糙程度，增强平面化程度，并且可以抑制由于界面状态密度的变化产生的阈值波动。

[0121] 通过使用SiH4和F2或者SiH4和H2形成微晶半导体膜，然后进行上述激光照射，以使微晶半导体膜结晶。

[0122] 如果使用加热炉作为另一种热处理，则在500到550℃下加热非晶半导体膜2到20小时。此时，可以将温度设在500到550℃的范围内的多个台阶上，以使温度逐步升高。
通过初期的低温热处理，非晶半导体膜中的氢等挥发出来，结果实现了所谓的脱氢处理，可以减小在结晶过程中产生的膜粗糙程度。此外，由于加热温度可以降低，所以优选的是在非晶半导体膜上形成金属元素，例如Ni，以便促进结晶。即使在使用这样的金属元素进行结晶的过程中，也可以在600到950℃的温度下加热。

[0123] 然而，当形成了这样的金属元素后，担心该金属元素会不利地影响半导体元件的电学特性，因而需要吸收(gettering)步骤，用于减少或消除金属元素。例如，可以使用非晶半导体膜作为吸收体来除去金属元素。

[0124] 此外，可以直接在表面上形成结晶半导体膜。在这种情况下，可以通过加热或等离子体，使用含氟气体例如GeF4或F2和硅烷基气体例如SiH4或Si2H6，直接在表面上形成结晶半导体膜。当直接形成结晶半导体膜并需要高温处理时，可以使用具有良好耐热性的石英衬底。

[0125] 可以想到的是，隔离层102可能受加热半导体膜的步骤的影响。例如，如果使用加热炉进行热处理，或者使用532nm的波长进行激光照射，那么热量可以到达隔离层102。结果，隔离层102在某些情况下也会结晶。通过隔离层102的结晶态也可以加快反应速度。

[0126] 另一方面，可以对基底绝缘膜的结构进行选择，使得激光束的能量不能到达隔离层102，以便有效地使半导体膜结晶。例如，可以选择基底绝缘膜的材料、膜厚度和层叠顺序。

[0127] 与用硅晶片形成的IC芯片相比，利用以上任何一种手段形成的半导体膜都包含19 22 3
更多的氢。具体地说，半导体膜可以被形成为具有1×10 到1×10 个原子/cm 的氢密度，
19 20 3
优选地是1×10 到5×10 个原子/cm。使用所包含的氢，可以获得释放半导体膜内的自由键(悬空键)的终止效应。此外，使用所述氢，可以提高薄膜集成电路的挠性。

[0128] 此外，薄膜集成电路中被图案化的半导体膜占据的面积百分比被设为1到30％，因而可以防止由于弯曲应力造成的薄膜晶体管的毁坏或者剥离。

[0129] 在这样的具有半导体的TFT的情况下，该TFT的亚阈值系数(S值)可以被设为2
0.35V/sec或更低，优选地设为0.25到0.09V/sec，TFT的迁移率可以被设为10cm/Vsec或更高。

[0130] 当使用该TFT形成19阶环形振荡器时，可以获得在3到5V的电源电压下1MHz或更高，优选地为10MHz或更高的振荡频率的特性。另外，反相器的每一级的延时在3到5V的电源电压下可以为26ns，优选地为0.26ns或更小。

[0131] 如上所述，这样的薄膜集成电路包括极薄的半导体膜作为有源区。因此，该薄膜集成电路与用硅晶片形成的IC芯片相比可以更薄。这样的薄膜集成电路的具体厚度被设为0.3μm到3μm，典型地约为2μm。

[0132] 利用上述结构，可以获得TFT的功能；然而，优选地可以形成第一层间绝缘膜127和第二层间绝缘膜129。可以用来自第一层间绝缘膜127的氢来修复因激光造成的半导体膜的损坏、缺陷等。换言之，可以实现氢对于缺陷的终止效应。包含氧或氮的绝缘膜可以被用于第一层间绝缘膜127，例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)和氧化氮化硅(SiNxOy)(x＞y)(x，y＝1，2…)。

[0133] 利用第二层间绝缘膜129可以增强平面化程度。可以将有机材料或无机材料用于第二层间绝缘膜129。聚酰亚胺、丙烯酸树脂、聚酰胺、聚酰亚胺-酰胺(polyimide amide)、抗蚀剂、苯并环丁烷、硅氧烷或者聚硅氮烷可以用作所述有机材料。硅氧烷具有带硅(Si)氧(O)键的骨架结构。作为其取代基，使用至少包括氢的有机基团(例如烃基或者芳香烃)。此外，可以使用氟代基团作为取代基。另外，可以使用至少包括氢和氟代基团的有机基团作为取代基。聚硅氮烷由包括具有硅(Si)氮(N)键的聚合材料的液体材料制成的。包含氧或氮的绝缘膜可以用作所述无机材料，例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或者氧化氮化硅(SiNxOy)(x＞y)(x，y＝1，2…)膜。此外，上述绝缘膜的层叠结构可以用于第二层间绝缘膜129。当第二层间绝缘膜129是例如使用有机材料制成时，平面化程度提高了；然而容易吸收水和氧。在有机材料上优选地形成包含无机材料的绝缘膜，以防止吸收水和氧。当使用包含氮的绝缘膜作为无机材料时，除了水之外还可以防止诸如Na之类的碱离子的进入。

[0134] 更优选地，用第四绝缘膜131来覆盖布线130。由于安装有薄膜集成电路的物品经常被裸露的手触摸，所以要考虑诸如Na一类的碱离子的扩散。因此，优选地在薄膜集成电路的上表面上形成第四绝缘膜131。包含氧或氮的绝缘膜可以用作第四绝缘膜131，例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或者氧化氮化硅(SiNxOy)(x＞y)(x，y＝1，2…)膜。典型地可以使用氧化氮化硅(SiNxOy)膜。

[0135] 此后，在薄膜集成电路101之间形成凹槽105。可以通过切割(dicing)、划片(scribing)、利用掩模蚀刻等工艺来形成凹槽105。凹槽105的形状可以是圆形(洞)或者矩形(狭缝状)。采用切割装置(切割器)的刀片切割法通常用于切割工艺。刀片是嵌入了钻石研磨颗粒的磨石，宽度约为30μm到50μm。通过快速旋转刀片来分割TFT层103。钻石划片法、激光划片法等被用于划片工艺。在蚀刻的情况下，在利用曝光步骤和显影步骤形成掩模图案后，通过干法蚀刻、湿法蚀刻等来分割TFT层。在干法蚀刻中，可以使用大气(常压)等离子法。这样，通过使用上述方法就可以在薄膜集成电路101之间形成凹槽105。

[0136] 注意，不一定在每个薄膜集成电路之间都形成凹槽105，但是可以在形成有多个薄膜集成电路的区域之间形成凹槽105。

[0137] 在TFT层103中可以形成开口部分。在这种情况下，要求将开口部分形成在除将变为沟道形成区的导电膜所在的区域之外的区域中。通过一起使用这样的开口部分和凹槽，可以调整凹槽105的尺寸或数量，或者可以缩短除去隔离层102所需的时间。开口部分可以是圆形的、矩形的等。

[0138] 当在每个薄膜集成电路101之间选择性地形成凹槽105时，绝缘膜或导电膜留在除薄膜集成电路之间的凹槽105之外的区域中。这样的留在薄膜集成电路之间的绝缘膜、导电膜等被称为连接区106。注意，连接区106可具有连接薄膜集成电路，使它们不相互隔离的功能，并且可以包括绝缘膜和导电膜中的任何一个。此外，连接区可以被形成为单层或层叠层。

[0139] 薄膜集成电路101在没有形成隔离层102的区域104中被固定到绝缘衬底100。因此，薄膜集成电路101从不会与绝缘衬底100分离。

[0140] 此时，除去隔离层102。首先，引入用于除去隔离层102的蚀刻剂。可以使用含氟化卤的气体或液体作为蚀刻气体。例如，可以使用ClF3(三氟化氯)作为氟化卤。注意，可以通过以下过程Cl2(g)+3F2(g)→2ClF3(g)，在200℃或更高温度下用氟和氯发生反应来生成ClF3。ClF3(沸点11.75℃)可以根据反应场的温度而液化。在这样的情况下，使用ClF3作为含卤化物的液体，也可以采用湿蚀刻。混合有氮气的ClF3气体等可以用作另一种含卤化物的气体。

[0141] 蚀刻剂不限于ClF3或者卤化物，只要它蚀刻隔离层102而不蚀刻基底膜即可。例如，可以使用含氟的等离子体气体，例如CF4、SF6-、NF3或F2。也可以使用强碱性溶液，例如氢氧化四乙铵(TMAH)作为另一种蚀刻剂。

[0142] 在利用含卤化物(例如ClF3)的气体以化学方法除去隔离层102的情况下，隔离层102和基底膜的组合不限于上述材料，只要将被选择性蚀刻的材料用于隔离层102，而将不被蚀刻的材料用于基底膜即可。

[0143] 在该实施方式中，可以在以下条件下，利用低压CVD装置除去隔离层102：蚀刻剂是ClF3(三氟化氯)气体；温度350℃；流速300sccm；压强799.8帕(6Torr)；时间为3小时。但是，条件并不限于此。另外，低压CVD装置具有可处理多个薄膜集成电路101的钟形容器。结果，可以提高薄膜集成电路的大批量产率。当通过排气管道排出多余的气体时，由于薄膜集成电路通过连接区106与绝缘衬底100集成在一起，所以薄膜集成电路不可能被吸入排气管道。

[0144] 另外，可以在低压CVD装置的侧面上安装加热装置，例如加热器。工艺温度被加热装置设定在100到300℃，从而提高了隔离层102和蚀刻剂的反应速度。这样就可以减少所使用的蚀刻剂的量，并且可以缩短工艺时间。

[0145] 通过以上述方式引入蚀刻剂，隔离层102就会逐渐消退。这样，就可以除去隔离层102。

[0146] 当引入蚀刻剂时，设置蚀刻剂、气流速度、温度等，使得TFT层103不被蚀刻。由于在该实施方式中使用的ClF3具有对硅进行选择性蚀刻的特性，所以它可以选择性地除去隔离层102。因此，优选地使用含氧或氮的绝缘膜作为基底绝缘膜，使得TFT层103不被蚀刻。由于隔离层和基底膜之间的反应速度的差别很大，意味着选择性很高，所以隔离层102可被容易地去除，同时薄膜集成电路得到保护。在该实施方式中，通过使用设在TFT层103以及侧面暴露的层间绝缘膜、栅绝缘膜、布线等的边缘部分的上方和下方的氮氧化硅等，就可以防止TFT层103与蚀刻剂发生反应。

[0147] 在这之后，分离绝缘衬底100。此时，由于通过连接区106相连，薄膜集成电路没有相互分离。

[0148] 分离后的绝缘衬底100可以被重新利用。这样就可以实现薄膜集成电路成本的降低。在重新利用时，在形成凹槽105时优选地进行切割、划片等工艺，以便不损坏绝缘衬底100。然而，即使绝缘衬底被损坏，也可以通过使用涂敷法或者液滴释放法形成有机树脂或者无机膜，来进行平面化处理。注意，液滴释放法是一种选择性地释放(喷射)成份中混合有导电膜、绝缘膜等的材料的液滴(也称为液点)的方法，取决于其系统，它也被称为喷墨法。

[0149] 如图11A所示，薄膜集成电路可以通过粘合剂141被粘附到不同的基底材料142。基底材料142可以是挠性衬底。由挠性合成树脂，例如塑料或者丙烯酸树脂制成的衬底可以被用作所述挠性衬底，所述塑料例如是聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或者聚醚砜(PES)。

[0150] 由热固性树脂、紫外光固化树脂、环氧树脂、树脂添加剂等制成的粘合剂，或者双面胶带等可用作粘合剂141。

[0151] 将薄膜集成电路转移到挠性衬底上的结果是可以增强薄膜集成电路的挠性和断裂强度。与形成在绝缘衬底100上的薄膜集成电路相比，转移到挠性衬底上的薄膜集成电路可以变得更轻、更薄、更柔韧。

[0152] 所述不同的基底材料142可以是上面安装有薄膜集成电路的物品的表面。换言之，不带绝缘衬底100的薄膜集成电路101可以被完成并安装在物品上。因此，也可以实现薄膜集成电路的轻薄化，实现安装有薄膜集成电路的物品变薄，重量变轻。

[0153] 此后，通过切割、划片或激光分割法来分割薄膜集成电路。例如，使用被玻璃衬底吸收的激光，例如CO2激光来分割薄膜集成电路。

[0154] 薄膜集成电路的外围例如侧面可以用有机树脂例如环氧树脂来覆盖。这样，可以保护薄膜集成电路免受外界影响，并且易于携带。

[0155] 这样分割后的薄膜集成电路可以是5毫米的方形(25mm2)或者更小，优选地是从2 2
0.3毫米的方形(0.09mm)到4毫米的方形(16mm)。

[0156] 当在绝缘衬底100上形成薄膜集成电路后，与使用圆形的硅晶片形成的IC芯片相比，对母衬底的外形限制更少了。因此，薄膜集成电路的大批量产率增大了，因此可以大批量生产薄膜集成电路。由于绝缘衬底100是重复使用的，所以可实现薄膜集成电路的成本降低。

[0157] 本发明的薄膜集成电路具有0.2μm或更薄的用作有源区的半导体膜，典型地为40nm到170nm，优选地为50nm到150nm，与用硅晶片形成的IC芯片不同的是，它非常薄。
因此，即使将该薄膜集成电路安装在物品上，该薄膜集成电路也难以确认，这有助于防止篡改。

[0158] 为了增强这样的薄膜集成电路的强度，可以采用转移到挠性衬底的方法。这样的薄膜集成电路比由硅晶片形成的IC芯片更难损坏。

[0159] 由于本发明的薄膜集成电路不具有硅晶片，所以该薄膜集成电路没有波吸收的危险，并且与由硅晶片形成的IC芯片相比具有良好的信号接收能力。

[0160] 由于本发明的薄膜集成电路没有硅晶片，所以它可以是透光的。因此，即使将该薄膜集成电路安装在物品的印刷表面上，也不会破坏设计。

[0161] 本发明的薄膜集成电路可以通过天线获得电力或信号。该天线可以直接形成在薄膜集成电路上。此外，薄膜集成电路可以附接到在另一个衬底上形成的天线。

[0162] 具体地说，包括薄膜集成电路的薄半导体器件包括安装有天线的非接触式薄半导体器件(用作RF标签或RF芯片)、设有与外部电源相连的端子而不安装天线的接触式薄半导体器件以及作为非接触式器件和接触式器件的组合体的混合式薄半导体器件。该实施方式中所示的薄膜集成电路可以应用于上述任何一种薄半导体器件。

[0163] 这样形成的薄膜集成电路被分别安装到薄半导体器件上。例如，如图12A所示，从绝缘衬底100切下每一个薄膜集成电路101。薄膜集成电路101被安装到薄半导体器件上，具体地说被安装到卡的基底材料200上。例如，将描述以下情况：集成有天线的薄膜集成电路101a和没有集成天线的薄膜集成电路101b都被安装到基底材料200上。外部天线201形成在基底材料200上，安装薄膜集成电路101b以与天线电连接。此时，天线可以通过具有导体的树脂，例如各向异性导电树脂(ACF)与薄膜集成电路101b相连。此外，集成有天线的薄膜集成电路101a通过粘合剂例如双面胶带(图12B)安装到基底材料200上。

[0164] 之后，如图12C所示，形成用于调节厚度的片材以及用于前后侧面的片材(上覆薄片)，从而完成薄半导体器件，具体地说就是卡203。可以在片材的前后侧面上印刷字符和图片。另外，由于安装了薄膜集成电路，所以没必要象在传统卡片上一样印刷卡号等。此外，由于可以安装多个薄膜集成电路，所以增强了安全性。

[0165] 由于本发明的薄膜集成电路被形成在绝缘衬底100上，所以与用圆形硅晶片形成的IC芯片相比，对母衬底的外形的限制更少。因此，提高了薄膜集成电路的大批量产率，因而可以大批量生产薄膜集成电路。因此，预期可以降低薄膜集成电路的成本。以极低的单位成本制造的薄膜集成电路可以产生巨大的利润。

[0166] 例如，将使用12英寸直径的硅衬底的情况与使用大小为730×920mm2的玻璃衬底2 2
的情况进行比较。硅衬底的面积大约为73000mm，而玻璃衬底的面积约为672000mm，即，玻
2
璃衬底的面积大约是硅衬底的9.2倍。在面积约为672000mm 的玻璃衬底上，当不考虑用于切割衬底的边界余量时，可以形成大约672000个面积分别为1平方毫米的ID芯片，这是
2
形成在硅衬底上的ID芯片的大约9.2倍多。在使用大小为730×920mm 的玻璃衬底的情况下，需要更少的加工步骤，与使用12英寸直径的硅衬底的情况相比，用于批量生产ID芯片的设施投资成本可以降低三分之一。

[0167] 第六实施方式

[0168] 第六实施方式描述了在薄半导体器件中包括多个薄膜集成电路的方式。

[0169] 在图13中，在基底材料200上安装有多个薄膜集成电路101a、101b、101c和101d，其中分别集成有存储器10a、10b、10c和10d以及天线11a、11b、11c和11d。按照这种方式，具有相同形状的多个薄膜集成电路可以具有不同的通信协议、存储到存储器的不同存储信息等。因此，与安装相同薄膜集成电路的情况相比，上述情况可以使薄半导体器件的安全性得到更大地增强。

[0170] 如图14所示，在基底材料200上形成的存储器10可以由薄膜集成电路101a、101b、101c、101d和101e共享。通过共享占用最大面积的存储器，可以实现薄半导体器件的小型化。此外，薄膜集成电路的安装面积增大，因而安装的可能性提高了。另外，薄膜集成电路分别具有天线11a、11b、11c、11d和11e；然而，每个天线的形状不限于图14中所示的形状。

[0171] 如图15所示，可以安装基于形成在基底材料200上的每个天线11a、11b和11c具有不同的天线长度的薄膜集成电路101a、101b和101c。

[0172] 本发明的薄半导体器件不限于图13到15中所示的薄膜集成电路的实施方式。图13到15中所示的薄膜集成电路可以相互组合。

[0173] 在该实施方式中，描述的是具有安装天线的薄膜集成电路的非接触式薄半导体器件；然而，薄半导体器件的实施方式不限于此。换言之，也可以采用具有连接端子的接触式薄半导体器件或者将非接触式和接触式组合起来的混合式薄半导体器件。

[0174] 该实施方式描述了每个薄膜集成电路都具有天线的情形；然而，天线可以被多个薄膜集成电路共享。

[0175] 第七实施方式

[0176] 第七实施方式描述了安装有ID芯片(此后称为芯片组)的物品，ID芯片上安装有多个薄膜集成电路。

[0177] 作为防止伪造产品的一个例子，将描述在不同的产品上安装芯片组的情形。在该实施方式中描述将芯片组附接到护照、许可卡等的情形。

[0178] 图16A图示了安装有芯片组30的护照311。芯片组30包括四个分别集成有存储器321的薄膜集成电路320。在图16A中，芯片组30被安装在护照的封面上；但是，它可以安装在另一页上，由于芯片组30是透光的，所以它也可以安装在封面的表面上。或者，可以将芯片组30嵌入到封面中，以便被封面的材料等夹住。通过安装本发明的芯片组，可以增强安全性，例如防止篡改薄膜集成电路或者防止从薄膜集成电路中泄漏信息。从而可以防止伪造护照或者类似行为。

[0179] 注意，在图16A中，描述的是在四个薄膜集成电路320中集成存储器321的芯片组30；然而，本发明不限于此。换言之，在本发明中，薄膜集成电路、存储器的数量以及用于形成薄膜集成电路和存储器的方法不受限制。

[0180] 图16B图示了安装有芯片组30的许可卡312。芯片组30包括四个集成有存储器321的薄膜集成电路320。在图16B中，芯片组30被嵌入到许可卡312中。透光的芯片组
30可以设在许可卡312的印刷面上，例如，芯片组30可以设在许可卡312的印刷面上并覆盖以层压材料。或者，芯片组30可以嵌入在许可卡312中，以便被许可卡312的材料夹住。
通过安装本发明的芯片组，可以增强安全性，例如防止篡改薄膜集成电路或者防止从薄膜集成电路中泄漏信息。从而可以防止伪造许可卡或者类似行为。

[0181] 通过将芯片组设置到这些物品上，可以防止伪造作假。可以使用非常薄、非常纤巧的芯片组，因此不会破坏护照、许可卡等物品的设计。此外，芯片组是透光的，所以它可以被设在物品的表面上。

[0182] 另外，根据芯片组可以简化对护照、许可卡等的管理。此外，数据可被存储在芯片组中，而不直接写入护照、许可卡等当中；因此可以保护我们的隐私。

[0183] 本发明的芯片组可以被安装在昂贵的提包上，例如带标签的提包上。这样，就可以防止仿造货品(赝品)的销售。

[0184] 注意，在图16B中，描述了具有四个共享一个存储器321的薄膜集成电路320的芯片组30；但是，本发明不限于此。换言之，在本发明中，薄膜集成电路、存储器的数量以及用于形成薄膜集成电路和存储器的方法不受限制。

[0185] 在图16A和16B中，未示出天线；然而，可以提供由多个薄膜集成电路共享的天线，或者可以将天线集成在每个薄膜集成电路中。当薄膜集成电路接收的频率不同时，由于优选的是天线长度根据频率而变，所以优选地为每个薄膜集成电路提供天线。此时，具有较长天线长度的薄膜集成电路可以被连接到在薄膜集成电路之外形成的天线(外部天线)。

[0186] 因为芯片组非常薄，非常小，可以更加柔韧，所以芯片组可以被安装在片材形状的物品上。作为片材形状的物品的例子，描述将芯片组安装在钞票上的情形。

[0187] 如图17所示，芯片组30被安装在钞票313上。芯片组30包括两个集成有存储器321和天线322的薄膜集成电路以及一个与外部天线322相连并且集成有存储器321的薄膜集成电路320。虽然在图17中芯片组被安装在钞票内部，但是它也可以暴露在钞票的表面上。

[0188] 钞票可以使用包含多个芯片组的墨水来印刷。此外，当与钞票的材料和化学制品混合时，芯片组可以分散开，以形成钞票。由于这样的芯片组即薄膜集成电路可以低成本来制造，所以可以在一张钞票上安装多个芯片组，而不会不利地影响钞票的制造成本。

[0189] 芯片组可以安装在诸如股票证书或支票等证券上，或者也象在钞票上一样安装在硬币上。

[0190] 通过安装本发明的多个薄膜集成电路，可以增强安全性，例如防止篡改薄膜集成电路，或者防止从薄膜集成电路中泄漏信息。可以防止伪造证券等。

[0191] 这样的片材物品经常被弯曲，因此必须考虑施加在芯片组上的弯曲应力。举个例子，将描述安装有芯片组的钞票被弯曲的状态。通常，片材物品在纵向上很容易弯曲或者容易被弯曲，因此将描述在纵向上弯曲的情形。芯片组30的薄膜集成电路的薄膜晶体管包括源区、沟道形成区和漏区。当弯曲一件物品时，优选的是芯片组30的薄膜集成电路的薄膜晶体管被放置为使得弯曲方向垂直于载流子运动的方向。即，源区、沟道形成区和漏区被放置为与弯曲方向垂直。结果，就可以防止薄膜晶体管被弯曲应力折断及剥离。

[0192] 如图19所示，在使用利用激光照射的结晶半导体膜的情况下，激光扫描方向(X轴方向)优选地被设为也垂直于弯曲方向。

[0193] 通过在弯曲方向上弯曲芯片组，芯片组的薄膜集成电路，尤其是薄膜晶体管，不被折断，在载流子运动的方向上存在的晶粒边界可以大大减少。结果，可以改进电子特性，尤其是薄膜晶体管的迁移率。

[0194] 此外，当图案化的半导体膜占据芯片组的面积的1到30％时，可以防止薄膜晶体管被弯曲应力折断及剥离。

[0195] 由于可以使用具有延展性的材料用于天线，所以不必象芯片组一样考虑天线的弯曲方向。

[0196] 图17示出了包括两个集成有存储器321和天线322的薄膜集成电路以及与外部天线322相连并且集成有存储器321的薄膜集成电路320的芯片组30。换言之，薄膜集成电路、存储器的数量以及用于形成薄膜集成电路和存储器的方法不受限制。

[0197] 下面将描述将使用接触式芯片组的IC卡用作电子货币的实施方式。图18示出了使用信用卡351进行支付的实施方式。信用卡351包括芯片组30。芯片组30包括两个集成有存储器321和天线322的薄膜集成电路以及一个与外部天线322相连并且集成有存储器321的薄膜集成电路320。提供支付所需的收银机352和读写器353。芯片组30存储有关存入信用卡351中的额度的信息。在不与读写器353接触的情况下，有关存入额度的信息可以被读取并传送到收银机352。收银机352验证信用卡351上的额度超过所要支付的数额，从而进行支付。然后，有关支付后剩余金额数的信息被发送到读写器353，由读写器353写入芯片组30中。按照这种方式，当读写器访问芯片组时，键码信息被多个集成电路接收，因而增强了安全性。

[0198] 注意，为了增强安全性，读写器353配备了用于输入个人标识号码等的小键盘354，从而防止信用卡351在未许可的情况下被第三人用来支付。

[0199] 通过在信用卡等物品上安装本发明的多个薄膜集成电路，就可以增强其安全性，例如防止篡改薄膜集成电路或者从薄膜集成电路中泄漏信息。可以防止伪造信用卡等。