嵌入有半导体IC的基板及其制造方法

摘要

本发明提供了嵌入有半导体IC的基板及其制造方法。一种适合嵌入其中电极间距非常窄的半导体IC的嵌入有半导体IC的基板。该基板包括：其中在主表面(120a)上设置有柱状凸点(121)的半导体IC(120)；用于覆盖半导体IC(120)的主表面(120a)的第一树脂层(111)；以及用于覆盖半导体IC(120)的背面(120b)的第二树脂层(112)。半导体IC(120)的柱状凸点(121)从第一树脂层(111)的表面凸起。用于使柱状凸点(121)从第一树脂层(111)的表面凸起的的方法可以包括使用湿法喷砂方法使第一树脂层(111)的厚度整体减小。由此，即使在半导体IC(120)的电极间距窄时也可以适当地暴露出柱状凸点(121)。

权利要求

1.一种用于制造嵌入有半导体IC的基板的方法，该方法包括：

第一步骤，用于在第一和第二树脂层之间插入半导体IC，在该半导体IC中，在主表面上设置有多个导电凸起；

第二步骤，用于在所述第一步骤后，通过减小所述第一树脂层的厚度来使所述半导体IC的所述导电凸起从所述第一树脂层的第一表面凸起；以及第三步骤，用于在所述第一树脂层的第一表面上形成布线图案，

其中，所述第一步骤包括以下步骤：

叠置所述第二树脂层和所述半导体IC，以使所述第二树脂层的第一表面与所述半导体IC的背面彼此面对；以及然后叠置所述第一树脂层和所述半导体IC，以使所述第一树脂层的第二表面与所述半导体IC的主表面彼此面对。

2.根据权利要求1所述的用于制造嵌入有半导体IC的基板的方法，其中，在所述第一步骤中，叠置所述第二树脂层和所述半导体IC，以使所述第二树脂层与所述第一树脂层之间的交界面位于所述半导体IC的背面侧。

3.根据权利要求1或2所述的用于制造嵌入有半导体IC的基板的方法，其中，通过对所述第一树脂层的第一表面进行湿法喷砂以减小厚度，来执行所述第二步骤。

4.根据权利要求1或2所述的用于制造嵌入有半导体IC的基板的方法，其中，在所述第一步骤中，根据形成在所述第二树脂层的第一表面或第二表面上的多个对准标记，在所述第二树脂层的第一表面上安装所述半导体IC。

5.根据权利要求1或2所述的用于制造嵌入有半导体IC的基板的方法，其中，在所述第二树脂层的第二表面侧粘附支撑基板的状态下，执行所述第一步骤。

6.根据权利要求1或2所述的用于制造嵌入有半导体IC的基板的方法，其中，在所述第三步骤中，将所述导电凸起上的所述布线图案的宽度设置为小于所述导电凸起的凸起部分的直径。

7.根据权利要求1或2所述的用于制造嵌入有半导体IC的基板的方法，该方法还包括第四步骤，所述第四步骤用于形成穿过所述第一树脂层和第二树脂层的贯通电极。

说明书

嵌入有半导体IC的基板及其制造方法

技术领域

[0001] 本发明涉及一种嵌入有半导体IC的基板及其制造方法，具体地，涉及一种下述的嵌入有半导体IC的基板及其制造方法，该基板适合嵌入其中电极间距非常窄的半导体IC。

背景技术

[0002] 近年来，为了满足对于半导体IC安装模块的更小尺寸和更薄外形的需要，对于在裸芯片状态下在印刷电路板上安装半导体IC，已经提出了多种建议。与经封装的半导体IC相比，裸芯片状态下的半导体IC具有非常窄的电极间距。因此，当在印刷电路板上安装裸芯片半导体IC时，关键问题是设置在半导体IC上的电极(下文中，称为“焊盘电极”)与设置在印刷电路板上的布线(下文中，称为“布线图案”)连接的方式。

[0003] 作为用于将焊盘电极与布线图案连接的一种方法，引线接合是公知的。这种方法使得能够相对容易地封装裸芯片状态下的半导体IC，但是其中安装半导体IC的区域必须位于基板上的与其中连接接合引线的区域不同的平面中。因此，当增大封装表面积时，这种方法就存在缺点。

[0004] 用于将焊盘电极连接到布线图案的其他公知方法包括一种其中在印刷电路板和处于裸芯片状态下的半导体IC之间进行倒装芯片连接的方法。尽管通过这种方法可以减少封装区域的尺寸，但是这种方法存在缺点：在创建必须形成在焊盘电极的表面上的下阻挡层金属的多层，以适当地保持焊盘电极与布线图案之间的连接的机械强度时，涉及复杂的工艺。

[0005] 由于上述的两种方法包括在印刷电路板上安装半导体IC，所以难以整体地减小模块厚度是对于这两种方法共有的缺点。在日本特开专利申请No.H9-321408、No.2002-246500、No.2001-339165、No.2002-50874、No.2002-170840、No.2002-246507和No.2003-7896中描述了用于克服这种缺点的方法。在这些方法中，在印刷电路板中形成腔，在该腔中嵌入裸芯片半导体IC，由此形成嵌入有半导体IC的基板。

[0006] 然而，在日本特开专利申请No.H9-321408、No.2002-246500、No.2001-339165、No.2002-50874、No.2002-170840、No.2002-246507和No.2003-7896中描述的方法中，为了保持其中形成有腔的部分的强度，必须将印刷电路板的厚度增加至一定程度。这种厚度的增加成为缺点，因为其阻碍了模块厚度的减小。此外，由于必须将该腔沿其平面方向上的尺寸设置为比半导体IC沿其平面方向上尺寸更大，所以焊盘电极和布线图案变得彼此不对准，因此很难使用具有100μm或更小的窄电极间距的半导体IC。

[0007] 由于在嵌入半导体IC时通过激光照射使各个焊盘电极暴露，所以在半导体IC的电极间距变得更窄时，甚至对该工艺要求更高的精度，并且处理时间也与焊盘电极的数量成比例地增加。当半导体IC的电极间距变得更窄时，还必须减小通过激光照射形成的通孔的直径，因此会产生以下缺点：难以对通孔内部进行去污。

[0008] 然而，日本特开专利申请No.2005-64470公开了一种方法，其中将半导体IC固定到转移板(transfer board)上，并且在这种状态下，在设置在转移板上的定位孔中插入设置在印刷电路板上的柱形电极。由此在未固化或部分固化的树脂层中嵌入半导体IC，然后通过研磨(polish)或喷砂使焊盘电极暴露。根据这种方法，不仅能够高精度地定位半导体IC，而且还可以克服在通过激光照射使各个焊盘电极暴露时产生的上述缺点。

[0009] 然而，在日本特开专利申请No.2005-64470中描述的方法具有以下的缺点：由于预先在印刷电路板上形成柱形电极的要求而受到约束。由于还必须制造转移板，因此认为这种方法不适合于制造所有的嵌入有半导体IC的基板。

[0010] 尽管没有涉及用于制造嵌入有半导体IC的基板的方法，但是，在日本特开专利申请No.H11-274241、No.2001-250902和No.2003-197655中描述了使用研磨或喷砂来暴露设置在半导体IC上的电极的方法的示例。

发明内容

[0011] 当采用传统方法在基板中嵌入具有窄电极间距的半导体IC时，会导致各种缺点。为了克服这种缺点，而开发了本发明，并且本发明的目的在于，提供一种嵌入有半导体IC的基板(substrate)及其制造方法，其适合于嵌入其中电极间距非常窄的半导体IC。

[0012] 根据本发明的嵌入有半导体IC的基板包括：半导体IC，其中在该半导体IC的主表面上设置有导电凸起；用于覆盖半导体IC的主表面的第一树脂层；以及用于覆盖半导体IC的背面的第二树脂层，其中，半导体IC的导电凸起从第一树脂层的表面凸起。优选地，从第一树脂层和第二树脂层中选择出的至少一个层与半导体IC的侧面接触。还优选地，第一树脂层与半导体IC的主表面接触，并且第二树脂层与半导体IC的背面接触。

[0013] 可以在半导体IC的主表面或背面上设置小片安装膜(die attachfilm)，并且可以通过小片安装膜由从第一树脂层和第二树脂层中选择出的一个层来覆盖半导体IC的主表面或背面。

[0014] 优选地，根据本发明的嵌入有半导体IC的基板进一步包括：贯通电极，其被设置为贯通第一和第二树脂层。更优选地，半导体IC具有薄的外形。

[0015] 优选地，根据本发明的嵌入有半导体IC的基板进一步包括形成在第一树脂层的表面上并且连接到导电凸起的布线图案，其中，导电凸起上的布线图案的宽度小于导电凸起的凸起部分的直径。

[0016] 根据本发明的用于制造嵌入有半导体IC的基板的方法包括：第一步骤，用于在第一和第二树脂层之间插入其中在主表面上设置有导电凸起的半导体IC；第二步骤，用于通过减小第一树脂层的厚度，使半导体IC的导电凸起从第一树脂层的第一表面凸起；以及第三步骤，用于在第一树脂层的第一表面上形成布线图案。

[0017] 优选地，所述第二步骤包括通过对第一树脂层的一个表面进行湿法喷砂来减小厚度。

[0018] 还优选地，所述第一步骤包括以下步骤：叠置第一树脂层的第二表面和半导体IC的主表面，以使它们彼此面对；以及叠置第二树脂层的第一表面和半导体IC的背面，以使它们彼此面对。在这种情况下，优选地根据形成在第一树脂层的第一表面或第二表面上的对准标记，在所述第一步骤中将半导体IC安装在第一树脂层的第二表面上。

[0019] 还优选地，在其中将第一支撑基板粘附在第一树脂层的第一侧面上的状态下执行所述第一步骤。更优选地，在这种情况下，在所述第一步骤之后并在所述第二步骤之前执行用于在第二树脂层的第二侧面上粘附第二支撑基板的步骤和用于从第一树脂层的第一侧面剥离第一支撑基板的步骤。

[0020] 所述第一步骤优选地包括以下步骤：叠置第二树脂层的第一表面和半导体IC的背面以使其彼此面对；以及叠置第一树脂层的第二表面和半导体IC的主表面以使其彼此面对。优选地，在这种情况下，根据形成在第二树脂层的第一表面或第二表面上的对准标记，在所述第一步骤中在第二树脂层的第一表面上安装半导体IC。更优选地，在其中在第二二树脂层的第二侧面上粘附第二支撑基板的状态下执行所述第一步骤。

[0021] 优选地，在所述第三步骤中设置导电凸起上的布线图案的宽度以使其小于导电凸起的凸起部分的直径。还优选地，根据本发明的用于制造嵌入有半导体IC的基板的方法进一步包括第四步骤，用于形成贯通第一和第二树脂层的贯通电极。

[0022] 根据本发明，用于暴露设置在半导体IC上的导电凸起的方法包括通过湿法喷砂法或其它方法而不采用激光照射来减小第一树脂层的总体厚度。因此，即使在电极间距窄时也能够适当地暴露出导电凸起。无论导电凸起的数量多少，也可以在短时间内暴露这些凸起。由于不存在当采用激光来形成微小通孔时产生的污点，所以可以省略去污工艺。

[0023] 通过在安装半导体IC的过程中采用对准标记作为定位基准，还可以获得高精度的安装位置。

[0024] 将形成在第一树脂层上的布线图案的宽度设置为小于导电凸起的凸起部分的直径还使得可以防止在电极间距非常窄时产生的短路缺陷。

[0025] 本发明的这些方面使得能够克服当采用常规技术将具有窄电极间距的半导体IC嵌入到基板中时导致的各种缺点。

附图说明

[0026] 通过参照以下结合附图对本发明的详细描述，本发明的上述和其它目的、特征和优点将变得更加明显，附图中：

[0027] 图1是示出根据本发明第一优选实施例的嵌入有半导体IC的基板的结构的示意性剖面图；

[0028] 图2是示出半导体IC的结构的示意性立体图；

[0029] 图3是示出形成对准标记的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0030] 图4是示出安装半导体IC的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0031] 图5是示出压制树脂层的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0032] 图6是示出粘附支撑基板的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0033] 图7是示出剥离树脂层的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0034] 图8是示出蚀刻树脂层的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0035] 图9是示出形成通孔的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0036] 图10是示出形成基底(base)导体层的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0037] 图11是示出粘附并曝光干膜的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0038] 图12是示出在A＜B的情况下，在柱状凸点(stud bump)和布线图案形成区之间的位置关系的示意性平面图；

[0039] 图13是示出在出现明显未对准的情况下，在柱状凸点和布线图案形成区之间的位置关系的示意性平面图；

[0040] 图14是示出在A＞B的情况下，在柱状凸点和布线图案形成区之间的位置关系的示意性平面图；

[0041] 图15是示出形成布线图案的工艺的工序图，用于描述制造图1中所示的嵌入有半导体IC的基板的方法；

[0042] 图16是示出去除干膜和基底导体层的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0043] 图17是示出压制树脂层的工艺(在进行压制之前)的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0044] 图18是示出压制树脂层的工艺(在进行压制之后)的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0045] 图19是示出剥离支撑基板的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0046] 图20是示出压制另一树脂层(在进行压制之前)的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0047] 图21是示出压制另一树脂层的工艺(在进行压制之后)的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0048] 图22是示出形成通孔和基底导体层的工艺的工序图，其是图1中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0049] 图23是示出根据本发明第二优选实施例的嵌入有半导体IC的基板的结构的示意性剖面图；

[0050] 图24是示出粘附支撑基板的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0051] 图25是示出形成对准标记的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0052] 图26是示出形成树脂层的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0053] 图27是示出安装半导体IC的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0054] 图28是示出压制树脂层的工艺(在进行压制之前)的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0055] 图29是示出压制树脂层的工艺(在进行压制之后)的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0056] 图30是示出蚀刻树脂层的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0057] 图31是示出形成通孔的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0058] 图32是示出形成基底导体层的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0059] 图33是示出粘附并曝光干膜的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0060] 图34是示出形成布线图案的工艺的工序图，其用于描述制造图23中所示的嵌入有半导体IC的基板的方法；

[0061] 图35是示出去除干膜和基底导体层的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0062] 图36是示出压制树脂层(在进行压制之前)的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0063] 图37是示出压制树脂层的工艺(在进行压制之后)的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0064] 图38是示出形成通孔和基底导体层的工艺的工序图，其是图23中所示的嵌入有半导体IC的基板的制造工艺的一部分；

[0065] 图39是用于描述在树脂层中形成凹槽的方法的视图；

[0066] 图40是示出其中采用设置在树脂层上的凹槽作为对准标记来安装半导体IC的状态的视图；以及

[0067] 图41是示出其中利用小片安装膜将半导体IC安装到树脂层上的状态的视图。

具体实施方式

[0068] 现将参照附图详细描述本发明的优选实施例。

[0069] 图1是示出根据本发明第一优选实施例的嵌入有半导体IC的基板100的结构的示意性剖面图。

[0070] 如图1中所示，根据本实施例的嵌入有半导体IC的基板100包括：层叠的树脂层111～114；嵌入在树脂层111和112之间的半导体IC 120；对准标记130；各种类型的布线图案140、150、161、162；以及贯通电极152和163～165。在半导体IC 120的焊盘电极(图1中未示出)上，形成有作为一种类型的导电凸起的柱状凸点121，并且各个焊盘电极通过对应的柱状凸点121电连接到布线图案150。如图1中所示，柱状凸点121从树脂层
111的表面凸起。

[0071] 然而，在本发明中，设置在半导体IC 120上的导电凸起不限于柱状凸点，还可以采用板状凸点、电镀凸点、球状凸点和各种其他类型的凸点。当采用柱状凸点作为导电凸起时，可以通过银或铜的引线接合来形成柱状凸点。当采用板状凸点时，可以通过电镀、溅射或汽相淀积来形成板状凸点。当采用电镀凸点时，可以通过电镀来形成这些凸点。当采用球状凸点时，可以通过其中在地电极(land electrode)上安装焊料球然后使其熔化的工艺、或在地电极上印刷焊料膏然后使其熔化的工艺来形成凸点。可以在导电凸起中采用的金属的类型没有特别的限制，可以采用的金属的示例包括：金(Au)、银(Ag)、铜(Cu)、镍(Ni)、锡(Sn)、铬(Cr)、镍/铬合金(Ni-Cr)、焊料等。还可以采用锥状凸点、圆柱凸点、或者通过丝网印刷并固化导电材料而形成的具有其它形状的凸点；或者通过印刷纳米浆料并通过加热来烧结该纳米浆料而形成的凸点。

[0072] 优选地，将柱状凸点121和其它导电凸起的高度设置为大约5～200μm，并且特别优选地，设置为大约10～80μm的高度。其原因是，当高度小于5μm时，在此后所述的用于暴露柱状凸点121的步骤中整体去除覆盖半导体IC 120的主表面120a的树脂层111，从而存在损坏半导体IC 120的主表面120a的风险。另一方面，难以形成超过200μm高度的导电凸起，并且在高度方面也会产生明显变化。

[0073] 尽管图1中未示出，但是可以对最外层的布线图案161、162中的至少一个安装电容器和其它无源元件。

[0074] 在根据本实施例的嵌入有半导体IC的基板100中，通过使用研磨来减小所嵌入的半导体IC 120的厚度，由此可以将嵌入有半导体IC的基板100的总厚度减小至例如1mm或更小、或减小至大约200μm。如下文将描述的，相对于对准标记130来对准本实施例中的半导体IC 120。因此，在平面方向上的各个柱状凸点121的位置和各种类型的布线图案140、150、161和162的相对定位之间很少发生未对准。

[0075] 图2是示出半导体IC 120结构的示意性立体图。

[0076] 如图2中所示，半导体IC 120处于裸芯片状态，并且半导体IC的主表面120a设置有多个焊盘电极121a。在下文中所述的根据本实施例的嵌入有半导体IC的基板100中，由于通过湿法喷砂方法同时暴露所有的柱状凸点121，所以该工艺不存在现有技术的在通过激光照射来曝露焊盘电极时产生的缺点。因此，可以采用其中焊盘电极121a的间距(电极间距)非常窄(例如为100μm或更小、或60μm)的半导体IC。然而，并不限于这种结构。

[0077] 对半导体IC 120的背面120b进行研磨，由此与普通的半导体IC相比，半导体IC120的厚度t(从主表面120a至背面120b的距离)非常小。半导体IC 120的厚度t没有特别的限制，但优选地设置为例如200μm或更小、或大约20～100μm。优选地在晶片状态下对多个半导体IC同时研磨背面120b，然后通过划片使这些半导体IC 120彼此分离。当在通过研磨减小厚度之前进行划片以分离各个半导体IC 120时，通过在其中由热固化树脂等覆盖半导体IC 120的主表面120a的状态下研磨背面120b来提高操作效率。

[0078] 然而，在本发明中，用于使半导体IC 120具有薄外形的方法不限于研磨，还可以采用包括例如蚀刻、等离子体处理、激光照射或喷砂处理的厚度减小方法。

[0079] 在焊盘电极121a上形成柱状凸点121。可以根据电极间距来适当地设置柱状凸点121的尺寸。例如，当电极间距为大约100μm时，柱状凸点121可以具有大约30～80μm的直径和大约10～80μm的高度。可以在通过划片分离各个半导体IC 120之后，通过采用引线接合器在焊盘电极121a上形成柱状凸点121。用于形成柱状凸点121的材料没有特别的限制，但是优选地使用铜(Cu)。当采用铜(Cu)作为形成柱状凸点121的材料时，可以获得对焊盘电极121a的高强度接合，并且与其中采用金(Au)的情况相比提高了可靠性。

[0080] 在根据如图1中所示的本实施例的嵌入有半导体IC的基板100中，由树脂层111直接覆盖半导体IC 120的主表面120a，并且由树脂层112直接覆盖半导体IC 120的背面120b。半导体IC 120的柱状凸点121从树脂层111的表面凸起，并通过其凸起部分连接到布线图案150。

[0081] 在半导体IC 120的背面120b上形成有金属层122。金属层122用作由于半导体IC 120工作而产生的热的散热路径，并且更有效地防止半导体IC 120的背面120b产生破裂。金属层122还用于增强半导体IC 120的处理特性。

[0082] 被设置为穿过树脂层112、114的贯通电极165将金属层122连接到形成在最外层上的布线图案162。由于贯通电极165用作由半导体IC 120产生的热的散热路径，所以热可以非常高效率地释放到母板。因此，尽管半导体IC 120的类型没有特别限制，但是可以选择具有非常高的工作频率的数字IC(例如CPU或DSP)作为半导体IC 120。

[0083] 在材料具有抗回流特性(reflow resistance)的情况下，用于形成树脂层111～114的材料可以是热固化树脂或热塑性树脂。可选择的具体材料包括：环氧树脂、双马来酰亚胺三嗪树脂(BT树脂)、酚醛树脂、乙烯基苄基树脂、聚亚苯基醚(聚亚苯基醚氧化物)树脂(PPE、PPO)、氰酸盐树脂、苯并噁嗪树脂、聚酰亚胺树脂、芳族聚酯树脂、聚亚苯基硫醚树脂、聚醚酰亚胺树脂、聚芳酯树脂、聚酯醚酮树脂等。还可以采用其中使用如上所述的树脂浸渍由玻璃布、芳族聚酰胺纤维、芳族聚醚等形成的无纺布的材料、或者其中将填充剂添加到如上所述的树脂中的材料。

[0084] 以下将参照附图，描述制造图1中所示的嵌入有半导体IC的基板100的方法。

[0085] 图3～22是用于描述制造图1中所示的嵌入有半导体IC的基板100的方法的工序图。

[0086] 首先，如图3中所示，制备其上形成有对准标记130的树脂层111，并将支撑基板181粘附到树脂层111上。可以通过对形成在树脂层111的表面上的导电层进行构图来形成对准标记130，或者可以通过转印方法在树脂层111的表面上形成对准标记130。无论采用这些方法中的哪种方法，采用对准标记130来定位半导体IC 120，就必须适当控制形成对准标记130的位置。可以通过实际布线图案来代替对准标记130，或者对准标记130可以是专用于对准的图案。

[0087] 用于形成支撑基板181的材料没有特别的限制，并且可以采用例如镍(Ni)或不锈钢。在确保所需的机械强度的情况下，支撑基板181的厚度没有特别的限制，并且例如可以将该厚度设置为大约50～2000μm。另一方面，树脂层111必须具有至少大于柱状凸点121的高度的厚度。

[0088] 然后，如图4中所示，在树脂层111的表面上安装半导体IC 120，同时采用对准标记130对其进行定位。在本实施例中，面朝下(face-down)地安装半导体IC 120，或者主表面120a面朝下。当采用热固化树脂作为树脂层时，此时通过加热使树脂层111熔化。当采用热塑性树脂作为树脂层时，由于热塑性树脂的弹性，而将柱状凸点121埋入到树脂层111中。由此，临时将半导体IC 120固定到树脂层111。树脂层111还与半导体IC 120的主表面120a彼此接触。当用于形成树脂层111的材料是热固化树脂时，通过加热该组件来实现完全固定。当使用热塑性树脂时，通过加热/熔化来实现固定以增强附着力。

[0089] 然后，叠置由导体层140a和未固化状态或部分固化状态下的树脂层112组成的层叠片，以使得如图5中所示，树脂层112与半导体IC 120的背面120b彼此面对，并且在加热的同时将组装件压在一起。由此固化树脂层112，并且如图6中所示，产生其中半导体IC120的背面120b和侧面120c完全被树脂层112覆盖的状态。当形成树脂层112的材料时热塑性材料时，通过在叠置步骤之后热压组装件来实现相同的状态。换句话说，此时会产生其中半导体IC 120保持在树脂层111和112之间的状态。

[0090] 如图6中所示，然后，将另一支撑基板182粘附到从半导体IC 120观看与支撑基板181相反侧的表面上。在按照这种方式粘附另一支撑基板182之后，如图7中所示，剥离在先粘附的支撑基板181。

[0091] 如图8中所示，然后采用湿法喷砂方法来蚀刻树脂层111的表面。湿法喷砂方法中的蚀刻速率根据被蚀刻材料的延展性(malleability)而变化。具体地，对于具有相对低延展性的材料(已固化的树脂等)，蚀刻速率高；对于具有相对高延展性的材料(金属等)，蚀刻速率低。因此，当通过湿法喷砂方法蚀刻树脂层111的表面时，通过调节蚀刻速率/蚀刻条件，使设置在半导体IC 120上的柱状凸点121从树脂层111的表面凸起。凸起的量没有特别的限制，但是优选地设置为大约0.1～20μm。

[0092] 用于减小树脂层111的厚度的方法不限于湿法喷砂方法，可以采用干法喷砂方法、离子铣削方法、等离子体蚀刻方法或其它蚀刻方法。然而，湿法喷砂方法具有高精度和优异的工作效率，并且使得能够保持适合的选择比，因此非常优选地采用。在本发明中，采用缓冲剂等的研磨不适合于用作减小树脂层111的厚度的方法。其原因是，在采用缓冲剂等的研磨中，柱状凸点121和树脂层111处于同一平面内，不仅不能使柱状凸点121凸起，而且特定的研磨条件还可能导致构成柱状凸点121的导电材料在旋转方向上形成线路，该线路可能导致短路。

[0093] 由于用于暴露柱状凸点121的方法包括通过湿法喷砂或其它方法整体减小树脂层111的厚度，而不是通过常规激光照射在树脂层111中形成激光通孔，所以即使当电极间距窄时，也可以同时适当地暴露这些柱状凸点121。

[0094] 如图9中所示，然后，通过从树脂层111的方向上进行激光照射，来形成穿过树脂层111和112的通孔112a。然而，还可以采用激光照射以外的方法来形成通孔112a。

[0095] 如图10中所示，采用溅射方法或其它汽相生长方法，在树脂层111的包括通孔112a的内部在内的整个表面上形成薄的基底导体层151。由此，由基底导体层151直接覆盖柱状凸点121的凸起部分和导电层140a的在通孔112a的底部处暴露的部分。然而，可以采用无电镀方法或汽相淀积方法而不是汽相生长方法来形成基底导体层151。由于随后去除基底导体层151的不必要部分，所以基底导体层151必须具有适当小的厚度，例如大约
0.005～3μm、或优选地0.3～2μm。

[0096] 在本实施例中，由于柱状凸点121从树脂层111的表面凸起，所以在形成基底导体层151之前，不必去除蚀刻残留物或进行其它的预处理。换句话说，当柱状凸点121和树脂层111处于同一平面内时，柱状凸点121的表面可以被蚀刻残留物覆盖，并且如果在这种状态下形成基底导体层151，则可能产生导电缺陷。相反，在本实施例中，在柱状凸点121从树脂层111的表面凸起的条件下进行湿法喷砂处理。由于由此从柱状凸点121的表面上可靠地去除了蚀刻残留物，所以不需要任何预处理就可以形成基底导体层151。

[0097] 然后，如图11中所示，将光敏干膜101、102粘附到基板的两个表面上，即粘附到基底导体层151的表面和支撑基板182的表面上。然后，采用附图中未示出的光掩模对干膜101进行曝光，并且从其中将形成布线图案150的区域150a中去除干膜101。由此在其中将形成布线图案150的区域150a中暴露出基底导体层151。

[0098] 此时不去除干膜102，由此保持其中实质上覆盖支撑基板182的整个表面的状态。必须将干膜101的厚度设置为大于布线图案150的厚度。当布线图案150的厚度为大约
20μm时，例如，可以将干膜101的厚度设置为大约25μm。然而，为了防止支撑基板182的表面被电镀而设置干膜102，并且干膜102可以具有任何厚度。

[0099] 如图11中所示，在其中将形成布线图案150的区域150a中包括与柱状凸点121相对应的区域。当采用具有非常窄电极间距的半导体IC 120时，不允许柱状凸点121与区域150a的位置在平面方向上相对于彼此明显未对准。然而，在本实施例中，由于半导体IC120相对于对准标记130对准，因此能够使柱状凸点121的位置和区域150a的位置之间在平面方向上的未对准最小。

[0100] 在图11中所示的示例中，将其中要形成布线图案150的区域150a的宽度设置为大于柱状凸点121的直径。然而，当电极间距特别窄时，可以通过将布线图案150形成区域150a的宽度设置为小于柱状凸点21的直径，来保持制造裕度。

[0101] 换句话说，如图12的示意性平面图中所示，当A＜B或A＝B(这里，A是柱状凸点121的凸起部分的直径，而B是布线图案150形成区域150a的宽度)时，如图13中所示，在对干膜101进行构图的过程中，当存在明显未对准时，在单个区域150a内包含两个柱状凸点121。当发生这种类型的未对准时，这两个柱状凸点121最终通过布线图案150连接，由此产生短路缺陷。

[0102] 如图14中所示，通过设置A＞B(这里，A是柱状凸点121的凸起部分的直径，而B是布线图案150形成区域150a的宽度)，来克服这种类型的问题。即使当在对干膜101进行构图的过程中存在一些未对准，这种结构也使得能够减小在单个区域150a内包含的两个柱状凸点121的可能性。具体地，与其中A＝B的情况相比，该裕度增大了与由A-B给出的距离相当的量。因此，将区域150a的宽度B设置为满足B＜A-X(其中，X是可获得的裕度)使得能够可靠地防止相邻柱状凸点121之间的短路。

[0103] 然而，采用A＞B的设置对于本发明并不是必须的，并且如图12中所示的示例，还可以采用A＜B或A＝B的设置。

[0104] 在按照这种方式暴露出基底导体层151的一部分后，如图15中所示，采用基底导体层151作为基底，进行电镀。由此在其中暴露出基底导体层151的区域150a中形成布线图案150。因此，当将区域150a的宽度设置为B时，由此形成的布线图案150的宽度也为B。通孔112a的内部也被贯通电极152填充。换句话说，贯通电极152穿过树脂层111、112，由此通过贯通电极152使导电层140a和布线图案150彼此连接。由于支撑基板182的整个表面实质上被干膜102覆盖，所以不会在支撑基板182上形成电镀。

[0105] 根据用于形成布线图案150和贯通电极152的材料，可以适当选择电镀溶液的类型。例如，当形成这些元件的材料是铜(Cu)时，可以采用硫酸铜溶液作为电镀溶液。

[0106] 然后，如图16中所示，剥离干膜101、102，还采用酸或其它蚀刻溶液去除(软蚀刻)其中没有形成布线图案150的部分中的不需要的基底导体层151。

[0107] 然后，如图17中所示，对由树脂层113和导体层171组成的层叠片进行加压和加热。因此，在图18中所示的状态下，由树脂层113覆盖布线图案150和树脂层111。

[0108] 然后，如图19中所示，剥离后来粘附的支撑基板182，对所暴露的导体层140a进行构图，从而形成布线图案140。

[0109] 然后，如图20中所示，对由树脂层114和导体层172组成的层叠片进行加压和加热。因此，在图21中所示的状态下，由树脂层114覆盖布线图案140和树脂层112。

[0110] 如图22中所示，在随后去除或减薄导体层171和172之后，通过激光照射或其它方法形成通孔113a、114a和114b。通孔113a穿过树脂层113以暴露出布线图案150，通孔114a穿过树脂层114以暴露出布线图案140，并且通孔114b穿过树脂层114和112以暴露出金属层122。

[0111] 在包括通孔113a、114a、114b的内部在内的整个表面上形成薄的基底导体层160，然后，执行与采用图11、15和16所描述的步骤相同的步骤，在图1中所示的最外侧表面上形成布线图案161和162。在该步骤中，通孔113a的内部由贯通电极163填充，由此使布线图案161和布线图案150彼此连接。通孔114a的内部也由贯通电极164填充，由此使布线图案162和布线图案140彼此连接。此外，通孔114b的内部由贯通电极165填充，由此使布线图案162和布线图案122彼此连接。

[0112] 由此，完成了图1中所示的嵌入有半导体IC的基板100。

[0113] 在如上所述的本实施例中，用于暴露柱状凸点121的方法包括通过湿法喷砂方法或其它方法而不是采用激光照射来减小树脂层111的总体厚度。因此，即使当电极间距窄时，也可以适当地暴露柱状凸点121。无论柱状凸点121的数量如何，也可以在短时间内暴露出这些柱状凸点121。由于不存在当采用激光器来形成微通孔时所产生的污点，所以还可以省略去污工艺。

[0114] 具体地，在本实施例中，采用湿法喷砂方法作为暴露柱状凸点121的方法，并且通过调节蚀刻速率/蚀刻条件，能够使柱状凸点121从树脂层111的表面凸起。因此，在形成基底导体层151之前不必去除蚀刻残留物或进行其它预处理。

[0115] 此外，由于在安装半导体IC 120时采用形成在树脂层11的表面上的对准标记130作为定位基准，所以能够获得高精度的安装位置。

[0116] 采用本实施例的结构的这些方面使得能够克服当在基板中嵌入具有窄电极间距的半导体IC时遇到的现有技术的各种缺点。在本实施例中，由于面朝下地安装半导体IC120，所以可以在从下面形成柱状凸点121的形状(image)的同时安装IC。因此，在安装位置方面能够获得非常高的精度。

[0117] 由于通过研磨等将在本实施例中所使用的半导体IC 120的厚度t制造得非常小，所以作为整体的嵌入有半导体IC的基板100非常薄并且具有例如大约200μm的厚度。

[0118] 在本实施例中的一系列步骤中的大多数步骤中，在通过支撑基板181和支撑基板182保持所加工的基板的同时执行该工艺。因此，提高了处理的容易性，并且能够减少由于破裂、破碎和基板的变形而施加在半导体IC 120上的载荷。还能够防止在构图期间基板的尺寸变化和变形。因此，能够使柱状凸点121和布线图案150之间的变形和未对准最小化，并且能够提高这些元件之间连接的稳定性。

[0119] 当将布线图案150的宽度(B)设置为小于柱状凸点121的凸起部分的直径(A)时，即使当电极间距非常窄时，也能够防止短路缺陷。当采用其中通过激光照射来暴露出柱状凸点121的方法时，很难采用这种结构。因此，在本实施例中，通过采用湿法喷砂方法来暴露柱状凸点121，获得了显著的优点。

[0120] 换句话说，在通过激光照射来暴露柱状凸点121的方法中，激光器孔径的尺寸可以减小的限度为大约50μm～80μm。由于在激光照射期间不可避免地会产生未对准，所以当柱状凸点121的直径为例如大约50～60μm时，实际上不可能通过采用激光照射仅适当地暴露所期望的柱状凸点121。在其中在通过激光器形成通孔之后采用半加成(semi-additive)方法来形成布线图案150的情况下，当试图将布线图案150的宽度(B)设置为通孔的直径或小于通孔的直径时，在曝光、显影和剥离干膜的能力方面会产生问题，并且不能够形成正确的图案。同样地，当采用消减(subtractive)方法时，对通孔内部的镀层进行蚀刻，并且当布线图案150的宽度(B)被制造为小于通孔的直径时，会产生开路缺陷。

[0121] 因此，当采用激光照射作为用于暴露柱状凸点121的方法时，将布线图案150的宽度(B)设置为小于柱状凸点121的直径就成为严重问题。然而，由于在本实施例中采用湿法喷砂方法来暴露出柱状凸点121，所以不会产生例如如上所述的那些问题，并且可以将布线图案150的宽度(B)设置为小于柱状凸点121的凸起部分的直径(A)。

[0122] 接下来，将描述根据本发明第二优选实施例的嵌入有半导体IC的基板。

[0123] 图23是示出根据本发明第二优选实施例的嵌入有半导体IC的基板200的结构的示意性剖面图。

[0124] 如图23中所示，根据本实施例的嵌入有半导体IC的基板200包括：层叠的树脂层211～214；嵌入在树脂层211和树脂层212之间的半导体IC 220；对准标记230；各种类型的布线图案250、261、262；以及贯通电极252和263～265。半导体IC 220具有与图2中所示的半导体IC 120的相同结构。同样，在本实施例中，柱状凸点221从树脂层211的表面凸起，并且通过它的凸起部分电连接到布线图案250。

[0125] 在本实施例中，还可以将电容器和其它无源元件安装在最外层的布线图案261、262中的至少一个上。用于形成树脂层211～214的材料可以与上述第一实施例中的用于形成树脂层111～114的材料相同。

[0126] 接下来，将参照附图描述制造图23中所示的嵌入有半导体IC的基板200的方法。

[0127] 图24～38是用于描述制造图23中所示的嵌入有半导体IC的基板200的方法的工序图。

[0128] 首先，如图24中所示，制备树脂层213，其中在两个表面上形成有导体层230a、271，并且将支撑基板281粘附到该树脂层213上。

[0129] 然后，如图25中所示，对导体层230a进行构图，以形成对准标记230。本实施例中的对准标记230还形成被用作实际布线图案的图案。

[0130] 然后，如图26中所示，形成树脂层212，其覆盖树脂层213和对准标记230。

[0131] 然后，如图27中所示，在采用对准标记230进行定位的同时，在树脂层212的表面上安装半导体IC 220。在本实施例中，面朝上地安装半导体IC 220，或者主表面220a面朝上。因此，半导体IC 220的背面220b完全被树脂层212覆盖。

[0132] 然后，如图28中所示，叠置由树脂层211和导体层270组成的层叠片，以使得树脂层211和半导体IC 220的主表面220a彼此面对，并且在加热的同时，将组装件压在一起。如图29中所示，该工艺产生了其中半导体IC 220的主表面220a和侧面220c完全被树脂层211覆盖的状态。换句话说，此时产生了其中半导体IC 220保持在树脂层211和212之间的状态。

[0133] 然后，如图30中所示，在去除了导体层270之后，采用湿法喷砂方法或其它方法，对树脂层211的表面进行蚀刻。然后，通过与上述实施例中相同方式调节蚀刻速率/蚀刻条件，使设置在半导体IC 220上的柱状凸点221从树脂层211的表面凸起。

[0134] 然后，如图31中所示，通过来自树脂层211方向上的激光照射，形成穿过树脂层211、212的通孔211a。然而，还可以采用激光照射以外的方法来形成通孔211a。

[0135] 如图32中所示，采用溅射方法或其它汽相生长方法，在树脂层211的整个表面(包括通孔211a的内部)上形成薄的基底导体层251。由此，由基底导体层251直接覆盖柱状凸点221的凸起部分和对准标记230的在通孔211a的底部处暴露的部分。由于在本实施例中还可以采用湿法喷砂方法，来使柱状凸点221从树脂层211的表面凸起，所以不需要在形成基底导体层251之前去除蚀刻残留物或进行其它预处理。

[0136] 然后，如图33中所示，将光敏干膜201、202粘附到基板的两个表面上，即，粘附到基底导体层251的表面和支撑基板281的表面。然后，采用附图中未示出的光掩模，对干膜201进行曝光，并且从其中将形成布线图案250的区域250a中去除干膜201。由此在其中将形成布线图案250的区域250a中暴露出基底导体层251。此时不去除干膜202，由此保持其中实质上覆盖了支撑基板281的整个表面的状态。

[0137] 如图33中所示，在本实施例中，在其中将形成布线图案250的区域250a中还包括与柱状凸点221相对应的区域。然而，由于半导体IC 120的位置相对于对准标记230对准，所以柱状凸点221和区域250a的位置相对于彼此在平面方向上几乎不会未对准。

[0138] 当这里电极间距非常窄时，关系A＞B是优选的，其中，A是柱状凸点221的凸起部分的直径，而B是其中将形成布线图案250的区域250a的宽度。

[0139] 在按照这种方式暴露出基底导体层251的一部分后，如图34中所示，采用基底导体层251作为基底来进行电镀。由此在其中暴露出基底导体层251的区域250a中形成布线图案250。因此，当将区域250a的宽度设置为B时，由此形成的布线图案250的宽度也为B。通孔211a的内部也被贯通电极252填充。换句话说，贯通电极252穿过树脂层211、212，由此通过贯通电极252使对准标记230和布线图案250彼此连接。由于支撑基板281的整个表面被干膜202基本覆盖，所以在支撑基板281上不存在镀层。

[0140] 然后，如图35中所示，剥离干膜201、202，还采用酸或其它蚀刻溶液去除(软蚀刻)其中没有形成布线图案250的部分中的不需要的基底导体层251。

[0141] 然后，如图36中所示，对由树脂层214和导电层272组成的层叠片进行加压和加热。因此，在图37中所示的状态下，由树脂层214覆盖布线图案250和树脂层211。然后，剥离支撑基板281。

[0142] 如图38中所示，在随后去除或减薄导体层271和272之后，通过激光照射或其它方法来形成通孔213a、213b和214a。通孔213a穿过树脂层213以暴露出对准标记230，通孔213b穿过树脂层213、212以暴露出金属层222，并且通孔214a穿过树脂层214以暴露出布线图案250。

[0143] 在包括通孔213a、213b、214a的内部的整个表面上形成薄的基底导体层260，然后，执行与采用图33～35所描述的步骤相同的步骤，在图23中所示的最外侧表面上形成布线图案261、262。在该步骤中，通孔213a的内部被贯通电极263填充，由此使布线图案261和对准标记230彼此连接。通孔213b的内部也被贯通电极264填充，由此使布线图案
262和金属层222彼此连接。此外，通孔214a的内部被贯通电极265填充，由此使布线图案
262和布线图案250彼此连接。

[0144] 由此，完成了图23中所示的嵌入有半导体IC的基板200。

[0145] 如上所述，在本实施例中，还通过湿法喷砂方法或其它方法来减小树脂层211的总体厚度，由此使柱状凸点221从树脂层211的表面凸起。因此，能够获得与第一实施例相同的效果。由于在本实施例中，面朝上地安装半导体IC 120，所以只需要一个支撑基板281，并且在该工艺期间不需要粘附另一个支撑基板。因此，可以通过更简单的工艺来防止基板的变形和其它缺陷。

[0146] 无论如何，本发明不限于上述实施例，而是在权利要求书所记载的本发明的范围内可以进行各种的修改，实际上，这些修改都包含在本发明的范围内。

[0147] 例如，在如上所述的第一和第二实施例中，采用导体图案作为对准标记，但是，对准标记不限于由导体图案组成，并且也可以采用对树脂层设置的凹槽等作为对准标记。在一个可能的示例中，如图39中所示，通过采用具有凸起302的模具301来进行压制，在树脂层111中形成凹槽130a。然后，如图40中所示，采用凹槽130a作为对准标记，来安装半导体IC 120。

[0148] 在第一实施例中，对准标记130设置于树脂层111的安装有半导体IC 120的一侧的表面。然而，这种结构不限于定位对准标记130，例如也可以对树脂层111的相反侧的表面设置对准标记130。类似地，在第二实施例中，对准标记230设置于树脂层212的安装有半导体IC 120的一侧的相对表面。然而，这种结构不限于定位对准标记230，例如也可以对树脂层212的相反侧的表面设置对准标记230。

[0149] 在如上所述的第一和第二实施例中，也可以直接在树脂层上安装半导体IC，但是也可以对半导体IC设置小片安装膜并且通过小片安装膜将半导体IC安装到树脂层上。在一个可能的示例中，如图41中所示，对半导体IC 220的背面设置小片安装膜229，并且通过接合小片安装膜229和树脂层212，将半导体IC 220临时固定在树脂层212上。在这种情况下，不需要树脂层212具有粘合特性。在图41中所示的示例的情况下，在树脂层212和*半导体IC 220(2)的背面220b之间插入小片安装膜229，因此，这两个元件不再彼此直接*
接触。然而，半导体IC 220(2)的背面220b随后经由小片安装膜229由树脂层212覆盖。