数据传输的集成电路连接结构及方法

摘要

本发明提供一种数据传输的集成电路连接结构及方法。根据本发明，该集成电路连接结构包含：多个集成电路通过多条传输线呈叠接式连接用以传输数据，每个集成电路包括：一错开装置，用以使多条传输线异步传递数据；复原装置，用于使经过不同延迟而传输的数据于接收端达到同步。错开装置通过使各传输线的延迟时间有所差异，从而避免整体结构中的瞬间电流过大。

权利要求

1.一种集成电路连接结构，其特征在于，所述结构包含有：多个呈叠接式连接的集成电路；

连接所述集成电路的多条传输线用以传输数据；每个集成电路包括：复原装置，用于使经过不同延迟而传输的数据于接收端达到同步；

错开装置，用以使所述多条传输线异步传递数据。

2.根据权利要求1所述的集成电路连接结构，其特征在于，所述错开装置包含有多个延迟单元，所述延迟单元连接于所述传输线。

3.根据权利要求2所述的集成电路连接结构，其特征在于，所述结构还包含一电压-电流转换器连接于所述延迟单元以将所述延迟单元的输出转换为电流。

4.根据权利要求1所述的集成电路连接结构，其特征在于，所述错开装置以不同长度的接线构成。

5.根据权利要求4所述的集成电路连接结构，其特征在于，所述接线实质上各为所述传输线其中之一的一部份。

6.根据权利要求1所述的集成电路连接结构，其特征在于，所述复原装置包含有多个延迟单元，所述延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。

7.根据权利要求6所述的集成电路连接结构，其特征在于，所述结构还包含一电压-电流转换器连接于所述延迟单元以将所述延迟单元的输出转换为电流。

8.一种薄膜晶体管液晶显示器，其特征在于，所述显示器包含有：一薄膜晶体管液晶显示面板，具有多个像素排列成行与列的阵列；

多个栅极驱动器，用以控制每一行像素的选通状态；

多个源极驱动器，用于提供每一列各像素的驱动电压；

时序控制器，用于控制所述栅极驱动器以及所述源极驱动器的时序，所述时序控制器与所述源极驱动器以多条传输线呈叠接式相互连接；每个源极驱动器包括：复原装置，用于使经过不同延迟而传输的数据于接收端达到同步；

错开装置，用以使所述多条传输线在所述源极驱动器之间异步传递数据。

9.根据权利要求8所述的薄膜晶体管液晶显示器，其特征在于，所述错开装置包含有多个延迟单元，所述延迟单元连接于所述传输线。

10.根据权利要求9所述的薄膜晶体管液晶显示器，其特征在于，所述显示器还包含一电压-电流转换器连接于所述延迟单元以将所述延迟单元的输出转换为电流。

11.根据权利要求8所述的薄膜晶体管液晶显示器，其特征在于，所述错开装置以不同长度的接线构成。

12.根据权利要求11所述的薄膜晶体管液晶显示器，其特征在于，所述接线实质上各为所述传输线其中之一的一部份。

13.根据权利要求8所述的薄膜晶体管液晶显示器，其特征在于，所述复原装置包含有多个延迟单元，所述延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。

14.根据权利要求13所述的薄膜晶体管液晶显示器，其特征在于，所述显示器还包含一电压-电流转换器连接于所述延迟单元以将所述延迟单元的输出转换为电流。

15.一种数据传输方法，其特征在于，所述方法包含步骤有：在叠接式连接的集成电路之间提供不同的延迟时间给多条传输线；

传输数据于所述多条传输线；

接收所述传输线所传输的数据；以及

复原步骤，用于使经过不同延迟而传输的数据于接收端达到同步。

16.根据权利要求15所述的方法，其特征在于，不同的延迟时间通过设置多个延迟单元提供，所述延迟单元连接于所述传输线。

17.根据权利要求15所述的方法，其特征在于，不同的延迟时间通过设置不同长度的接线而提供。

18.根据权利要求17所述的方法，其特征在于，所述接线实质上各为所述传输线其中之一的一部份。

19.根据权利要求15所述的方法，其特征在于，所述复原步骤通过利用多个延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。

说明书

技术领域

本发明是关于数据传输，更明确的说，是关于一种数据传输的集成电路连接结构以及用于集成电路连接结构的数据传输方法。

背景技术

如图1所示，一般的薄膜晶体管液晶显示器(TFT-LCD)包含一薄膜晶体管液晶显示面板(TFT-LCD面板)1、多个源极驱动器2、多个栅极驱动器3、时序控制器4、灰阶参考电路5以及DC/DC转换器6。其中，TFT-LCD面板1具有像素阵列(未图标)，包含呈行列排列的多个像素。这些栅极驱动器3用以控制每一列像素的选通状态，而这些源极驱动器2用于提供每一行各像素的驱动电压。该时序控制器4用于控制这些栅极驱动器3以及这些源极驱动器2的时序。
如图中所示，这些源极驱动器2以叠接(cascade)方式连接，亦即，各个源极驱动器2的IC是一级接一级。通过时序控制器的控制，前一级的源极驱动器IC通过多条传输线(图中显示两条代表)同步传输数据给下一级的源极驱动器IC，以避免数据发生错误。然而，由于多条传输线同时传递数据，表示数据为同时转换，因此使得瞬间电流过大，甚至可能超出驱动器IC的工作范围从而导致失真现象发生。
因此，需要提出一种解决方案来克服这个问题。

发明内容

本发明提供一种集成电路(IC)连接结构，包含有多个集成电路(IC)；连接所述IC的多条传输线用以传输数据；以及错开装置，用以使所述多条传输线异步传递数据。
该错开装置可以利用长度不同的接线达成，该接线实质上即为传输线的一部份。亦即，实施上可以使传输线走线长度不同而使得延迟时间有所差异。或者，该错开装置也可利用具有固定延迟时间的延迟单元加以配置来达成使得各传输线的延迟时间不同的目的。由于各传输线传输数据的时间有差异，从而避免瞬间电流过大。
所述集成电路连接结构还包含一电压-电流转换器连接于所述延迟单元以将所述延迟单元的输出转换为电流。
所述集成电路通过传输线呈叠接式(cascade)或点对点(point-to-point)连接。
所述集成电路连接结构还包含一复原装置，用于使经过不同延迟而传输的数据于接收端达到同步。该复原装置包含有多个延迟单元，所述延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。
本发明并提出一种薄膜晶体管液晶显示器(TFT-LCD)，其中的源极驱动器配置为上述的IC连接结构。所述薄膜晶体管液晶显示器包含有：一薄膜晶体管液晶显示面板，具有多个像素排列成行与列的阵列；多个栅极驱动器，用以控制每一行像素的选通状态；多个源极驱动器，用于提供每一列各像素的驱动电压；时序控制器，用于控制所述栅极驱动器以及所述源极驱动器的时序，所述时序控制器与所述源极驱动器以多条传输线相互连接；以及错开装置，用以使所述多条传输线在所述源极驱动器之间异步传递数据。
所述错开装置包含有多个延迟单元，所述延迟单元连接于所述传输线。
所述的薄膜晶体管液晶显示器还包含一电压-电流转换器连接于所述延迟单元以将所述延迟单元的输出转换为电流。
所述错开装置以不同长度的接线构成。所述接线实质上各为该等所述传输线其中之一的一部份。
所述源极驱动器通过传输线与所述时序控制器呈叠接式(cascade)连接或点对点式(point-to-point)连接。
所述的薄膜晶体管液晶显示器还包含复原装置，用于使经过不同延迟而传输的数据于接收端达到同步。
所述复原装置包含有多个延迟单元，所述延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。
本发明并提供一种数据传输方法，此方法为实施于多个IC之间以多条传输线连接的结构。本发明的方法包含有提供不同的延迟时间给多条传输线；传输数据于所述多条传输线；以及接收所述传输线所传输的数据。其中，可通过使传输线走线的长度不同来提供不同的延迟时间。或者，可利用具有既定延迟时间的延迟单元的配置来达到提供不同延迟时间的目的，从而避免瞬间电流过大。
所述IC通过传输线呈叠接式(cascade)连接或呈点对点(point-to-point)连接。
所述数据传输方法还包含复原步骤，用于使经过不同延迟而传输的数据于接收端达到同步。
所述复原步骤通过利用多个延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。
本发明的技术方案利用不同的延迟来传输数据，将要传输的数据在时间上错开，从而避免了现有技术瞬间电流过大的缺陷，减少了数据传输的错误。

附图说明

图1概略显示TFT-LCD的结构；
图2概略显示根据本发明的用于数据传输的集成电路连接结构；
图3概略显示根据本发明的另一用于数据传输的集成电路连接结构；
图4的图(A)显示未经错开处理的各数据传输线的电流脉冲图；图(B)则显示经过错开之后的电流脉冲图；
图5中，图(A)显示未经错开处理的各数据传输线的电流与电压示意图；
图(B)则显示经过错开之后的电流与电压示意图；
图6显示根据本发明的又一用于数据传输的集成电路连接结构；
图7显示根据本发明数据传输的集成电路连接结构的一实施例，其中错开装置以延迟单元实施；
图8显示根据本发明数据传输的集成电路连接结构的另一实施例，其中错开装置与复原装置以延迟单元实施；
图9概略显示TFT-LCD中的时序控制器与多个源极驱动器以点对点方式连接；
图10显示根据本发明的延迟单元实施范例的示意图；
图11显示根据本发明的延迟单元另一实施范例的示意图；
图12显示根据本发明的延迟单元转换为电流接口的示意图。
主要元件符号说明：
1              TFT-LCD面板
2              源极驱动器
3              栅极驱动器
4              时序控制器
5              灰阶参考电路
6              DC/DC转换器
10             IC
15             发送装置
21、23、25     数据传输线
27             时钟传输线
30             IC
35             接收装置
40             错开装置
101、102       延迟单元
105            修正单元
106、107       延迟单元
111、112       寄存器
121            延迟单元
125                V-I转换器
411、413、415      延迟单元
421、423           延迟单元
431                延迟单元
521                延迟单元
531、533           延迟单元
541、543           延迟单元
910                时序控制器
922、924、926、928 源极驱动器

具体实施方式

以下将参照附图详细说明本发明的技术内容，其中相同的附图标号表示相同的组件。
图2概略显示根据本发明的集成电路(IC)结构的一个例子。以TFT-LCD的源极晶体管为例，附图标号10代表前一级的驱动器IC，其中包含发送装置15。附图标号30表示后一级的驱动器IC，其中包含接收装置35。应注意的是，虽然在此以TFT-LCD的源极驱动器为例，但并不限于此，任何传输数据的IC均可适用。该前级与后级的IC10、30以多条数据传输线21、23、25传输数据。在本例中，前一级的发送装置15与后一级的接收装置35以时钟传输线27所传送的时钟而达成同步，以避免数据错误。然而，如前所述，如果数据同时传输于传输线21、23、25，表示数据为同时转换，因此，瞬间电流会很大。因此，根据本发明，在发送端设置一错开装置40。在本实施例中，该错开装置40设置于该前级IC 10中。该错开装置40用以使传输线21、23、25分别以不同的延迟D1、D2、Dn传输数据，从而避免瞬间电流过大。由于延迟时间相较于数据脉冲周期来说非常小，因此并不会因此造成数据错误。举例而言，如果数据的频率为80MHz，则一个脉冲周期为12.5ns，而延迟仅需要错开例如1.5ns即可。
此种利用延迟差异的方式使数据传输为异步的方式，对相互IC与IC之间用以连接的传输线走线较长的结构特别有利。
虽然于上例中，该错开装置40设置于前级IC内部，但其也可设置于IC外部，如图3所示。
请参照图4以及图5。图4中，图(A)显示未经错开处理的各数据传输线的电流脉冲图，如图所示，三条传输线的电流I1、I2、I3为同时产生；图(B)则显示经过错开之后的电流脉冲图，其中I1、I2、I3脉冲的上升缘彼此稍微错开。图5中，图(A)显示未经错开处理的各数据传输线的电流与电压示意图；图(B)则显示经过错开之后的电流与电压示意图。如前所述，当多条传输线同时传输数据时，数据同时转换，因此，同时会有多个瞬间电流产生，造成瞬间压降过大(如第五(A)图中之ΔV1)，可能超过IC的工作电压范围而造成失真。如果利用延迟差异使得各传输线上的瞬间电流不是同时发生，例如各延迟错开0.5ns，则可使得压降的波形趋于缓和(如第五(B)图中之ΔV2)，从而避免上述情况发生。
对于接收端的IC而言，如果其对于数据异步的容忍度较大，则仅需要如上例般于发送端设置错开装置40即可。然而，对于精确度需求较高的IC而言，需要有配套措施。如图6所示，在本实施例中，整体结构大致与上个实施例相同，相同的部份将不重复说明。不同的是，本实施例增加了一个复原装置50。在本例中，该复原装置50设置于接收端的IC内。该复原装置50用以使得原本因为错开装置40提供的不同延迟而异步的数据在接收端重新达到同步。同理，接收端的复原装置50也可设置于接收端IC之外。
以下将详细说明错开装置以及复原装置的实施方式。
图7显示该错开装置40的一种实施方式。如图所示，该错开装置40以多个延迟单元来达成使各延迟线有不同延迟差异的目的。在本例中，所采用的延迟单元各为达成2ns的延迟时间长度。如图所示，针对第一条传输线21，使用了三个延迟单元411、413、415，也即，一共延迟了6ns。针对第二条传输线23，使用了两个延迟单元421、423，共延迟了4ns。而对第三条传输线25以及时钟传输线27，则分别使用一个延迟单元431、441，也就是各延迟2ns。藉由此种做法，并可避免各传输线同时传输，造成瞬间电流过大。
复原装置50也可采用同样方式实施，请参见图8，该图与图7相同之处在此将不予赘述。如图8所示，复原装置50包含多个延迟单元。在本实施例中，各延迟单元的延迟时间长度亦为2ns。复原装置50通过延迟单元数量的安排，使得原本经由错开装置而给予不同延迟时间的各传输线在接收端达到延迟时间相同。如图所示，对第一条传输线21，复原装置50未设置延迟单元，因此，其总延迟时间仍为6ns。对第二条传输线23，复原装置50提供一个延迟单元521，因此，第二条传输线23所得到的总延迟时间为4ns+2ns＝6ns。而对于第三条传输线25以及时钟传输线27，复原装置50各提供两个延迟单元531、533，以及541、543。因此，其总延迟时间各为2ns+4ns＝6ns。由上述可知，最后各传输线在接收端因为具有相同的总延迟时间而达成同步。
应注意的是，延迟单元未必要是具有相同延迟时间，也可利用各自具有不同延迟时间的延迟单元，加以安排而获得需要的延迟时间。
除了延迟单元，也可以利用接线的长度来达成延迟的效果。也即，利用长度不同的接线来达到不同的延迟施监。实际操作上，也就是使前一级与后一级的IC之间各传输线走线的长度不一来达成本发明的目的。
如果错开装置40采用利用接线长度不同而达到提供不同延迟差异的目的，这些接线实质上分别为各条传输线的一部份，复原装置50仍可利用延迟单元来调整接收端的总延迟时间。
虽然以上均以叠接架构来说明本发明的技术特征，然而，本发明亦可应用于点对点(point-to-point)的连接方式的IC连接结构。
图9系显示TFT-LCD中，以点对点方式连接的一时序控制器910与多个源极驱动器922、924、926、928。在此种结构，时序控制器910分别与源极驱动器922、924、926、928以多条传输线连接。同样的，为了避免同时间的瞬间电流过大，可在时序控制器910与各源极驱动器之间的传输线上设置错开装置，此错开装置也可通过接线长度不同来实施。
本发明利用延迟差异来达到避免瞬间电流过大的方式，除了可应用于两个IC之间连接的多条传输线以外，也可应用于多个IC之间各自的连接传输线。如图1以及图9所示，其中多个源极驱动器以叠接的方式或是点对点的方式与时序控制器连接。如图1所示，IC与IC之间是以多条传输线连接，此外，因为有多个IC，因此，传输线的数量随着IC数目成正比增加。图9中，各IC与时序控制器以多条传输线连接，而因为有多个IC，所以传输线的数量与IC数目成正比。根据本发明，除了可利用不同的延迟差异使得两个IC之间的多条传输线不会在同时传递数据，以避免瞬间电流过大。此外，在不同IC之间的传输线，也可以利用延迟差异错开数据传递的时间。也就是说，在整体结构中，利用延迟差异，使得全部传输线中，在每一时间点同时传递数据的传输线数目低于一预定数目，此预定数目可根据整体结构可容忍的最大瞬间电流来决定。如前所述，实际操作上，不同的延迟差异可以利用传输线走线的长度变化来达成。或着，可利用结构中既有的同步电路加以调整来达成，也即，上述的错开装置可通过同步电路实施。此外，也可利用各种形式的延迟单元来达成。
图10显示一种以晶体管对实施的延迟单元的应用范例。如图所示，延迟单元101、102、106、107各包含一对栅极相连接的晶体管。可通过控制晶体管的尺寸来达到所需的延迟时间。当多个此种延迟单元串接时，俩俩延迟单元之间以电容器C加以隔开。此外，当串接的延迟单元较多时，可能会发生信号失真的现象，可利用修正单元105让信号回复到较为接近原始波形的状态。在此例中，修正单元105包含两个串接在一起的反相器。
图11显示另一种形式的延迟单元。在本例中，以寄存器111、112作为延迟单元，可通过控制输入该寄存器111、112的时钟信号CLK来达到需要的延迟时间。
一般而言，延迟单元的实施以电压接口为主，如果需要电流接口的延迟单元，则如图12所示，可将电压-电流(V-I)转换器125连接于以电路(如晶体管对)实施的电压接口的延迟单元121，从而转换成电流接口。
虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与修改，因此本发明的保护范围当视权利要求范围所界定者为准。