在平板显示器中，显示面板包括数据线、栅极线、和电连接到数据线和栅极线的像素，并且定时控制器输出控制信号和图像数据信号。数据驱动器响应于控制信号的一部分和图像数据信号来驱动数据线，以及栅极驱动器响应于控制信号的不同部分来驱动栅极线。控制电路控制数据驱动器，使得数据线在电源导通开始之后维持复位状态达预定时间。因此，平板显示器可以防止在液晶面板上显示错误的图像。
数据驱动器，用于响应于控制信号和所述图像数据信号来驱动数据线；以及控制电路，用于产生所述控制信号，其中所述控制信号表示所述显示器的电源状态，以及所述数据驱动器用于在所述控制信号表示所述显示器的电源导通状态开始之后，驱动所述数据线处于复位状态达预定时间；
延迟电路，用于延迟外部电源电压，以传送延迟的外部电源电压；
脉冲发生器，用于接收所述外部电源电压和来自所述延迟电路的所述延迟的外部电源电压，并还用于产生脉冲信号；以及逻辑电路，用于根据所述行锁存信号和所述脉冲信号来输出所述控制信号。
2.根据权利要求1所述的平板显示器，其中，所述行锁存信号表示通过所述数据驱动器的所述数据线的驱动定时。
3.根据权利要求2所述的平板显示器，其中，所述控制电路用于接收外部电源电压和所述行锁存信号，以及在所述预定时间之后，所述控制信号具有与所述行锁存信号相同的波形。
显示像素，包括具有栅极的晶体管，响应于施加到所述栅极的足够的栅极导通电压，所述晶体管被设置为导通状态，其中，响应于施加到所述栅极的足够的栅极截止电压，所述晶体管被设置为截止状态；以及栅极驱动器，用于驱动与所述栅极通信的栅极线，其中，所述预定时间被选择为约等于或大于开始所述电源导通状态的时间和使用足够的栅极截止电压使所述栅极驱动器驱动所述栅极之间的时间。
定时控制器，用于输出第一行锁存信号和图像数据信号；
数据驱动器，用于响应于第二行锁存信号和所述图像数据信号来驱动数据线；以及控制电路，用于接收所述第一行锁存信号，并且还用于在所述显示器的电源导通之后接收外部电源电压，所述控制电路还用于产生所述第二行锁存信号，其中，所述显示器用于在所述显示器的所述电源导通之后，将所述数据线维持在复位状态达预定时间；
延迟电路，用于延迟所述外部电源电压，并传送延迟的外部电源电压；
脉冲发生器，用于接收所述外部电源电压和所述延迟的外部电源电压，并用于产生脉冲信号；以及逻辑电路，用于根据所述第一行锁存信号和所述脉冲信号，输出所述第二行锁存信号。
6.根据权利要求5所述的平板显示器，其中，所述数据驱动器包括：锁存电路，用于响应于所述第二行锁存信号，锁存来自所述定时控制器的所述图像数据信号；以及输出驱动电路，用于接收来自所述锁存电路的所述图像数据信号并响应于所述第二行锁存信号来驱动所述数据线。
7.根据权利要求6所述的平板显示器，其中，所述控制电路用于输出所述第二行锁存信号，使得在所述显示器的所述电源导通之后，所述锁存电路的输出维持所述复位状态达所述预定时间。
显示面板，具有数据线、栅极线、和电连接到所述数据线和所述栅极线的像素；
定时控制器，用于输出控制信号、第一行锁存信号和图像数据信号；
数据驱动器，用于响应于所述控制信号的一部分和所述图像数据信号来驱动所述数据线；
栅极驱动器，用于响应于所述控制信号的不同部分来驱动所述栅极线；以及控制电路，用于控制所述数据驱动器，以使所述数据线在所述显示器的电源导通状态开始之后的预定时间内不被所述图像数据信号驱动；
延迟电路，用于延迟外部电源电压并传送延迟的外部电源电压；
脉冲发生器，用于接收所述外部电源电压和来自所述延迟电路的所述延迟的外部电源电压，以产生脉冲信号；以及逻辑电路，用于接收来自所述脉冲发生器的所述脉冲信号和来自所述定时控制器的所述第一行锁存信号，以及输出第二行锁存信号。
9.根据权利要求8所述的平板显示器，其中，所述第一行锁存信号表示将所述图像数据信号施加到所述数据线的定时。
10.根据权利要求8所述的平板显示器，其中，所述控制电路用于输出所述第二行锁存信号，以控制所述数据驱动器。
11.根据权利要求8所述的平板显示器，其中，所述控制电路在所述显示器的所述电源导通状态开始之后，输出具有预定电平的所述第二行锁存信号达所述预定时间。
12.根据权利要求11所述的平板显示器，其中，所述控制电路用于在所述显示器的所述电源导通状态开始后的所述预定时间之后，输出来自所述定时控制器的所述第一行锁存信号作为所述第二行锁存信号。
13.根据权利要求8所述的平板显示器，其中，所述逻辑电路包括“或”门。
14.根据权利要求13所述的平板显示器，其中，所述控制电路包括：第一电阻器，具有用于接收所述外部电源电压的第一端；
电容器，电连接在所述第一电阻器的第二端和接地之间；
第二电阻器，具有用于接收所述外部电源电压的第一端；
晶体管，具有电连接到所述第一电阻器的所述第二端的栅极以及电连接在所述第二电阻器的第二端和所述接地之间的电流通路；
第一二极管，具有电连接到所述第二电阻器的所述第二端的输入端和输出端；以及第二二极管，具有用于接收来自所述定时控制器的所述第一行锁存信号的输入端和输出端，其中，所述第一和第二二极管的所述输出端彼此共同地连接，以及将所述控制电路配置成工作时从所述第一和所述第二二极管的所述输出端输出所述第二行锁存信号。
15.根据权利要求9所述的平板显示器，其中，所述数据驱动器包括：移位寄存器，用于响应于水平起始信号使时钟信号移位；
数据寄存器，用于响应于来自所述移位寄存器的所述时钟信号，存储来自所述定时控制器的所述图像数据信号；
锁存器，用于响应于来自所述控制电路的所述第二行锁存信号，将所述存储的图像数据信号锁存在所述数据寄存器中；
数/模转换器，用于将来自所述锁存器的所述图像数据信号转换为模拟图像信号；以及输出缓冲器，用于响应于所述第一行锁存信号，将来自所述数/模转换器的所述模拟图像信号输出到所述数据线。
16.一种平板显示器的驱动方法，所述平板显示器具有响应于图像数据信号来驱动数据线的数据驱动器，所述方法包括：开启所述显示器的电源；以及
其中，所述预定时间是使所述显示器通电的时间和驱动所述栅极线至足以使连接到所述栅极线的一个或多个晶体管截止的栅极截止电压的时间之间的时间。
17.一种平板显示器的驱动方法，所述平板显示器具有响应于图像数据信号来驱动数据线的数据驱动器，所述方法包括：施加电源电压；
响应于所述电源电压和所述延迟的电源电压，产生脉冲信号，所述脉冲信号具有预定时间的脉冲宽度；以及向所述数据驱动器提供所述脉冲信号，以使所述数据线复位达所述预定时间。
18.根据权利要求17所述的方法，其中，所述脉冲信号是行锁存信号。
平板显示器及其驱动方法
[0001] 相关申请的交叉参考
[0002] 本申请要求于2005年10月18日提交的韩国专利申请第2005-98210号的优先权，其全部内容结合于此作为参考。
技术领域
[0003] 本发明涉及一种平板显示器。更具体地，本发明涉及一种具有改进的显示质量的平板显示器及其驱动方法。
背景技术
[0004] 近年来，平板显示器被广泛使用。因为其优点，例如重量轻，明显减少的厚度等，平板显示器被广泛地用作电子装置的用户接口。根据在其上显示图像的面板的类型，平板显示器被分成有机发光二极管(OLED)显示器、液晶显示器(LCD)、场致发射显示器(FED)、真空荧光显示器(VFD)、等离子体显示面板(PDP)等。
[0005] 包括在LCD中的液晶显示面板包括以矩阵配置的多个像素，其中像素包括用作开关装置的薄膜晶体管。每个像素通过薄膜晶体管来选择性地接收对应于图像信号的数据电压。LCD还包括栅极驱动器，其将栅极导通电压施加到栅极线；数据驱动器，其将图像信号施加到数据线；以及控制电路，其控制栅极驱动器和数据驱动器。
[0006] 栅极线提供使薄膜晶体管导通的栅极导通电压或使薄膜晶体管截止的栅极截止电压。例如，当通电时，直流/直流(DC/DC)转换器输出大约-13伏的栅极截止电压。然而，需要预定的时间间隔，直到栅极截止电压稳定在大约-13伏。在栅极截止电压充分稳定在大约-13伏之前，薄膜晶体管维持在轻微导通状态，直到栅极截止电压达到大约-6伏。结果是，数据线具有随机电压电平，使得对应于数据线的随机电压电平的错误图像显示在LCD的液晶显示面板上。如上所述的错误图像被连续地显示在显示面板上大约60毫秒，直到由控制电路输出有效的像素数据信号。
[0007] 当响应于通电时所具有的彼此相等的特定电压电平的数据信号，驱动电连接到数据驱动器的多个集成电路中的一些集成电路的数据线时，错误图像可能会被突出显示。
[0008] 因此，当前系统在通电之后，通常不允许数据线具有特定电压电平，直到栅极截止电压足够稳定。
发明内容
[0009] 本发明提供了一种具有改进的显示质量的平板显示器。
[0010] 本发明还提供了一种适用于制造上述平板显示器的方法。
[0011] 在本发明的一个方面，平板显示器包括定时控制器、数据驱动器、和控制电路。定时控制器输出图像数据信号，以及数据驱动器响应于控制信号和图像数据信号来驱动数据线。控制电路产生控制信号，从而在开始电源导通状态之后，将数据线维持在复位状态达预定时间。
[0012] 定时控制器还输出行锁存信号，以指示通过数据驱动器的数据线的驱动定时。
[0013] 控制电路接收外部电源电压和行锁存信号。控制信号在经过预定时间之后，具有与行锁存信号相同的波形。
[0014] 控制电路还包括延迟电路，用于延迟外部电源电压；脉冲发生器，用于接收外部电源电压和由延迟电路延迟的外部电源电压，以产生脉冲信号；以及逻辑电路，基于行锁存信号和脉冲信号，输出控制信号。
[0015] 平板显示器还包括栅极驱动器，用于驱动与一个或多个晶体管通信的栅极线。控制电路产生控制信号，使得在电源导通状态开始之后，使数据线维持在复位状态，直到栅极驱动器使用足够的栅极截至电压驱动栅极线。
[0016] 在本发明的另一方面，平板显示器包括定时控制器、数据驱动器、和控制电路。定时控制器输出第一行锁存信号和图像数据信号。数据驱动器响应于第二行锁存信号和图像数据信号驱动数据线。控制电路接收外部电源电压和第一行锁存信号，并产生第二行锁存信号，从而在开始显示器的电源导通状态之后，使数据线维持在复位状态达预定时间。
[0017] 控制电路还包括延迟电路、脉冲发生器、和逻辑电路。延迟电路延迟外部电源电压。脉冲发生器接收外部电源电压和由延迟电路延迟的外部电源电压，以产生脉冲信号。逻辑电路基于第一行锁存信号和脉冲信号，输出第二行锁存信号。
[0018] 数据驱动器包括锁存电路，响应于第二行锁存信号，锁存来自定时控制器的图像数据信号；以及输出驱动电路，接收来自锁存电路的图像数据信号并响应于第二行锁存信号驱动数据线。
[0019] 控制电路输出第二行锁存信号，从而在开始电源导通状态之后，使锁存电路的输出维持复位状态达预定时间。
[0020] 在本发明的另一实施例中，平板显示器包括显示面板、定时控制器、数据驱动器、栅极驱动器、和控制电路。显示面板具有数据线、栅极线、和电连接到数据线和栅极线的像素。定时控制器输出控制信号和图像数据信号。数据驱动器响应于控制信号的一部分和图像数据信号来驱动数据线。栅极驱动器响应于控制信号的不同部分来驱动栅极线。控制电路控制数据驱动器，以使在开始电源导通状态之后预定时间内数据线不被图像数据信号驱动。
[0021] 来自定时控制器的控制信号包括第一行锁存信号，其表示将图像数据信号施加于数据线的定时。
[0022] 控制电路输出第二行锁存信号，以控制数据驱动器。
[0023] 控制电路在开始电源导通状态之后，输出具有预定电平的第二行锁存信号达预定时间。
[0024] 控制电路在通电并经过预定时间之后，输出来自定时控制器的第一行锁存信号作为第二行锁存信号。
[0025] 控制电路包括延迟电路、脉冲发生器、和逻辑电路。延迟电路延迟外部电源电压。脉冲发生器接收外部电源电压和由延迟电路延迟的外部电源电压，以产生脉冲信号。逻辑电路接收来自脉冲发生器的脉冲信号和来自定时控制器的第一行锁存信号，以输出第二行锁存信号。
[0026] 控制电路包括：第一电阻器、电容器、第二电阻器、晶体管、第一二极管、和第二二极管。第一电容器具有施加有外部电源电压的第一端。电容器电连接在第一电阻器的第二端和接地之间。第二电阻器具有施加有外部电源电压的第一端。晶体管具有电连接到第一电阻器的第二端的栅极以及电连接在第二电阻器的第二端和接地之间的电流通路。第一二极管具有输出端和电连接到第二电阻器的第二端的输入端。第二二极管具有输出端和施加有来自定时控制器的第一行锁存信号的输入端。第一和第二二极管的输出端彼此共同地连接，并且从第一和第二二极管的输出端输出第二行锁存信号。
[0027] 数据驱动器包括移位寄存器、数据寄存器、锁存器、数/模转换器以及输出缓冲器。移位寄存器响应于水平起始信号，使时钟信号移位。数据寄存器响应于来自移位寄存器的时钟信号，存储来自定时控制器的图像数据信号。锁存器响应于来自控制电路的第二行锁存信号，将所存储的图像数据信号锁存在数据寄存器中。数/模转换器将来自锁存器的图像数据信号转换为模拟图像信号。输出缓冲器响应于第一行锁存信号，将来自数/模转换器的模拟图像信号输出到数据线。
[0028] 在本发明的另一方面，如下提供了一种平板显示器的驱动方法，其中，平板显示器具有响应于图像数据信号来驱动数据线的数据驱动器。当开启平板显示器的电源时，将数据驱动器复位达预定时间。预定时间是等于或大于将栅极线驱动到足够的栅极截止电压所用时间的时间间隔。
[0029] 在本发明的另一方面，如下提供了一种平板显示器的驱动方法，其中，平板显示器具有响应于图像数据信号来驱动数据线的数据驱动器。
[0030] 当向数据驱动器施加电源电压时，电源电压被延迟。响应于电源电压和延迟的电源电压，产生脉冲信号，并且使数据线复位达等于脉冲信号宽度的时间。脉冲信号是行锁存信号。
[0031] 根据如上所述，在将数据驱动电压施加于数据驱动电路之前并且在开始电源导通状态之后，控制数据驱动电路中的锁存电路的行锁存信号被设置为高电平。因此，尽管将数据驱动电压施加于数据驱动电路，也不从锁存电路输出数据驱动信号。
附图说明
[0032] 通过以下参考附图的详细描述，本发明的上述和其它优点将变得更明显，在附图中：
[0033] 图1是示出根据本发明示例性实施例的作为一种平板显示器的实例的液晶显示器的框图；
[0034] 图2是详细地示出图1的显示器可以使用的数据驱动电路的实施例的框图；
[0035] 图3是示出图1的显示器可以使用的控制电路的实施例的框图；
[0036] 图4是用于图3中所示的控制电路的信号的时序图；
[0037] 图5是示出栅极截止电压和第二行锁存信号之间的关系的视图；以及[0038] 图6是示出根据本发明另一实施例的控制电路的电路图。
具体实施方式
[0039] 应当理解，当元件或层被指出“位于”、“连接到”、“耦合到”另一个元件或层上时，该元件可直接位于、连接到、或耦合到另一个元件或层上，或者也可在其间存在插入的元件或层。相反地，当元件或层被指出“直接位于”、“直接连接到”、“直接耦合到”另一个元件或层上时，是指不存在插入的元件或层。通篇中相同的标号表示相同的元件。正如在此所应用的，术语“和/或”包括任何的以及所有的一个或多个相关所列术语的结合。
[0040] 应当理解，尽管在此可能使用术语第一、第二等来描述不同的元件、部件、区域、层、和/或部分，但是这些元件、部件、区域、层、和/或部分并不局限于这些术语。这些术语仅用于将一个元件、部件、区域、层、或部分与另一个区域、层、或部分相区分。因此，在不背离本发明宗旨的情况下，下文所述的第一元件、组件、区域、层、或部分可以称为第二元件、组件、区域、层、或部分。被描述为“第一”的元件并不意味着需要存在“第二”或其它元件。
[0041] 为了便于说明，在此可能使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”等的空间关系术语，以描述如图中所示的一个元件或机构与另一元件或机构的关系。应当理解，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。例如，如果翻转图中所示的装置，则被描述为在其他元件或机构“下面”或“之下”的元件将被定位为在其他元件或机构的“上面”。因此，示例性术语“在...下面”包括在上面和在下面的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。
[0042] 此使用的术语仅用于描述特定实施例而不是限制本发明的目的。正如在此使用的，单数形式的“一个”、“这个”也包括复数形式，除非文中有其它明确指示。应当进一步理解，当在本说明书中使用术语“包括”和/或“包含”时，是指存在所声称的特征、整数、步骤、操作、元件、和/或部件，但是并不排除还存在或添加一个或多个其它的特征、整数、步骤、操作、元件、部件、和/或其组合。
[0043] 除非特别限定，在此所采用的所有的术语(包括技术和科技术语)具有与本发明所属领域的普通技术人员通常所理解的意思相同的解释。而该术语的进一步理解，例如，字典中通常采用的限定意思应该被解释为与相关技术上下文中的意思相一致，并且除非在此进行特别限定，其不应被解释为理想的或者过于正式的解释。
[0044] 以下，将参考附图详细描述本发明的实施例。
[0045] 图1是根据本发明的示例性实施例的作为一种平板显示器的液晶显示器100的框图。
[0046] 参考图1，液晶显示器100包括定时控制器110、数据驱动电路120、直流/直流(DC/DC)转换器130、栅极驱动电路140、液晶面板150、以及控制电路160。
[0047] 液晶面板150包括多条栅极线G1-Gn、多条与栅极线G1-Gn交叉以形成多个像素的数据线D1-Dm、以及分别形成在多个像素区中的多个像素。像素以矩阵形状排列。每个像素均包括薄膜晶体管、液晶电容器(未示出)、以及存储电容器(未示出)。
[0048] 薄膜晶体管包括栅电极，电连接到栅极线；数据电极，电连接到数据线；以及漏电极，电连接到液晶电容器。当通过栅极驱动电路140顺序选择栅极线G1-Gn，并且以脉冲形状将栅极导通电压VON施加到所选择的栅极线时，连接到所选择的栅极线的薄膜晶体管被导通，并且数据驱动电路120将具有像素信息的电压(对应于所关联像素的期望图像部分的电压)施加于所关联的数据线。具有像素信息的电压通过由栅极导通电压VON导通的薄膜晶体管施加于液晶电容器和存储电容器。结果，液晶电容器和存储电容器被充电，并在液晶面板150上显示预定的图像部分。
[0049] 定时控制器110接收来自外部图像源的垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、时钟信号MCLK、和像素信号RGB。在格式化像素数据RGB之后，定时控制器110输出用于液晶面板150的像素数据信号R’、G’、B’。定时控制器110还将水平起始信号STH和时钟信号HLCK施加到数据驱动电路120，并将第一行锁存信号TP1施加到控制电路160。
[0050] 此外，定时控制器110响应于水平同步信号Hsync、垂直同步信号Vsync以及数据使能信号DE，将垂直起始信号STV、栅极时钟信号CPV、和输出使能信号OE施加到栅极驱动电路140。
[0051] 控制电路160接收外部电源电压CVDD和来自定时控制器110的第一行锁存信号TP1，以输出第二行锁存信号TP2。
[0052] 响应于第二行锁存信号TP2以及来自定时控制器110的像素数据信号R’、G’、B’、水平起始信号STH、和时钟信号HCLK，数据驱动电路120输出信号以驱动数据线D1-Dm。在一些实施例中，数据驱动电路120被设置成具有多个集成电路。
[0053] 栅极驱动电路140响应于从定时控制器110施加的信号，顺序地扫描液晶面板150的栅极线G1-Gn。在此，栅极驱动电路140的扫描操作意味着栅极驱动电路140顺序地将栅极导通电压施加到栅极线，使得连接到被施加有栅极导通电压的栅极线的像素处于数据可写状态。例如，对于包括液晶电容器的像素，将足够的栅极导通电压施加到与其相关的栅极线导致相关数据线电压(对应于像素的期望图像部分)和液晶电容器之间的电气通信。
[0054] DC/DC转换器130响应于外部电源电压CVDD，产生用于驱动液晶显示器100的数据驱动电压DVDD和AVDD、栅极导通电压VON、栅极截止电压VOFF、以及共电极电压VCOM。
[0055] 图2是详细地示出图1的数据驱动电路120的实施例的框图。
[0056] 参考图2，数据驱动电路120包括移位寄存器210，产生采样信号；数据寄存器220，响应于采样信号将像素数据R’、G’、B’存储在其中；锁存器230，锁存由数据寄存器220提供的像素数据R’、G’、B’；电平移位器240，增加来自锁存器230的像素数据的幅值；数/模(D/A)转换器250，将从电平移位器240输出的像素数据转换为模拟信号；以及输出缓冲器260。
[0057] 移位寄存器210响应于时钟信号HCLK，使来自定时控制器110的水平起始信号STH顺序地移位，以输出经移位的水平起始信号作为采样信号。
[0058] 数据寄存器220响应于来自移位寄存器210的采样信号，对来自定时控制器110的像素数据R’、G’、B’进行采样，并将采样的像素数据R’、G’、B’存储于此。数据寄存器220具有对应于通过将水平方向上的像素的数量与各个像素数据的位数相乘所得到的值的大小。锁存器230锁存来自数据寄存器220的像素数据R’、G’、B’，并响应于来自控制电路
160的第二行锁存信号TP2，输出锁存的像素数据R’、G’、B’。
[0059] 电平移位器240执行电平位移运算，以增加从锁存器230输出的像素数据R’、G’、B’的电压摆动宽度(voltage swing width)。D/A转换器250将来自电平移位器240的像素数据转换为具有灰度级电压V0-V11的模拟像素数据信号。输出缓冲器260存储从D/A转换器250输出的模拟像素数据信号，并响应于液晶面板150的第二行锁存信号TP2，将具有所存储的模拟像素数据信号提供给数据线D1-Dm。例如，锁存器230在第二行锁存信号TP2的上升沿时，将来自数据寄存器220的像素数据R’、G’、B’输出到电平移位器240，并在第二行锁存信号TP2的下降沿时，输出缓冲器260将来自D/A转换器250的模拟像素数据信号提供给数据线D1-Dm。
[0060] 当在开启电源之后，开始将数据驱动电压DVDD施加到数据驱动电路120时，移位寄存器210、数据寄存器220、和锁存器230被驱动，但是在输入第二行锁存信号TP2之前，锁存器230维持在不定状态。当将来自DC/DC转换器130的数据驱动电压AVDD施加到数据驱动电路120时，将从锁存器230输出的像素数据信号通过电平移位器240、D/A转换器250和输出缓冲器260施加到数据线D1-Dm。在栅极截止电压VOFF低于足以使薄膜晶体管截止的电平之前，薄膜晶体管维持在轻微导通状态。结果，通过薄膜晶体管将施加到数据线D1-Dm的像素数据信号传送到液晶电容器，从而在液晶面板150上显示错误的图像。
[0061] 为了防止在液晶面板150上显示错误的图像，在开启电源之后，至少到栅极截止电压低于足以使薄膜晶体管截止之前，电平控制电路160输出高电平的第二行锁存信号TP2，以复位锁存器230的输出。因此，数据驱动电路120可以被维持在复位状态，而第二行锁存信号TP2被维持在高电平。
[0062] 图3是示出图1的控制电路的框图。
[0063] 参考图3，控制电路160包括延迟电路310、脉冲发生器320、和逻辑电路330。延迟电路310将外部电源电压CVDD延迟预定的时间，以输出信号D_CVDD。脉冲发生器320接收信号D_CVDD和外部电源电压CVDD，并输出脉冲信号PLS。逻辑电路330接收来自定时控制器110的第一行锁存信号TP1以及来自脉冲发生器320的脉冲信号PLS，以输出第二行锁存信号TP2。在本发明的示例性实施例中，逻辑电路330可以为逻辑运算电路(其可以包括一个或多个逻辑门)。例如，逻辑电路330可以包括逻辑“或”运算电路。
[0064] 图4是图3中所示的控制电路160的实施例的信号的时序图。图5是示出栅极截止电压VOFF和第二行锁存信号TP2之间的关系的视图。
[0065] 参考图4和图5，在将外部电源电压CVDD施加到液晶显示器100之后，第二行锁存信号TP2维持在高电平达预定时间Th。第二行锁存信号TP2的高电平周期Th对应于延迟电路310的延迟时间，并且基本上与在栅极截止电压VOFF低于足以使薄膜晶体管截止的电平之前所经过的时间相等。在一些实施例中，第二行锁存信号TP2的高电平周期Th大约为5毫秒或更多。
[0066] 因为在将数据驱动电压DVDD和AVDD施加到数据驱动电路120之前，将第二行锁存信号TP2设置为高电平，所以在将数据驱动电压DVDD和AVDD施加到数据驱动电路120之前，将如图2所示的锁存器230和输出缓冲器260的输出复位。因此，数据线D1-Dm未被驱动，直到栅极截止信号低于足以使薄膜晶体管截止的电平，从而防止在开启液晶显示器100时在液晶面板150上显示错误的图像。如图4所示，在经过由延迟电路320所产生的延迟时间之后，第二行锁存信号TP2显示出与来自定时控制器110的第一行锁存信号TP1相同的波形。
[0067] 图6是示出了根据本发明另一示例性实施例的控制电路600的电路图。
[0068] 参考图6，控制电路600包括延迟电路610、脉冲发生电路620、和输出电路630。延迟电路600包括连接在外部电源电压CVDD和节点613之间的第一电阻器611，并且还包括连接到节点613和接地的电容器612。节点613处的电压在图6中被称作PCVDD。脉冲发生电路620包括第二电阻器621，该第二电阻器具有施加有外部电源电压CVDD的第一端。第二电阻器621的第二端和晶体管622的第一端通过节点623连接。晶体管622的第二端接地，而晶体管622的栅极连接到节点613。
[0069] 输出电路630包括第一二极管631，该第一二极管具有连接到第二电阻器621和晶体管622之间的节点623的输入端以及从其输出第二行锁存信号TP2的输出端。节点623处的电压在图6中被称作PLS。输出电路630还包括第二二极管632，该第二二极管具有施加有第一行锁存信号TP1的输入端以及与第一二极管631的输出端和第三电阻器633共同连接的输出端。第三电阻器633连接在第一和第二二极管631和632的输出端与接地之间。从第一和第二二极管631和632的输出端输出第二行锁存信号TP2。
[0070] 以下，将详细描述图6中所示的控制单元的操作。
[0071] 在将外部电源电压施加到液晶显示器100之后，外部电源电压CVDD通过第二电阻器621和第一二极管631作为第二行锁存信号TP2被输出，同时晶体管622截止。在经过由第一电阻器611的电阻和电容器612的电容决定的时间之后，晶体管622的栅极处的电压PCVDD从其初始值改变为基本上等于CVDD的电压。在预定时间(也取决于第一电阻器611的电阻和电容器612的电容)之后，当通过第一电阻器611和电容器612使晶体管622导通时，节点623处的电压PLS接近接地，并且二极管631截止。随后，通过第二二极管632的输出端输出来自定时控制器110的第一行锁存信号TP1(即，信号TP1根据其值使二极管
632导通和截止)。因此，在开启电源之后，经过由第一电阻器611和电容器612所产生的预定时间(延迟时间)，第二行锁存信号TP2具有与来自定时控制器110的第一行锁存信号TP1相同的波形。
[0072] 根据以上描述，在开始显示器的电源导通状态时，在将数据驱动电压施加到数据驱动电路之前，控制数据驱动电路中的锁存的行锁存信号被设置为高电平。因此，虽然将数据驱动电压施加到数据驱动电路，但是锁存并没有输出数据信号。结果，因为直到经过预定时间才驱动数据线，所以液晶显示器可以防止在液晶面板上显示错误的图像，其中，预定时间约等于或大于使栅极截止电压低于足以将薄膜晶体管截止的电平的时间。
[0073] 尽管描述了本发明的示例性实施例，但是应该理解本发明不局限于这些示例性实施例，在由权利要求所限定的本发明的精神和范围内，本领域的技术人员可以做出各种改变和修改。
