显示装置

摘要

提供了一种其电子元件在低电压使用的高度可靠的显示装置。该显示装置是一种有源矩阵FED显示装置，其像素具有单独的提取栅电极、发射器阵列，串联连接到发射器阵列的驱动晶体管，控制提取栅电极电势的电势控制电路和包括开关元件和电压保持元件的电路。通过根据驱动晶体管的Vgs改变提取栅电极的电势，通过将驱动晶体管串联连接到发射器阵列执行有源矩阵驱动法，并可以降低施加到驱动晶体管的电压。

权利要求

1.一种显示装置，包括：

设置在发射器之下的第一电极；

设置在发射器周围的第二电极；

第一晶体管；和

电势控制电路，

其中电势控制电路包括第二晶体管和第三晶体管，其中第二晶体管是二极管连接的晶体管，其中第二晶体管的源极或漏极之一连接到第二电极，其中第二晶体管的源极或漏极中的另一个连接到第三晶体管的源极或漏极之一，其中第一晶体管的栅极连接到第三晶体管的栅极，以及其中第一晶体管的源极或漏极之一连接到第一电极。

2.一种显示装置，包括：

设置在发射器之下的第一电极；

设置在发射器周围的第二电极；

第一晶体管；和

电势控制电路；

其中电势控制电路包括第二晶体管和电阻器；

其中所述电阻器的一端连接到第二电极；

其中所述电阻器的另一端连接到第二晶体管的源极或漏极之一；

其中第一晶体管的栅极连接到第二晶体管的栅极；以及其中第一晶体管的源极或漏极之一连接到第一电极。

3.一种显示装置，包括多个像素，每个像素包括像素电路和发光元件，其中发光元件包括提取栅电极、阳极和荧光材料；

其中像素电路包括电势控制电路、第一晶体管、第二晶体管和电容器，其中电势控制电路包括第三晶体管和电阻器，其中提取栅电极配置成向电子发射元件施加电场，其中阳极配置成对电子发射元件发出的电子加速，其中荧光材料形成为与阳极直接或间接连接，其中电势控制电路配置成控制提取栅电极的电势，以及其中第一晶体管串联到发光元件以控制流到发光元件的电流。

4.一种显示装置，包括具有像素电路和发光元件的多个像素，其中发光元件包括提取栅电极、阳极和荧光材料；

其中像素电路包括电势控制电路、第一晶体管、第二晶体管和电容器，其中电势控制电路包括第三晶体管和电阻器，其中提取栅电极配置成向电子发射元件施加电场，其中阳极配置成对电子发射元件发出的电子加速，其中荧光材料形成为与阳极直接或间接连接，其中电势控制电路配置成根据第一晶体管的栅电势控制提取栅电极的电势；和其中第一晶体管串联到发光元件以控制流到发光元件的电流。

5.如权利要求3所述的显示装置，其中像素电路还包括开关元件，用于控制向第一晶体管的栅供给信号。

6.如权利要求4所述的显示装置，其中像素电路还包括开关元件，用于控制向第一晶体管的栅供给信号。

7.如权利要求3所述的显示装置，其中像素电路还包括一种包含开关元件和电压保持元件的电路。

8.如权利要求4所述的显示装置，其中像素电路还包括一种包含开关元件和电压保持元件的电路。

9.如权利要求3所述的显示装置，还包括与像素电路电连接的阴极，其中至少第一晶体管在阴极和电子发射元件之间电连接。

10.如权利要求4所述的显示装置，还包括与像素电路电连接的阴极，其中至少第一晶体管在阴极和电子发射元件之间电连接。

11.如权利要求3所述的显示装置，其中发光元件包括阴极，

其中电阻器的一端连接到提取栅电极，其中电阻器的另一端连接到第三晶体管的源极或漏极之一，其中第一晶体管的栅极连接到第三晶体管的栅极，以及其中第一晶体管的源极或漏极之一连接到阴极。

12.如权利要求4所述的显示装置，其中发光元件包括阴极，

其中电阻器的一端连接到提取栅电极，其中电阻器的另一端连接到第三晶体管的源极或漏极之一，其中第一晶体管的栅极连接到第三晶体管的栅极，以及其中第一晶体管的源极或漏极之一连接到阴极。

13.如权利要求3所述的显示装置，其中电阻器包括二极管连接的晶体管。

14.如权利要求4所述的显示装置，其中电阻器包括二极管连接的晶体管。

15.如权利要求3所述的显示装置，其中电子发射元件是spinto型电子发射元件。

16.如权利要求4所述的显示装置，其中电子发射元件是spinto型电子发射元件。

17.如权利要求3所述的显示装置，其中电子发射元件是碳纳米管电子发射元件。

18.如权利要求4所述的显示装置，其中电子发射元件是碳纳米管电子发射元件。

19.如权利要求3所述的显示装置，其中电子发射元件是表面传导型电子发射元件。

20.如权利要求4所述的显示装置，其中电子发射元件是表面传导型电子发射元件。

21.如权利要求3所述的显示装置，其中电子发射元件是热电子电子发射元件。

22.如权利要求4所述的显示装置，其中电子发射元件是热电子电子发射元件。

23.如权利要求3所述的显示装置，其中像素电路还包括具有开关元件和电压保持元件的电路，以及其中所有包含在所述具有开关元件和电压保持元件的电路中的晶体管有相同的极性。

24.如权利要求4所述的显示装置，其中像素电路还包括具有开关元件和电压保持元件的电路，以及其中所有包含在所述具有开关元件和电压保持元件的电路中的晶体管有相同的极性。

25.如权利要求3所述的显示装置，其中所有包含在电势控制电路中的晶体管有相同的极性。

26.如权利要求4所述的显示装置，其中所有包含在电势控制电路中的晶体管有相同的极性。

27.如权利要求3所述的显示装置，其中电子发射元件为表面传导型电子发射元件，并且对一个像素电极设置多个表面传导型电子发射元件。

28.如权利要求4所述的显示装置，其中电子发射元件为表面传导型电子发射元件，并且对一个像素电极设置多个表面传导型电子发射元件。

29.如权利要求1所述的显示装置，其中显示装置用在选自数码相机、个人笔记本电脑、便携式图像再现装置和移动电话的电子设备中。

30.如权利要求2所述的显示装置，其中显示装置用在选自数码相机、个人笔记本电脑、便携式图像再现装置和移动电话的电子设备中。

31.如权利要求3所述的显示装置，其中显示装置用在选自数码相机、个人笔记本电脑、便携式图像再现装置和移动电话的电子设备中。

32.如权利要求4所述的显示装置，其中显示装置用在选自数码相机、个人笔记本电脑、便携式图像再现装置和移动电话的电子设备中。

说明书

显示装置

技术领域

[0001] 本发明涉及一种包括电子发射元件的显示装置，尤其涉及一种在每个像素中包含一个晶体管以及一个利用晶体管控制灰度级的场电子发射元件的显示装置。

背景技术

[0002] 近年来，平板(平板型)显示器作为取代主流阴极射线管(CRT)的图像显示装置得到了积极的开发。作为这样一种平板显示器，提出了包括依靠利用电场效应发射出的电子的电子束激励来发射光的电子发射元件(也称作场电子发射元件)的显示装置，即电子发射显示(FED：场发射显示器)器。电子发射显示装置受到关注是因为其动态图像的高显示性能以及低功耗，并且由于其与利用液晶的显示装置不同，该电子发射显示装置为一种利用自发光发光元件的显示装置，所以还具有显示图像对比度高的优点。

[0003] FED具有这样的结构，即其中具有阴极的第一基板与具有设置有荧光层的阳极的第二基板彼此相对设置，并且第一基板和第二基板用密封材料密封。从阴极发射的电子移动经过第一基板和第二基板之间的空间，以激励设置到阳极的荧光层，以便图像能通过光发射显示。第一基板和第二基板双双用密封材料密封，其间隔保持高真空。

[0004] 根据电极的结构，FED可以分类为二极管型FED、三极管型FED和四极管型FED。二极管型FED具有这样的结构：在第一电极的表面之上形成带状图案的阴极，同时在第二电极的表面之上形成带状图案的阳极，以致于阳极与阴极交叉。阴极和阳极的距离为几微米到几毫米。通过阴极和阳极之间施加电压而在阴极和阳极之间发射电子。用于施加的电压可以是任何电平的电压，只要它小于10kV。发射的电子到达提供给阳极的荧光层以激励荧光层，以便图像可以通过光发射显示。

[0005] 三极管型FED具有这样的结构：在形成有阴极的第一基板之上形成绝缘膜，提取栅电极形成为与阴极交叉，两极间夹置绝缘膜。当从上面看形成的阴极和提取栅电极时，它们呈带状或矩阵状分布；并且在处于每个阴极与每个提取栅电极相交的区域中的绝缘膜中形成作为电子源的电子发射元件。通过对阴极和提取栅电极施加电压以对电子发射元件施加高电场时，电子可以从电子发射元件中发射。此电子被吸引向第二基板的阳极，向那儿施加的电压高于提取栅电极的电压，由此激励设置在阳极的荧光层，以便图像可以通过光发射显示。

[0006] 四极管型FED具有这样的结构：在三极管型FED的提取栅电极和阳极之间形成板状或薄膜状会聚电极，会聚电极在每个像素中有一个开口。通过此会聚电极会聚从每个像素中的发光元件发射的电子，可以激励设置到阳极的荧光层，由此图像可以通过光发射显示。

[0007] 作为电子发射元件，还有spinto型(spinto-type)电子发射元件、面传导型电子发射元件、边缘型电子发射元件、MIM(金属-绝缘物-金属)元件、碳纳米管电子发射型元件等。

[0008] spinto型电子发射元件是一种包含锥形电子发射元件的电子发射元件。与其它电子发射元件相比，spinto型电子发射元件相对于其他电子发射元件的的优点在于(1)电子提取效率较高，因为其结构为电子发射元件设置在栅极的中心区，该区域具有最大的电场强度，(2)电子发射元件的电流面内均匀性较高，因为可以精确地描绘具有电子发射元件分布的图案，以设置适当的电场分布的布局，(3)电子的发射方向得到很好的调节等。

[0009] 作为常规的spinto型电子发射元件，存在一种通过沉积金属(见参考文献1：日本公开专利申请NO.2002-175764)形成的锥形电子发射元件，一种利用MOSFET(见参考文献2：日本公开专利申请NO.11-102637)形成为具有锥形电子发射部分的元件等。

[0010] 此处，参考图14和15描述电子发射元件的电学特性。图14所示的结构表示一种利用无源矩阵驱动的一个像素中的发光元件的范例结构。图14中所示的结构包括：一个发射器阵列，那里分布大量电子发射元件(以下也称作发射器)10；提取栅电极11，用于对发射器阵列施加电场；绝缘膜12，用于使得提取栅电极11与发射器阵列电绝缘；阳极15，具有远离发射器阵列几微米到几毫米的间距；发光材料(也称作荧光材料)16；和阴极17。

[0011] 注意，在此说明书中，把具有光发射功能的电子元件描述为发光元件。即，电子元件包括发射器阵列，发光材料16和对应于发光元件的阳极15。注意，发光元件可以包括如图14所示的提取栅电极11。此外，发射器阵列可以电连接到阴极17，或者发射器阵列可以形成在阴极17之上。另外，提取栅电极11的电势用Veg表示；阳极15的电势用Va表示；阴极17的电势用Vc表示。

[0012] 在此说明书中，只要没有特别的说明，连接即意味着电连接。另一方面，分开意味着一种情形，此时一物体与另一物体不连接并且与另一物体电绝缘。

[0013] 图15表示具有图14中所示结构的处于偏置状态的发光元件的电学特性。图15表示在固定阴极17和阳极15的电势以使提取栅电极11和阴极17之间的电压(Veg-Vc)摆动时的发光元件的电流-电压特性。如图15所示，发光元件的电流-电压特性是这样的，电流几乎不流动，直到(Veg-Vc)达到发射器阵列的阈值电压(以下也称作Veth)；但当(Veg-Vc)变得高于Veth时电流指数级地迅速增大。发光元件的亮度根据此电流量、阳极15的电势Va、阴极17的电势Vc和发光材料16的特性确定。例如，如果发光材料16的特性相同，并且阳极15的电势Va与阴极17的电势Vc也相同，则发光元件的亮度依赖于流到发射器阵列的电流量。注意，阳极15的电势Va的电场主要用于加速从电子发射元件发出的电子，以致于它几乎对发光元件的电流-电压特性没有贡献。即，流到发光元件的电流基本上由提取栅电极11和阴极17之间的电压(Veg-Vc)决定。

[0014] 现在对包含发光元件的显示装置的驱动方法进行描述。显示装置的驱动方法粗略地分类为有源矩阵驱动法和无源矩阵驱动法。利用无源矩阵驱动的显示装置可以以较低的成本制造，因为它有简单的结构，其中发光元件夹置在电极矩阵之间；但无源矩阵驱动并不总是适于大面积或高清晰的显示装置，因为它在驱动特定像素的同时不能同时驱动其它的像素。

[0015] 在图14中，发射器阵列由形成为矩阵的提取栅电极11和阴极17驱动，并且提取栅电极11和阴极17之间的电压(Veg-Vc)通过对各个电极施加适当的电势来控制，从而控制发光元件的亮度。图18表示由无源矩阵驱动法驱动的发光元件呈矩阵分布的实例。

[0016] 另一方面，利用有源矩阵驱动法驱动的显示装置的制造成本通常高于利用无源矩阵驱动法驱动的显示装置，因为要在每个像素中设置有源元件和用于保持亮度信息的装置；但即使在驱动某一像素时，其他的像素可以发光且同时保持亮度信息。图19A表示由有源矩阵驱动法驱动的发光元件呈矩阵分布的实例。虽然图19A仅示出了四个发光元件，但通常设置多于四个的发光元件。利用有源矩阵驱动法的显示装置包括多条数据线28，与多条数据线28成直角或近似直角分布的多条扫描线29，多个分布在数据线28和扫描线29相互交叉区域中的像素电路24，和多个发光元件。像素电路24包括驱动晶体管Tr1，其与发射器阵列串联，是一种有源元件，还包括驱动晶体管的栅极电势控制电路23和阴极27。注意，阴极27是一种用于控制驱动晶体管Tr1的源极和漏极任一个的电势的电极，并且阴极27可以与其他的导线如扫描线29共享。

[0017] 图19B表示驱动晶体管的栅极电势控制电路23的实例。当High信号输入到端子S时晶体管30是导电的(导通)的，把连接到端子D的数据线28的电势传递到电容31和端子Q(此操作也称作“数据写入”)。之后，当Low信号输入到端子S时晶体管30是不导电的(截止)的，不把连接到端子D的数据线28的电势传递到电容31和端子Q；因此，晶体管30导通周期内，端子Q的电势一直保存在电容31中，直到晶体管30再次导通。根据电容31和端子D此时的电势，决定驱动晶体管Tr1的Vgs，以便对应于Vgs的漏电流保持流经驱动晶体管Tr1。通过这种方式实现有源矩阵驱动法。

[0018] 作为一种采用有源矩阵驱动法的常规电子发射型显示装置，以非专利文献1(IDW’04 pp.1225-1228”内置多晶硅TFT涂覆Si-FEA的HfC(HFC coated Si-FEA with a built-in poly-Si TFT)”)中披露的一种显示装置为例给出。在非专利文献1中，披露了这样的例子，其中在用非晶硅制造的发射器之上形成HfC，并实施溅射处理以改进发射器阵列的电流-电压特性。此外，还披露了用多晶硅制造的薄膜晶体管(以下称作TFT)串联到发射器阵列以执行有源矩阵驱动法的实例。

[0019] 在利用电流驱动型发光元件，尤其是有两个端子的有机EL元件的有源矩阵驱动法的显示装置中，有一项与用于由晶体管特性的改变所致的发光元件亮度变化的补偿法相关的技术(见参考3：日本公开专利申请NO.2004-246204，参考4：PCT国际申请NO.2002-514320的日本译文，参考5：PCT国际申请NO.2002-517806的日本译文)。

[0020] 通过这种方式，检查了在利用有源矩阵驱动法的显示装置中晶体管变化的补偿，其中在该驱动方法中利用具有两个端子的有机EL元件。

[0021] 如上所述，当通过有源矩阵驱动法驱动FED的发光元件时，控制流到发光元件的电流的有源元件是必需的。晶体管或薄膜晶体管可以用于这种有源元件。在采用晶体管作为有源元件的情况下，可以提供如图16中所示的结构，即FED的发光元件的发射器10和驱动晶体管Tr1的源极或漏极其中任一彼此电连接；驱动晶体管Tr1的源极或漏极中的另一个电连接到阴极27；流到驱动晶体管Tr1和发光元件的电流Ids通过控制施加到驱动晶体管Tr1的栅极的电压(以下也称作Vgs)来控制。注意，在常规的显示装置中，当FED的发光元件通过有源矩阵驱动法驱动时，提取栅电极11由整个发光元件共享，并且固定在特定的电势Veg。此外，阳极15的电势固定在Va。此时，施加在驱动晶体管Tr1的源极和漏极之间的电压用Vds表示，而施加在发光元件的提取栅电极11和发射器10之间的电压用Vege表示。

[0022] 在如图16所示连接发光元件和驱动晶体管Tr1的情况下，流到驱动晶体管Tr1和发光元件的电流Ids以及发射器10的电势参考图17A和图17B描述。在图17A中，点“a”表示在对驱动晶体管Tr1的栅极和源极之间施加高电平电压(Vgs)、以增大流入到驱动晶体管Tr1和发光元件中的电流Ids量、以增大发光元件亮度的情形下的工作点；实线A表示驱动晶体管Tr1的电流-电压特性；实线B表示发光元件的电流-电压特性。另一方面，在图17B中，点“a”表示在对驱动晶体管Tr1的栅极和源极之间施加低电平的电压Vgs、以减小流到驱动晶体管Tr1和发光元件的电流Ids量、以降低发光元件亮度的情形下的工作点；实线A表示驱动晶体管Tr1的电流-电压特性；同时实线B表示发光元件的电流-电压特性。

[0023] 当发光元件的亮度如图17A所示为高时，驱动晶体管Tr1的源极-漏极电压Vds较低，同时，驱动晶体管Tr1的源极-漏极电压Vds降低以降低发光元件的亮度。从图17A和图17B中看出，Vds的范围可以由下列公式1表示：

[0024]

[0025] [公式1]0＜Vds＜Veg-Vc-Veth

[0026] 此处，通过引用非专利文献1中披露的电压值得出(Veg-Vc)约为5V，同时Veth约为35V。即，Vds的最大值能够从公式1中估算为约20V。

[0027] 在此方式中，当FED的发光元件通过有源矩阵驱动法驱动时，与使用有机EL元件的情形不同，对驱动晶体管Tr1施加极高的电压。这一点是在利用有源矩阵驱动法驱动电场电子发射型发光元件的情形中的问题之一。因而，由利用有机EL元件的有源矩阵驱动法驱动的显示装置的像素电路不能简单地采用，因为要对晶体管施加极高的电压。在非专利文献1中，为了使驱动晶体管Tr1耐受这20V的高压，采用诸如增长驱动晶体管Tr1的沟道长度，和使驱动晶体管Tr1的栅极成为尖齿形状的方法。

[0028] 但是，即使努力增大驱动晶体管Tr1的耐受电压，驱动晶体管Tr1在被连续施以高压时也容易恶化。此外，当对晶体管连续施加高压时，其可靠性极度降低。这使得产量下降，以致于在制造成本上也非常不利。因此希望施加到晶体管的电压尽可能的低。

[0029] 此外，对于利用如有机El元件的发光元件的有源矩阵显示装置，存在一项涉及由于晶体管特性变化所致的发光元件亮度改变的补偿方法的技术，如参考文献3到5所示。在使用电子发射元件的有源矩阵驱动法的电场电子发射显示装置中，对由于晶体管的特性变化、发光元件的变化、发光元件的特性恶化等所致的发光元件亮度变化的补偿方法变得重要。

发明内容

[0030] 鉴于前述的问题，本发明的目的在于提供一种通过串联驱动晶体管Tr1与发射器阵列执行有源矩阵驱动法的有源矩阵FED，其中施加到驱动晶体管Tr1的电压减为最小以提高FED产量和可靠性，以便其可以低成本地制造。另外，本发明的另一个目的在于提供一种有源矩阵FED，其中由于晶体管的特性变化、发光元件的特性恶化等所致的发光元件的亮度变化得到补偿。

[0031] 鉴于上述目的，本发明提供了一种具有大量像素的有源矩阵FED显示装置，每个像素有一个不与其它提取栅电极连接的单个提取栅电极，发射器阵列，串联到发射器阵列的驱动晶体管Tr1，控制提取栅电极的电势的电势控制电路，和包括开关元件及电压保持元件的电路。通过根据驱动晶体管的Vgs改变提取栅电极的电势，采取驱动晶体管与发射器阵列串联来执行有源矩阵驱动法，并且可以降低施加到驱动晶体管的电压。

[0032] 根据本发明一个方面的显示装置包括设置在发射器之下的第一电极，设置在发射器周围的第二电极，晶体管和电势控制电路。晶体管的源极或漏极其中任一连接到第一电极；电势控制电路的第一端子连接到第二电极；电势控制电路的第二端子连接到晶体管的栅极。

[0033] 根据本发明一个方面的显示装置包括设置在发射器之下的第一电极，设置在发射器周围的第二电极，第一晶体管和电势控制电路。电势控制电路包括第二晶体管和电阻；电阻的其中一端子连接到第二电极；电阻的另一端子连接到第二晶体管的源极或漏极其中任一；第一晶体管的栅极连接到第二晶体管的栅极；和第一晶体管的源极或漏极其中任一连接到第一电极。

[0034] 根据本发明一个方面的显示装置包括大量像素，每个像素包括像素电路和发光元件。发光元件包括提取栅电极，阳极，荧光材料；并且像素电路包括电势控制电路和有源元件。提取栅电极具有向电子发射元件施加电场的作用；阳极具有对电子发射元件发出的电子加速的作用；荧光材料形成为与阳极直接或间接连接；电势控制电路具有控制提取栅电极的电势的作用；并且有源元件串联到发光元件以控制流到发光元件的电流。

[0035] 根据本发明一个方面的显示装置包括大量的像素，每个像素包括像素电路和发光元件。发光元件包括提取栅电极，阳极，荧光材料；并且像素电路包括电势控制电路和有源元件。提取栅电极具有向电子发射元件施加电场的作用；阳极具有对电子发射元件发出的电子加速的作用；荧光材料形成为与阳极直接或间接连接；电势控制电路具有根据有源元件栅极的电势控制提取栅电极的电势的作用；并且有源元件串联到发光元件以控制流到发光元件的电流。

[0036] 在本发明中，像素电路还可以进一步包括开关元件，用于控制向有源元件的栅极供给信号。

[0037] 在本发明中，像素电路还可以包括一种包含开关元件和电压保持元件的电路。

[0038] 本发明的显示装置包括与像素电路电连接的阴极；并且至少有源元件电连接在阴极和电子发射元件之间。

[0039] 在本发明中，有源元件可以是晶体管；像素电路可以包括晶体管和电容；并且电势控制电路可以包括晶体管和电阻。

[0040] 在本发明中，电阻可以包括二极管连接的晶体管。

[0041] 在本发明中，电子发射元件可以是spinto型电子发射元件、碳纳米管电子发射元件、表面传导型电子发射元件和热电子电子发射元件中的任何一种。

[0042] 在本发明中，所有包含在具有开关元件和电压保持元件的电路中的晶体管可以有相同的极性。

[0043] 在本发明中，所有包含在电势控制电路中的晶体管可以有相同的极性。

[0044] 在本发明中，电子发射元件为表面传导型电子发射元件，并且对应每个像素电极提供多个电子发射元件。

[0045] 如上所述，通过在每个像素中设置单独的提取栅电极并根据驱动晶体管Tr1的Vgs改变提取栅电极的电势，有源矩阵驱动就可以通过串联到发射器阵列的驱动晶体管Tr1以及施加到驱动晶体管的降低的电压来执行。由此可以提供可靠性及产量得到提高且制造成本得以降低的有源矩阵FED。此外，在通过利用电场电子发射发光元件的有源矩阵驱动法驱动的显示装置中，可以提供高质量的有源矩阵FED，该FED具有由于晶体管的特性变化、发光元件的变化以及发光元件的特性恶化等所致的很小发光元件亮度变化。此外，还可以提供一种能量损耗很小且低功耗的显示装置，因为可以减少用于驱动发光元件的电流流经通路的电阻成份。

附图说明

[0046] 在附图中，

[0047] 图1(A-B)是表示本发明显示装置中像素电路和显示区结构的简图；

[0048] 图2A和2B是表示本发明显示装置中像素电路和发光元件的简图；

[0049] 图3A到3D是本发明中显示装置的发光元件实例的简图；

[0050] 图4是本发明的电势控制电路的实例简图；

[0051] 图5A和5B是本发明中有源矩阵FED元件的工作点的简图；

[0052] 图6是本发明中显示装置的像素部分顶视图；

[0053] 图7是本发明中显示装置的像素部分顶视图；

[0054] 图8是本发明中显示装置的像素部分顶视图；

[0055] 图9是本发明中显示装置的像素部分顶视图；

[0056] 图10A到10E是本发明中显示装置制造工艺的简图；

[0057] 图11A到11D是本发明中显示装置制造工艺的简图；

[0058] 图12A和12C是本发明中显示装置制造工艺的简图；

[0059] 图13A到13C是本发明中显示装置制造工艺的简图；

[0060] 图14是常规有源矩阵显示装置的FED元件的简图；

[0061] 图15是常规有源矩阵显示装置的FED元件的工作点简图；

[0062] 图16是常规有源矩阵显示装置的FED元件的简图；

[0063] 图17A和17B是常规有源矩阵显示装置的FED元件的工作点简图；

[0064] 图18是常规无源矩阵FED的显示区结构简图；

[0065] 图19A和19B是常规有源矩阵FED的像素电路和显示区结构的简图；

[0066] 图20A是本发明中显示装置的像素电路简图，图20B是其时间图；

[0067] 图21A是本发明中显示装置的像素电路简图，图21B是其时间图；

[0068] 图22A是本发明中显示装置的像素电路简图，图22B是其时间图；

[0069] 图23是本发明中显示装置的简图；

[0070] 图24A到24D是表示包含在本发明的显示装置中的提取栅电极的电势控制电路简图；

[0071] 图25是本发明中显示装置的像素部分视图；

[0072] 图26是本发明中显示装置的像素部分视图；

[0073] 图27是本发明中显示装置的像素部分的截面图；

[0074] 图28是本发明中显示装置的像素部分的截面图；

[0075] 图29是本发明中显示装置的像素部分的截面图；

[0076] 图30A和30B是本发明中显示装置的发光元件的简图；

[0077] 图31A和31B是使用可以应用到本发明的显示装置的动态物体的简图；

[0078] 图32A和32B是使用可以应用到本发明的显示装置的动态物体的简图；

[0079] 图33是使用可以应用到本发明的显示装置的动态物体的简图；

[0080] 图34是使用可以应用到本发明的显示装置的柱状物体简图；

[0081] 图35是使用可以应用到本发明的显示装置的结构的应用模式视图；

[0082] 图36是使用可以应用到本发明的显示装置的结构的应用模式视图；

[0083] 图37是使用可以应用到本发明的显示装置的电子装置的安装方法简图；并且[0084] 图38A到38D是使用可以应用到本发明的显示装置的电子装置简图。

具体实施方式

[0085] 虽然本发明将通过参考附图以实施例模式进行充分描述，但应该理解，本发明的各种变化及变型对于本领域的技术人员也是显而易见的。因此，除非这些变化及变型背离本发明，否则也将包含在本发明之中。本发明不局限于下面的描述。注意到同样的部分或有同样功能的部分采用相同的标号并省去重复的描述。

[0086] 本发明中可以使用的晶体管类型不限于某一特定的类型。包含以非晶硅或多晶硅为代表的非单晶半导体膜的薄膜晶体管(TFT)，利用半导体衬底、SOI衬底等形成的MOS晶体管，PN结晶体管，双极晶体管，利用有机半导体、碳纳米管等的晶体管或其它晶体管都可以采用。此外，其上形成晶体管的衬底类型不限于某一特定的类型；因此，晶体管可以形成在单晶衬底、SOI衬底、玻璃衬底等上。

[0087] 注意，在本发明中“连接”与“电连接”同义。在本说明书描绘的结构中，其它元件可以夹置在具有预定连接关系的元件之间。即，可以设置其它能够电连接的元件(即，开关，晶体管，电容，电阻或二极管)。

[0088] [实施模式1]

[0089] 在此实施模式中，参考图1A和1B描述根据本发明的显示装置。本发明的显示装置包括大量的数据线28，设置为与各条数据线呈直角的大量扫描线29，设置在数据线28和扫描线29的相交区域(也称作像素区)中的像素电路，和发光元件。每个发光元件包括发射器阵列43，荧光材料，和阳极，并且荧光材料和阳极设置在相对的衬底上。发射器阵列43包括发射器44，设置在发射器之下的阴极，围绕发射器的上周边设置的提取栅电极46和围绕整个发射器的周边设置从而使每个发射器相互绝缘的绝缘材料47。本发明的显示装置还可以包括用于会聚从发射器等发射的电子并位于发射器44周边提取栅电极46之上的电极。

[0090] 像素区41包括驱动晶体管的栅极电势控制电路23，控制提供给电子发射元件的电流的驱动晶体管Tr1，根据驱动晶体管Tr1的Vgs控制发光元件的提取栅电极46电势的提取栅电极电势控制电路40。像素区41可以形成在绝缘表面之上。绝缘表面意味着诸如玻璃衬底的绝缘衬底的表面，或者覆盖有绝缘材料的半导体衬底的表面。电压保持元件指包含夹置在电导体之间的绝缘材料的电容。

[0091] 在此实施模式中，通过利用spinto型电子发射元件进行描述，并且描述了在一个像素区41中设置4×4＝16个spinto型电子发射元件的像素结构；但是，本发明不限于此。一个像素区41可以包括一个电子发射元件，或者可以包括多个电子发射元件。在一个像素区41中设置多个电子发射元件的情况下，驱动晶体管Tr1可以是一个。注意，为了获得高的电流密度，优选将多个spinto型电子发射元件连接到驱动晶体管Tr1。

[0092] 注意，虽然在图1A和1B中描述了数据线和扫描线规律地以直角相交的像素结构，但本发明的像素结构可以通过平移每条数据线或每条扫描线而应用到像素区41的其它布局中，这种布局也就是除了带状布局之外的所谓的Δ布局，因为本发明涉及像素的电路结构。在Δ布局中，利用从电子发射元件发射出的电子来发光的红色荧光材料、绿色荧光材料和蓝色荧光材料也以Δ布局分布。

[0093] 图2A和2B示出了本发明图1A和1B中所示显示装置的像素电路的连接电路图，以及由该像素电路控制的发光元件。图2A中所述的像素电路至少包括一条数据线28，一条扫描线29，一个驱动晶体管的栅极电势控制电路23，一个驱动晶体管Tr1和提取栅电极的一电势控制电路40。注意，确定阴极27的电势，使得驱动晶体管Tr1在发光元件42发光的周期中处于饱和区域中工作。因此，可以将阴极27设置为驱动晶体管Tr1的电源线，如图1A和1B所示，或者可以连接到像素区的扫描线或其它区的扫描线。在如图1A和1B所示的提供阴极27作为驱动晶体管Tr1的电源线的情况下，电荷可以稳定地供给到驱动晶体管Tr1和发光元件42。此外，在将阴极27连接到像素区的扫描线或其它区的扫描线29的情况下，像素区中阴极27以外的其它区的面积尺寸可以扩大，这是设计像素区时的优点。注意，驱动晶体管Tr1的工作区不限于饱和区；可以是线性区。

[0094] 驱动晶体管的栅极电势控制电路23是一个用于控制驱动晶体管Tr1的Vgs的电路，包括连接到数据线28的端子D，连接到扫描线29的端子S和连接到驱动晶体管Tr1的栅极的端子Q。注意，每个像素区中的提取栅电极11可以与其它像素区中的提取栅电极电绝缘，以便在使用有源矩阵驱动法驱动FED的发光元件时被单独控制。此外，阴极27的电势用Vc表示，阳极15的电势用Va表示。阳极15的电势Va可以是固定电势。此时，施加在驱动晶体管Tr1的源极和漏极之间的电压用Vds表示，而施加到发光元件的提取栅电极11和发射器阵列43之间的电压用Vege表示。

[0095] 驱动晶体管的栅极电势控制电路23具有利用开关元件以时间划分来驱动以矩阵形式设置在显示装置中的多个像素电路的功能，以及利用电压保持元件保持驱动晶体管Tr1的Vgs的功能。图2B表示包含这种开关元件和电压保持元件的电路实例。在图2B所示的电路中，电容31连接到晶体管30的其中一端；晶体管30通过向栅极一侧的端子S输入High信号导通；并且连接到处于晶体管30一侧的源极或漏极中任一的端子D的数据线28的电势被传输到电容31以及处于该源极或漏极其中另一个的端子Q。这样数据就被写入。

[0096] 之后，当晶体管30通过对端子S输入Low信号而截止时，连接到端子D的数据线28的电势不传递到电容31和端子Q。然后，在晶体管导通期间的端子Q的电势一直保持在电容31内，直到晶体管30又导通。驱动晶体管Tr1的Vgs根据电容31和端子Q的电势来决定，并且对应于Vgs的漏电流连续流经驱动晶体管Tr1。以这种方式可以实现有源矩阵驱动法。注意，在本发明驱动晶体管的栅极电势控制电路23中，保持驱动晶体管Tr1的栅极电势的电容31，可以取代驱动晶体管Tr1的栅极的寄生电容；因此，用于保持驱动晶体管Tr1的栅极电势的电容不是必须设置成本说明书所述的实例。

[0097] 驱动晶体管Tr1的栅极连接到驱动晶体管的栅极电势控制电路23的端子Q以及提取栅电极的电势控制电路40的端子Qin；驱动晶体管Tr1的源极或漏极其中任一个连接到阴极27；该驱动晶体管Tr1的源极或漏极其中另一个连接到发光元件42的端子EA。注意，存在这样的情形，根据驱动晶体管的栅极电势控制电路23的结构，开关元件等夹置在阴极27和驱动晶体管Tr1之间，以及发光元件42的端子EA和驱动晶体管Tr1之间，本发明包括这样的情形。晶体管可以用作开关元件。

[0098] 提取栅电极的电势控制电路40包括连接到驱动晶体管Tr1的栅极以及驱动晶体管的栅极电势控制电路23的端子Q的端子Qin，和连接到发光元件42的端子EG的端子EGin。提取栅电极的电势控制电路40具有根据输入到端子Q的驱动晶体管Tr1的Vgs经由端子EGin向发光元件42的端子EG输出电压的功能。下面将描述具有这种功能和效果的电路实例。

[0099] 发光元件42包括连接到阳极15的端子A，连接到驱动晶体管Tr1的源极或漏极之一的端子EA，以及连接到提取栅电极的电势控制电路40的端子EGin的端子EG。发光元件42的端子EA连接到发射器10，而发光元件42的端子EG连接到提取栅电极11。注意，在常规的显示装置中，当利用有源矩阵驱动法驱动FED的发光元件时，提取栅电极11的电势由所有的发光元件共享并固定在特定的电势Veg，而在本发明中，包括提取栅电极11单独形成在每个像素中的情形。此外，阳极15的电势用Va表示。

[0100] 参考图4描述提取栅电极的电势控制电路40所必须的功能的电路实例。图4所示提取栅电极的电势控制电路40的实例电路包括导线EGmax，导线EGmin，导线REF，晶体管Tr2，晶体管Tr3和电阻R。虽然晶体管Tr2和晶体管Tr3是P沟道晶体管，但它们也可以是N沟道晶体管。此外，电阻R由欧姆值高于导线材料的材料形成，例如可以由硅或氧化铟锡(也称作ITO)形成。

[0101] 晶体管Tr3、电阻R和晶体管Tr2按照这个顺序串联在导线EGmax和导线EGmin之间。此外，晶体管Tr3和电阻R的连接节点连接到端子EGin。另外，晶体管Tr2的栅极连接到端子Qin。导线REF连接到晶体管Tr3的栅极。

[0102] 接下来描述图4中所示的施加到提取栅电极电势控制电路40的偏压。电势Vmax施加到导线EGmax；电势Vmin施加到导线EGmin；电势Vref施加到导线REF。因为电势Vmax是施加到连接到发光元件42的提取栅电极11的端子EG的电压(Veg)最大值，所以优选通过对发光元件42和驱动晶体管Tr1提供最大电流而将电势Vmax设置得高于提取栅电极11的电势，其中提取栅电极11的电势对于获得最大亮度是必需的。电势Vmin是低于电势Vmax的电势，是晶体管Tr2和晶体管Tr3在饱和区执行的电势，也是等于或低于晶体管Tr2的栅极电势(Vc+Vgs)的电势。特别是，如果阴极27连接到导线EGmin，则除导线EGmin以外区域的面积尺寸可以扩大，这对于设计像素区是有利的。此外，导线EGmin既可以与该像素的扫描线连接，也可以与其它像素的扫描线连接。

[0103] 电势Vref是施加到晶体管Tr3的栅极的偏压，以保持流经晶体管Tr3、电阻R和晶体管Tr2的电流Iref处于适当的值。Iref的必须值依赖于电阻R的电阻值和晶体管Tr2的特性。注意，晶体管Tr2和晶体管Tr3可以在线性区工作，因为端子EGin的电势VEG仅被要求高于端子Qin的电势VQ。

[0104] 接下来描述在先前描述的条件下对图2A和2B所述的提取栅电极的电势控制电路40施加偏压时的操作。首先，晶体管Tr2和电阻R的连接节点的电极电势高于导线EGmin的电势。即，晶体管Tr2和电阻R的连接节点是晶体管Tr2的源极。因此，晶体管Tr2有一个与接地漏极连接的源极跟随器。此时，高至足以流出Iref的晶体管Tr2的栅极-源极电压(以下描述为Vgs2)施加到Vgs2，因为电流Iref流经晶体管Tr2。当晶体管Tr2在饱和区工作时Vgs2仅依赖于Iref的值；并且因此，只要Iref不改变，Vgs2就不改变。此处，晶体管Tr2的栅极的电势等于驱动晶体管Tr1的栅极的电势，(Vc+Vgs)。因此，晶体管Tr2的源极的电势为(Vc+Vgs+Vgs2)。

[0105] 此外，施加到晶体管R的相对电极之间的电压Vr由(Iref×r)表示，此时，晶体管R的欧姆值为r，因为电流Iref流经晶体管R。此处，因为在晶体管R的两个电极之间具有较低电势的电极为晶体管Tr2的源极，所以在晶体管R的两个电极之间具有高电势的电极EGin的电势由下列公式2表示。

[0106] [公式2]Veg＝Vc+Vgs+Vgs2+Vr

[0107] 在公式2的右侧，Vc为阴极27的电势，并且可以任意确定。标号Vgs表示驱动晶体管Tr1的栅极-源极电压，并且是一个决定供给到发光元件42的电流量的电压，根据数据线28的电势或驱动晶体管的栅极电势控制电路23的电势决定。当Vgs变大时，发光元件的亮度变大，因为大的电流量流经驱动晶体管Tr1和发光元件42。标号Vgs2和Vr均表示仅依赖于Iref的电势。即，当电流Iref不变时，发光元件42的提取栅电极11的电势Veg根据驱动晶体管Tr1的Vgs变化。以这种方式实现提取栅电极的电势控制电路40。

[0108] 此处，提取栅电极的电势控制电路40可以是根据驱动晶体管Tr1的栅极的电势向发光元件42的提取栅电极11输出比驱动晶体管Tr1栅极电势高的电势的电路。图24A到24D表示图4中所示提取栅电极的电势控制电路40的另一实例。

[0109] 图24A表示利用电阻作为图4中晶体管Tr3的替换的实例。图24B表示利用二极管连接的晶体管作为图4中电阻的替换的实例。图24C表示在图4所示晶体管Tr3和端子EGin之间增加电阻的实例。通过这样方式，提取栅电极的电势控制电路40的电学特性可以使得EGin的电势VEG高于Qin的电势VQ，并且电势VEG和VQ可以正相关地变化，如图24D所示；因此除了图4所示的实例外还可以采用各种电路。

[0110] 注意，当在驱动晶体管Tr1的栅极连接到提取栅电极的情况下，EGin的电势VEG不比Qin的电势VQ高时，例如，驱动晶体管Tr1的Vgs变高，使得可靠性降低，因为需要对Qin施加等于或高于发光元件42的阈值电压的高电压。因此，需要EGin的电势VEG高于Qin的电势VQ。

[0111] 接下来，如图4所示，参考图5A和5B描述驱动晶体管Tr1的源极和漏极之间的电压Vds(以下称作源极-漏极电压)如何通过提取栅电极的电势控制电路40来改变。

[0112] 在图5A中，点“a”表示在施加高电平的电压作为驱动晶体管Tr1的栅极-源极电压Vgs以增加流到驱动晶体管Tr1和发光元件42的电流量Ids来增大发光元件42亮度情况下的工作点；实线A表示驱动晶体管Tr1的电流-电压特性；实线B表示发光元件42的电流-电压特性。另一方面，在图5B中，点“a”表示在施加低电平的电压作为驱动晶体管Tr1的栅极-源极电压Vgs以减小流到驱动晶体管Tr1和发光元件42的电流量Ids来降低发光元件42的亮度情况下的工作点；实线A表示驱动晶体管Tr1的电流-电压特性；实线B表示发光元件42的电流-电压特性。作为参考，图5B中的虚线表示在不采用提取栅电极的电势控制电路40的情况下发光元件42的电流-电压特性。比较本发明中的发光元件42的电流-电压特性与图5B中的虚线，驱动晶体管Tr1的源极-漏极电压Vds低于常规显示装置的情形，因为发光元件42的电流-电压特性在左方平移，工作点相应地在左方平移。

[0113] 这是因为施加到发光元件42的提取栅电极11的电压Veg根据驱动晶体管Tr1的栅极-源极电压Vgs的电平按公式2改变。因此，驱动晶体管Tr1可以在饱和区工作，并且可以降低在发光元件42的亮度较低时较高驱动晶体管Tr1的Vds。此处，Veg的范围由驱动晶体管Tr1的栅极-源极电压Vgs的范围决定。当驱动晶体管Tr1的阈值电压用Vth表示时，Veg的最小值为(Vth+Vge2+Vr+Vc)。因此，驱动晶体管Tr1的Vds的范围可以用下列公式3表示：

[0114] [公式3] 0＜Vds＜Vth+Vgs2+Vr-Veth

[0115] 在公式3的右侧，Vgs2和Vr可以由电流Iref、晶体管Tr2的特性以及电阻R的欧姆值决定。注意，优选通过增大电阻R的欧姆值而不是增大Vgs2来增大Vr，因为高压不施加到晶体管Tr2。

[0116] 此处参见非专利文献1中披露的电压值，Veg约为55V，Veth约为35V，Vgs的最大值约为13V，Vc可以为0V。即，在本发明中，当发光元件42发射最大亮度的光时，换言之，当Vgs处于最大值时，施加到发光元件42的提取栅电极11的电压Veg可以约为55V。此外，为了不对晶体管Tr2施加高压，晶体管Tr2的栅极-源极电压Vgs2设置约为2V。此时，因为晶体管Tr2的源极电势约为15V，所以希望将施加到电阻R的电压设置约为40V。

[0117] 通过以前述设置电压值为例，估算了在发光元件42的亮度最小化情形下的Vds。当驱动晶体管Tr1的阈值电压为1V时，发光元件42的亮度最小化情形下的Vgs和Vg2分别为1V和2V，并且施加到电阻R的电压为40V；因此，发光元件42的提取栅电极11的电势Veg为43V。因此，驱动晶体管Tr1的源极-漏极电压Vds为Veg-Veth＝43-35＝8V。虽然在不设置提取栅电极的电势控制电路40时驱动晶体管Tr1的源极-漏极电压Vds约为
20V，但可以通过采用本发明的像素结构，用低至10V或更低的Vds驱动发光元件42。注意，优选Vmax不高于60V，因为如果电势Veg变低，则晶体管Tr3的源极-漏极电压变高。

[0118] [实施模式2]

[0119] 本发明的显示装置包括在像素电路中如实施模式1中所述的提取栅电极的电势控制电路40；但还包括在像素电路中驱动晶体管的栅极电势控制电路23。虽然本发明既可以应用到用模拟值驱动显示装置的情形，也可以应用到用数字值驱动显示装置的情形，特别优选在本发明的显示装置中驱动晶体管的栅极电势控制电路23是一个可以处理模拟值的电路，因为即使驱动晶体管Tr1的栅极-源极电压Vgs有模拟值，提取栅电极的电势控制电路40仍可以用模拟值控制发光元件42的提取栅电极11。

[0120] 但是，驱动晶体管Tr1的电学特性在每个像素中有变化。因而存在即使在不同像素中的驱动晶体管Tr1的栅极和源极之间施加相同的Vgs，流经驱动晶体管Tr1和发光元件42的电流值仍有变化的情形。在不同的像素中观察到发光元件42的亮度有改变，因为其与流到该处的电流值成正比；这样，对显示质量具有明显不利的影响。此外，在用模拟值驱动的显示装置中不利影响的程度也大于用数字值驱动的显示装置中的情形。在本发明的显示装置中，补偿像素间的变化是一个必不可少的因素。

[0121] 因此，在此实施模式中描述了补偿发光元件由于晶体管的特性变化以及其操作所致的亮度变化的像素电路。补偿晶体管的特性变化的电路可以用驱动晶体管的栅极电势控制电路23实现。下面描述具有补偿晶体管的特性变化功能的驱动晶体管的栅极电势控制电路23的实例。

[0122] 图20A表示补偿阈值电压的像素电路实例，图20B表示其驱动信号的时间图。在补偿图20A中所示阈值电压的像素电路中，驱动晶体管的栅极电势控制电路23包括晶体管Tr61，晶体管Tr62，晶体管Tr63，晶体管Tr64，导线SW61，导线SW62，导线SW63，导线PWR61，导线PWR62，导线PWR63，电容C61和电容C62。

[0123] 电容C61和电容C62串联连接；电容C61不与电容C62连接的一个电极连接到端子Q；电容C62不连接到电容C61的一个电极连接到导线PWR62。晶体管Tr61的栅极连接到导线SW61；晶体管Tr61的源极或漏极其中任一个连接到导线PWR61；并且晶体管Tr61的源极或漏极其中另一个连接到端子Q。晶体管Tr62的栅极连接到导线SW62；晶体管Tr62的源极或漏极其中任一个连接到发光元件42的端子EA；并且晶体管Tr62的源极或漏极其中另一个连接到端子Q。晶体管Tr63的栅极连接到导线SW63；晶体管Tr63的源极或漏极其中任一个连接到导线PWR63；晶体管Tr63的源极或漏极其中另一个连接到电容C61和C62的连接节点(以下将该节点描述为电极P6)。晶体管Tr64的栅极连接到端子S；晶体管Tr64的源极或漏极其中任一个连接到端子D；并且晶体管Tr64的源极或漏极其中另一个连接到电极P6。

[0124] 注意，在图20A所示的像素电路中，驱动晶体管Tr1描述为N沟道晶体管，而晶体管Tr2和Tr3描述为P沟道晶体管。包含在驱动晶体管的栅极电势控制电路23中的开关元件均描述为N沟道晶体管；但是，驱动晶体管的栅极电势控制电路23的工作不受开关元件极性的限制。当包含在驱动晶体管的栅极电势控制电路23中的开关元件为P沟道晶体管时，可以采用其信号从对应于图20B所示导线的信号反转而来的时间图。

[0125] 优选在图20B所示的起始周期203和阈值布线周期204中施加到导线PWR61的电势等于阴极27的电势，或比阴极27的电势高一个驱动晶体管Tr1的阈值电压。此外，其它周期中施加到导线PWR61的电势可以任意设置；但优选在整个周期中施加到导线PWR61的电势为常数。优选在整个周期中施加到导线PWR62的电势为常数。虽然施加到导线PWR62的电势是任意的，但可以约等于阴极27的电势。导线PWR62可以连接到阴极27。优选在截止状态对导线SW61施加足以使Tr61截止的电势，同时优选在导通状态对导线SW61施加足以使SW61在线性区工作的电势，因为导线SW61是驱动作为开关元件的晶体管Tr61的导线。优选在截止状态对导线SW62施加足以使晶体管Tr62截止的电势，而在导通状态对导线SW62施加足以使晶体管Tr62工作在线性区的电势，因为导线SW62是用于驱动作为开关元件的晶体管Tr62的导线。优选在截止状态对导线SW63施加足以使晶体管Tr63截止的电势，而在导通状态对导线SW63施加足以使晶体管Tr63工作在线性区的电势，因为导线SW63是用于驱动作为开关元件的晶体管Tr63的导线。优选将施加到端子S的电势设置为足以使晶体管Tr64截止或工作在线性区。施加到端子D的电势为数据电势，是外围驱动电路由图像数据产生的电势。注意，本实施模式具有这样的特征：即包含在实施模式1所述提取栅电极的电势控制电路40中的导线REF的电势可以根据扫描线选择周期202改变。通过这一特征，扫描线选择周期202中的发光元件的电学状态可选择性的与其它周期的不同。因此，在本实施模式中，优选按照与扫描线29相同的方式形成条状图案，使得通过每条扫描线可以独立设置导线REF的电势。优选在截止状态对导线REF施加足以减小电流Iref的电势，同时优选在导通状态对导线REF施加可以供给实施模式1中所述电流Iref的电势。

[0126] 接下来参考图20A和20B描述像素电路的工作。首先，一个帧周期包括扫描线选择周期202和发光周期206。注意，当扫描线选择周期202终止时，下一个扫描线选择周期202A开始。通过以执行写入的方式连续扫描，数据电势可以写入到整个像素中。另外，扫描线选择周期202包括初始周期203，阈值布线周期204和数据写入周期205。注意，在扫描线选择周期202中，提取栅电极的电势控制电路40的导线REF可以设置为高电平以使晶体管Tr3截止。这有助于减小Iref，从而降低施加到电阻R和晶体管Tr2的电压。然后，可以使发光元件42的提取栅电极11的电势等于或小于发光元件42的阈值电压，因为端子EGin的电势下降。即，发光元件42的开启/关闭状态可以通过改变导线REF的电势来控制。在用于补偿常规显示装置的阈值电压的像素电路中，存在这样的情形，即在串联的阳极15、发光元件42、驱动晶体管Tr1和阴极27中的任何两个元件之间夹置一个开关元件。
但是，开关元件具有高于导线的欧姆值，即使处于开启状态。为了抑制浪费的功耗，需要尽可能的减少将成为电阻的元件，因为有大电流流经包含发光元件42的路径。因此，优选不设置开关元件。通过以此方式驱动本发明显示装置的像素电路，可以降低功耗，因为不需要在包含发光元件42的路径上设置开关元件。为了确保可靠性，可以采用晶体管Tr3截止时导线EGmin的电势增加的结构，因为当晶体管Tr3截止以降低端子EGin的电势时，晶体管Tr3的源极-漏极电压增大。例如，像素的扫描线29、导线SW61、导线SW62和导线SW63可以连接到导线EGmin。注意，在图20B中，导线SW62和导线SW63可以共享，因为它们有相同的驱动信号波形。通过共享该导线，可以减小导线的轮廓面积尺寸；其它元件的面积尺寸增大，从而增大设计的自由度；导线的寄生电容减小，从而降低信号的波形钝度(dullness)；
并且可以降低功耗。

[0127] 此外，在图20B中，导线REF的电势在整个扫描线选择周期202中处于高电平，而导线REF的电势在数据写入周期205中不必处于高电平，因此可以处于低电平。因为在数据写入周期205中导线REF的电势处于低电平时，导线SW62和导线SW63的驱动信号波形相同，所以其时间产生电路可以由导线SW62和导线SW63共享。

[0128] 初始周期203是一个将驱动晶体管Tr1的栅极和漏极的电势增大到高于源极的电势一个驱动晶体管Tr1的阈值电压，或高于该驱动晶体管Tr1的阈值电压，使得驱动晶体管Tr1导通。此时，将发光元件42设置为关闭状态。为实现此状态，例如可以把晶体管Tr61、Tr62、Tr63、Tr64和Tr3的状态设置为如图20B所示，其中晶体管Tr61、Tr62和Tr63导通而晶体管Tr64和Tr3截止。通过以此方式设置状态，驱动晶体管Tr1的栅极和漏极以及端子Q侧的电容C61的电极的电势变为导线PWR61的电势，而电容C61的相对电极的电势变为导线PWR63的电势，以致于施加到电容C61的电压增大为等于或高于驱动晶体管Tr1的阈值电压。注意，初始周期203不必处于扫描线选择周期202中，因而可以处于另一行的扫描线选择周期中。

[0129] 阈值写入周期204是对电容C61的相对电极施加对应于驱动晶体管Tr1的阈值电压的电势差的周期。用于实现此状态的晶体管Tr61、Tr62、Tr63、Tr64和Tr3的状态例如可以设置为如图20B所示，届时晶体管Tr62和Tr63导通而晶体管Tr61、Tr64和Tr3截止。通过将电极P6的电势设置得等于阴极27的电势以连接到驱动晶体管Tr1的栅极和漏极，从而将驱动晶体管Tr1带入浮置态，在初始周期203中已被充入到电容C61中的电荷经驱动晶体管Tr1流出，以致于驱动晶体管Tr1截止，从而当已在初始周期203中充入到电容C61中的电荷经驱动晶体管Tr1流出时，停止已在初始周期203中充入到电容C61中的电荷的流出，并且驱动晶体管Tr1的栅极-源极电压变为等于驱动晶体管Tr1的阈值电压。因此，可以将对应于驱动晶体管Tr1的阈值电压的电压施加到电容C61的相对电极。

[0130] 数据写入周期205是一个对驱动晶体管Tr1的栅极施加对应于驱动晶体管Tr1的阈值电压与周围驱动电路由图像数据产生的数据电势之和的电压。用于实现此状态的晶体管Tr61、Tr62、Tr63、Tr64和Tr3的状态例如可以如图20B所示地设置，届时，晶体管Tr64导通而晶体管Tr61、Tr62、Tr63和Tr3截止。注意，如上所述，晶体管Tr3可以在数据写入周期205中处于导通状态。通过使晶体管Tr61和Tr62截止，驱动晶体管Tr1的栅极从其它电极进入浮置态；因此，可以不依赖于电极P6的电势保持对应于在阈值写入周期204中施加到电容C61的驱动晶体管Tr1的阈值电压的电压。在这种情况下，通过使晶体管Tr64导通并使晶体管Tr63截止，对端子D施加由电势驱动电路的图像数据产生的数据电势，电极P6的电势变成等于数据电势。此时，保持在电容C61中的阈值电压不变。因此，对驱动晶体管Tr1的栅极施加对应于驱动晶体管Tr1的阈值电压和数据电势之和的电压。

[0131] 发光周期206是将在数据写入周期205中已经写入到驱动晶体管Tr1栅极的电压保持一帧周期的周期，从而通过对驱动晶体管Tr1和发光元件42连续供给恒定的电流值而使发光元件42连续发射亮度与数据电压相符的光。为实现此状态，晶体管Tr61、Tr62、Tr63、Tr64和Tr3的状态例如可以如图20B所示地设置，届时，晶体管Tr3导通而晶体管Tr61、Tr62、Tr63和Tr64截止。当在数据电势写入到电极P6的条件下晶体管Tr63和Tr64截止时，电极P6的电势保持为数据电势。但是，当电极P6的电势受噪音对像素电路中各类信号的影响而波动时，流到驱动晶体管Tr1和发光元件42的电流也波动，因而需要稳定电极P6的电势，以便抑制发光元件42的亮度波动。因此，优选通过将导线PWR62设置为恒定电势来抑制电极P6的电势波动。

[0132] 图21A表示本发明补偿阈值电压的像素电路实例，图21B表示其驱动信号的时间图实例。在图21A所示的电路中，驱动晶体管的栅极电势控制电路23包括晶体管Tr71、晶体管Tr72、晶体管Tr73、晶体管Tr74、导线SW71、导线SW72、导线SW73、导线PWR71、导线PWR72、导线PWR73、电容C71和电容C72。

[0133] 电容C71和C72串联连接；电容C71连接到电容C72的一个电极连接到端子Q。电容C71不连接到电容C72的另一电极以下描述为电极P7。电容C72的不连接到电容C71的一个电极连接到导线PWR72。晶体管Tr71的栅极连接到导线SW71；晶体管Tr71的源极或漏极中的任一个连接到导线PWR71；晶体管Tr71的源极或漏极中的另一个连接到端子Q。晶体管Tr72的栅极连接到导线SW72；晶体管Tr72的源极或漏极中的任一个连接到发光元件42的端子EA；并且晶体管Tr72的源极或漏极中的另一个连接到端子Q。晶体管Tr73的栅极连接到导线SW73；晶体管Tr73的源极或漏极中的任一个连接到导线PWR73；并且晶体管Tr73的源极或漏极中的另一个连接到电极P7。晶体管Tr74的栅极连接到端子S；晶体管Tr74的源极或漏极中的任一个连接到端子D；并且晶体管Tr74的源极或漏极中的另一个连接到电极P7。

[0134] 注意，在图21A所示的像素电路中，驱动晶体管Tr1描述为N沟道晶体管，而晶体管Tr2和Tr3描述为P沟道晶体管。包含在驱动晶体管的栅极电势控制电路23中的开关元件均描述为N沟道晶体管；但驱动晶体管的栅极电势控制电路23的工作不依赖于开关元件的极性。当包含在驱动晶体管的栅极电势控制电路23中的开关元件为P沟道晶体管时，可以采用其信号由图21B所示相应导线的信号转变而来的时间图。

[0135] 在图21A所示的像素电路中，导线SW71、导线SW72和导线SW73的电压分别对应于导线SW61、导线SW61和导线SW63的电压，而导线PWR71和导线PWR73的电压分别对应于导线PWR61和导线PWR63的电压，并且因此省去重复描述。注意，导线PWR72的电势不同于导线PWR62的电势，并且优选导线PWR72的电势大约等于阴极27的电势。注意，本实施模式具有这样的特征，即包含在实施模式1中所示的提取栅电极的电势控制电路40中的导线REF的电势可以根据扫描线选择周期202改变。通过这一特征，可以选择扫描线选择周期202中的发光元件的电学状态不同于其它周期中的情形。因此，在此实施模式中，优选以与扫描线29相同的方式将导线REF形成条状图案，使得导线REF的电势可以由每个扫描线独立地设置。优选施加到导线REF的电势低至足以降低截止状态的电流Iref，同时优选在导通状态可以提供实施模式1中所述的电流Iref的电势。

[0136] 接下来参考图21A和21B描述像素电路的工作。首先，一帧周期包括扫描线选择周期202和发光周期206。注意，当扫描线选择周期202终止时，下一扫描线选择周期202A开始。通过以执行写入的方式连续扫描，可以将数据电势写入到整个像素中。另外，扫描线选择周期202包括初始周期203，阈值布线周期204和数据写入周期205。注意，在扫描线选择周期202中，提取栅电极的电势控制电路40的导线REF可以设置为高电平以使晶体管Tr3截止。这有助于减小Iref，从而降低施加到电阻R和晶体管Tr2的电压。然后，可以使发光元件42的提取栅电极11的电势等于或低于发光元件42的阈值电压，因为端子EGin的电势降低。即，发光元件42的开始/关闭状态可以通过改变导线REF的电势来控制。在用于补偿常规显示装置的阈值电压的像素电路中，存在这样的情形，即在串联的阳极15、发光元件42、驱动晶体管Tr1和阴极27中的任何两个元件之间夹置一个开关元件。但是，开关元件具有高于导线的欧姆值，即使处于开启状态。为了抑制浪费的功耗，需要尽可能的减少将成为电阻的元件，因为有大电流流径发光元件42的阴极27和端子EA之间。因此，优选不设置开关元件。通过以此方式驱动本发明显示装置的像素电路，可以降低功耗，因为不需要在包含发光元件42的路径上设置开关元件。为了确保可靠性，可以采用晶体管Tr3在截止状态时导线EGmin的电势升高的结构，因为当晶体管Tr3截止以降低端子EGin的电势时，晶体管Tr3的源极-漏极电压增大。例如，像素的扫描线29、导线SW71、导线SW72和导线SW73可以连接到导线EGmin。

[0137] 注意，在图21B中，导线SW72和导线SW73可以共享，因为它们有相同的驱动信号波形。通过共享该导线，可以减小导线的轮廓面积尺寸；其它元件的面积尺寸增大，从而增大设计的自由度；导线的寄生电容减小，从而降低信号的波形钝度；并且可以降低功耗。

[0138] 此外，在图21B中，导线REF的电势在整个扫描线选择周期202中处于高电平，而导线REF的电势在数据写入周期205中不必处于高电平，因此可以处于低电平。因为在数据写入周期205中导线REF的电势处于低电平时，导线SW72和导线SW73的驱动信号波形相同，所以其时间产生电路可以由导线SW72和导线SW73共享。

[0139] 初始周期203是一个将驱动晶体管Tr1的栅极和漏极的电势增大到比源极的电势高一个驱动晶体管Tr1的阈值电压或高于一个驱动晶体管Tr1的阈值电压，使得驱动晶体管Tr1导通的周期。此时，将发光元件42设置为关闭状态。为实现此状态，例如可以把晶体管Tr71、Tr72、Tr73、Tr74和Tr3的状态设置为如图21B所示，其中晶体管Tr71、Tr72和Tr73导通而晶体管Tr74和Tr3截止。通过以此方式设置状态，驱动晶体管Tr1的栅极和漏极以及端子Q侧的电容C71的电极的电势变为导线PWR71的电势，而电容C71的相对电极的电势变为导线PWR73的电势，以致于施加到电容C71的电压增大为等于或高于驱动晶体管Tr1的阈值电压。注意，初始周期203不必处于扫描线选择周期202中，因而可以处于另一行的扫描线选择周期中。

[0140] 阈值写入周期204是对电容C71和C72的相对电极施加对应于驱动晶体管Tr1的阈值电压的电势差的周期。用于实现此状态的晶体管Tr71、Tr72、Tr73、Tr74和Tr3的状态例如可以设置为如图21B所示，届时晶体管Tr72和Tr73导通而晶体管Tr71、Tr74和Tr3截止。通过将电极P7和导线PWR72的电势设置成大约等于阴极27的电势以连接到驱动晶体管Tr1的栅极和漏极，从而将驱动晶体管Tr1带入浮置态，在初始周期203中已被充入到电容C71和C72中的电荷经驱动晶体管Tr1流出，以致于驱动晶体管Tr1截止，从而当已在初始周期203中充入到电容C71和C72中的电荷经驱动晶体管Tr1流出时，停止已在初始周期203中充入到电容C71和C72中的电荷的流出，并且驱动晶体管的栅极-源极电压变为等于驱动晶体管Tr1的阈值电压。因此，可以将对应于驱动晶体管Tr1的阈值电压的电压施加到电容C71和C72的相对电极。

[0141] 数据写入周期205是一个对驱动晶体管Tr1的栅极施加对应于驱动晶体管Tr1的阈值电压与周围驱动电路由图像数据产生的数据电势之和的电压。用于实现此状态的晶体管Tr71、Tr72、Tr73、Tr74和Tr3的状态例如可以如图21B所示地设置，届时，晶体管Tr74导通而晶体管Tr71、Tr72、Tr73和Tr3截止。注意，如上所述，晶体管Tr3可以在数据写入周期205中处于导通状态。通过使晶体管Tr71和Tr72截止，端子Q从其它电极进入浮置态。但是，因为与具有恒定电势的导线PWR72连接的电容C72连接到端子Q，所以端子Q的电势是依赖于电容C71和C72的电容量值(分别用C1和C2表示)以及电极P7的电势。当阴极27的电势用Vc表示且驱动晶体管Tr1的阈值电压用Vth表示时，导线PWR72和PWR73的电势用Vc表示且在阈值写入周期204终止时端子Q的电势用(Vc+Vth)表示。之后，在数据写入周期205，只当电极P7的电势变为周围驱动电路由图像数据产生的数据电压(也称作Vdate)时，驱动晶体管Tr1的栅极-源极电势Vgs可以用下列公式4表示：

[0142] Vgs＝(C1/(C1+C2))×(Vdate-Vc)+Vth (公式4)

[0143] 数据写入周期205之后驱动晶体管Tr1的栅极-源极电势Vgs包括阈值电压Vth本身。因此，流到发光元件42的电流值及其亮度可以不受每个像素中Tr1阈值影响地通过控制包含(Vdate-Vc)的项来控制。

[0144] 发光周期206是保持在数据写入周期205中已经写入到驱动晶体管Tr1的栅极中的电压超过一帧周期的周期，从而通过对驱动晶体管Tr1和发光元件42连续地供给恒定电流值而使发光元件42发射亮度与数据电压相符的光。为实现此状态，晶体管Tr71、Tr72、Tr73、Tr74和Tr3的状态例如可以如图21B所示地设置，届时，晶体管Tr3导通而晶体管Tr71、Tr72、Tr73和Tr74截止。当在数据电势写入到电极P7的条件下晶体管Tr73和Tr74截止时，电极P7和端子Q的电势保持。但是，当电极P7的电势受噪音对像素电路中各类信号的影响而波动时，流到驱动晶体管Tr1和发光元件42的电流波动，因而需要稳定电极P7和端子Q的电势，以便抑制发光元件42的亮度波动。因此，优选通过将导线PWR72设置为恒定电势来抑制电极P7和端子Q的电势波动。

[0145] 图22A表示本发明电流输入像素电路实例，图22B表示其驱动信号的时间图实例。在图22A所示的电路中，驱动晶体管的栅极电势控制电路23包括晶体管Tr81、晶体管Tr82、晶体管Tr83、晶体管Tr84、导线SW82、导线PWR82、和电容C72。注意，可以在像素区之外设置供给由周围驱动电路图像数据产生的数据电流Idata的电流源80。

[0146] 电容C82的其中一个电极连接到导线PWR82，而电容C82的其它电极连接到端子Q。晶体管Tr82的栅极连接到SW82；晶体管Tr82的源极或漏极其中任一个连接到发光元件42的端子EA；并且晶体管Tr82的源极或漏极其中另一个连接到端子Q。晶体管Tr84的栅极连接到端子S；晶体管Tr84的源极或漏极其中任一个连接到端子D；并且晶体管Tr84的源极或漏极其中另一个连接到端子Q。

[0147] 注意，在图22A所示的像素电路中，驱动晶体管Tr1描述为N沟道晶体管，而晶体管Tr2和Tr3描述为P沟道晶体管。包含在驱动晶体管的栅极电势控制电路23中的开关元件均描述为N沟道晶体管；但驱动晶体管的栅极电势控制电路23的工作不依赖于开关元件的极性。当包含在驱动晶体管的栅极电势控制电路23中的开关元件为P沟道晶体管时，可以采用其信号由图22B中所示对应导线的信号反转而来的时间图。

[0148] 优选施加到导线PWR82的电势在整个周期中为恒定电势。虽然施加到导线PWR82的电势是任意的，但可以约等于阴极27的电势。导线PWR82可以连接到阴极27。导线SW82处于关闭状态时，优选施加到导线SW82的电势低至足以使晶体管Tr82截止，而导线SW82处于开启状态时，优选施加到导线SW82的电势高至足以使晶体管Tr82在线性区工作，因为导线SW82是用于驱动作为开关元件的晶体管Tr82的导线。优选施加到端子S的电势足够低以使晶体管Tr84截止或高至足以使晶体管Tr84在线性区工作。施加到端子D的电势是数据电势，是周围驱动电路由图像数据产生的电势。在图22A所示的像素电路中，数据作为电流Idata提供并在扫描线选择周期202被输入到像素电路中。

[0149] 注意，本实施模式具有这样的特征，即包含在实施模式1所示提取栅电极的电势控制电路40中的导线REF的电势可以根据扫描线选择周期202改变。通过这一特征，可以选择性地使扫描线选择周期202中发光元件的电学状态与其它周期的情况不同。因此，在此实施模式中，优选以与扫描线29相同的方式将导线REF形成条状图案，使得每条扫描线独立地设置电势。优选施加到导线REF的电势低至足以减少关闭状态中的电流Iref，同时，在导通状态优选可以提供如实施模式1中所述电流Iref的电势。

[0150] 接下来参考图22A和22B描述像素电路的工作。首先，一帧周期包括扫描线选择周期202和发光周期206。注意，当扫描线选择周期202终止时，下一个扫描线选择周期202A开始。通过以执行写入的方式连续扫描，数据电势可以写入到整个像素中。在扫描线选择周期202中，提取栅电极的电势控制电路40的导线REF可以设置为高电平以使晶体管Tr3截止。这有助于减小Iref，从而降低施加到电阻R和晶体管Tr2的电压。然后，可以使发光元件42的提取栅电极11的电势等于或小于发光元件42的阈值电压，因为端子EGin的电势下降。即，发光元件42的开启/关闭状态可以通过改变导线REF的电势来控制。

[0151] 常规显示装置的电流输入像素需要夹置在串联的阳极15、发光元件42、驱动晶体管Tr1和阴极27中任何两个元件之间的开关元件。开关元件具有高于导线的欧姆值，即使处于开启状态。为了抑制浪费的功耗，需要尽可能的减少将成为电阻的元件，因为有大电流流经包含发光元件42的路径。通过以此方式驱动本发明显示装置的像素电路，可以降低功耗，因为不需要在包含发光元件42的路径上设置开关元件。为了确保可靠性，可以采用晶体管Tr3在截止状态时导线EGmin的电势升高的结构，因为当晶体管Tr3截止以降低端子EGin的电势时，晶体管Tr3的源极-漏极电压增大。例如，像素的扫描线29和导线SW82可以连接到导线EGmin。

[0152] 注意，在图22B中，导线SW82和扫描线29可以共享，因为它们有相同的驱动信号波形。通过共享该导线，可以减小导线的轮廓面积尺寸；其它元件的面积尺寸增大，从而增大设计的自由度；导线的寄生电容减小，从而降低信号的波形钝度；并且可以降低功耗。此外，在图22B中，导线REF的驱动电压的波形与导线SW82和扫描线29的驱动信号的波形相同，其时间产生电路可以共享。

[0153] 扫描线选择周期202是一个这样的周期，即通过在驱动晶体管Tr1的栅极和源极彼此连接的条件下对驱动晶体管Tr1提供周围驱动电路的图像数据产生的数据电流，而对驱动晶体管Tr1的源极或漏极施加电压Vgs，该电压Vgs允许驱动晶体管Tr1对设置在驱动晶体管Tr1的栅极和电势约等于驱动晶体管Tr1的源极或漏极电势的电极之间的电容供给数据电流。为实现此状态，可以将晶体管Tr82、Tr84、Tr3的状态如图22B所示地设置，届时晶体管Tr82和Tr84导通而晶体管Tr3截止。当在此状态下数据电流Idata从电流源80流经数据线28时，数据电流Idata也经晶体管Tr82和Tr84提供给驱动晶体管Tr1。此时，驱动晶体管Tr1的栅极-源极电压Vgs等于源极-漏极电压Vds，因为其栅极和源极彼此连接。即，驱动晶体管Tr1工作在饱和区。此时，高至足以提供数据电流Idata的Vgs施加到工作在饱和区的驱动晶体管Tr1。

[0154] 发光周期206是保持一个在数据写入周期205中已经写入到驱动晶体管Tr1栅极的电压超过一帧周期的周期，从而通过对驱动晶体管Tr1和发光元件42连续供给恒定的电流值而使发光元件连续发射亮度与数据电压相符的光。为实现此状态，晶体管Tr82、Tr84和Tr3的状态例如可以如图22B所示地设置，届时，晶体管Tr3导通而晶体管Tr82和Tr84截止。在扫描线选择周期202中已经施加到驱动晶体管Tr1的栅极-源极电压Vgs通过电容C82保持，即使晶体管Tr82和Tr84截止。因此，象在扫描线选择周期202中那样，在发光周期206中的Vgs具有的高电平足以对工作在饱和区中的驱动晶体管Tr1供给数据电流Idata。虽然施加到驱动晶体管Tr1的源极-漏极电压不必与扫描线选择周期202和发光周期206中的相同，但流经驱动晶体管Tr1的电流Ids仅由栅极-源极电压Vgs决定，只要驱动晶体管Tr1工作在饱和区，使得Ids具有与Idata相同的量。即，可以不受驱动晶体管Tr1特性变化影响来获得均匀的高质量的显示装置，这是因为可以与驱动晶体管Tr1的Vth的电学特性如阈值电压Vth和迁移率无关地对发光元件42提供与数据电流Idata相同电流值的Ids。

[0155] 注意，图22A中所示的电流输入像素电路可以采用其它的电流驱动发光元件，如有机EL元件。存在这样的问题，一帧所需的时间太长，因为由于光发射时较小的电流值使得Idata很小，特别是对数据线的寄生电容或电容C82充电的时间在以低灰度级写入数据电流Idata时变得太长。但是，在利用电子发射元件的本发明中可以避免这一问题。这是因为决定发光元件42的亮度的因素不仅依赖于流到该处的电流值，而且还依赖于提供给阳极15的发光材料16的特性以及阳极15的电势。即，在获得相同亮度的情况下，电流值不限于特定的值，因而可以是各种值。因此，通过设计阳极15的电压或发光材料16的特性，使得不改变发光元件42亮度而增大流到发光元件42的电流Ids，可以避免由于很小Idata所致的充电时间短的问题。此时，电流值Ids很大，使得在无需于元件之间如阳极15、发光元件42、驱动晶体管Tr1和阴极27之间设置开关元件的本发明中的像素电路在通过电阻元件将能耗抑制到最小方面极度有利。

[0156] 本发明中像素电路的驱动晶体管的栅极电势控制电路23可以采用各种类型的电路，除了前述举例的电路外。本发明除了前述的电路实例外还可以应用到其它电路，因为本发明的显示装置具有无需在各个元件如阳极15、发光元件42、驱动晶体管Tr1和阴极27之间设置开关元件的特点。注意，提取栅电极的电势控制电路40的结构不限于前述的结构，只要发光元件42的提取栅电极11可以按照像素电路的工作来控制，就可以采用任何结构，因而可以控制发光元件42的电学状态。

[0157] [实施模式3]

[0158] 在此实施模式中描述本发明整体显示装置的结构。虽然可以考虑本发明各种显示装置的结构，但这里只讨论实现实施模式2中所述像素电路工作的周围驱动电路。图23表示包括图20A、21A或22A中所述像素电路的显示装置的结构实例。图23所述的显示装置包括像素部分90，控制电路91，电源电路92，图像数据转换电路93，数据线驱动器94和扫描线驱动器95。电源电路92包括控制电路和图像数据转换电路的电源CV，驱动器的电源DV，高压电源HV和像素部分的电源PV。数据线驱动器94包括移位寄存器SR1，锁存电路LAT和D/A转换器DAC。扫描线驱动电路95包括移位寄存器SR2，脉宽控制电路PWC，电平移位器LS1和电平移位器LS2。

[0159] 像素部分90经多条数据线28连接到数据线驱动器94，像素部分也经多条导线连接到扫描线驱动器96。控制电路91经控制各个电路的导线连接到电源电路92，图像数据转换电路93，数据线驱动器94和扫描线驱动器95。电源电路92提供每个电路的电源。控制电路和图像数据转换电路的电源CV连接到控制电路91和图像数据转换电路93。驱动器的电源DV连接到数据线驱动器94和扫描线驱动器95。高压电源HV连接到像素部分90中的阳极15。像素部分的电源PV连接到像素电路中的电源线。图像数据转换电路93连接到数据线驱动器94中的图像数据输入端和锁存电路LAT。

[0160] 优选从电源CV提供给控制电路91和图像数据转换电路93的电压尽可能的低，因为它控制电路91，并且图像数据转换电路93指导逻辑操作，因而希望约为3V。优选从驱动器的电源DV提供给数据线驱动器94和扫描线驱动器95的电压尽可能的低，因为移位寄存器SR1和SR2、锁存电路LAT和脉宽控制电路PWC主要指导逻辑操作，因而希望约为3V。但是，对于D/A转换器DAC和一电平移位器LS1和LS2，驱动器的电源DV可以有这样的结构，通过该结构可以提供高于指导逻辑操作所需的电压，这是因为提供的该电压仅为像素电路的工作所需。此外，因为像素部分的电源PV也供给像素电路工作所需的电压，所以驱动器的电源DV可以具有这样的结构，即通过该结构可以提供高于指导逻辑操作所需的电压。高压电源HV具有这样的结构，即通过该结构可以提供高达几kV到几十kV的电压，因为像素部分90中的阳极15需要被提供高达几kV到几十kV的电压，以便加速从电子发射元件发出的电子。

[0161] 控制电路91可以具有指导这些操作的结构，即产生提供给数据线驱动器94和扫描线驱动器95的时钟的操作，产生输入给移位寄存器SR1和SR2、锁存电路LAT和脉宽控制电路PWC等的定时脉冲的操作。此外，控制电路91可以有指导这些操作的结构，即产生提供给图像数据转换电路的时钟的操作，产生输出到锁存电路LAT的转换图像数据的定时脉冲的操作。电源电路92可以有这样的结构，即为了预备在像素电路操作所需的电压在不同显示装置之间变化的情况，以及为了发光元件甚至在衰退的情况下也可以发射最佳亮度的光，电源电压可以改变，可以由控制电路92控制这种电压变化。

[0162] 当图像数据输入到图像数据转换电路93时，图像数据转换电路93根据从控制电路91提供信号的定时把图像数据转变成可以输入到数据线驱动器94中的数据，并再将该数据输出到锁存电路。具体地说，可以是这样的结构，以模拟信号输入的图像数据由图像转换电路93转变成数字信号，然后数字信号的图像数据输出到锁存电路LAT。数据线驱动器94根据时钟信号和从控制电路91提供的定时脉冲操纵移位寄存器SR1；对输入到锁存电路LAT的图像数据进行时间划分；并根据进入到锁存电路LAT中的数据将具有模拟值的数据电压或数据电流输出到多条带有D/A转换器DAC的数据线28。可以通过从控制电路91提供的锁存脉冲进行对输出到数据线28的数据电压或数据电流的更新。根据对输出到数据线28的数据电压或数据电流的更新，扫描线驱动器95响应于从控制电路91提供的时钟信号和定时脉冲操纵移位寄存器SR2，顺续扫描扫描线29。此时，如同图20A和20B中所示的驱动像素电路的情形，用于顺续扫描操作的每个信号的脉宽可以是扫描线选择周期202中所示的一种，或者每个信号的脉宽可以通过利用脉宽控制电路PWC控制，因为存在每个信号的实际脉宽在扫描线选择周期202中变化的情况。控制了每个信号的脉宽以对波形整形之后，可以把信号转变成电平移位器LS1和LS2操纵像素电路所必需的电压。此时，例如因为输入到导线REF的信号电压大不同于输入到其它导线的信号电压，所以可以对每个信号单独进行电压转换。此时，如果每个信号具有相同的切换定时，即使有不同的电压，也可以共享这样的结构，即移位寄存器SR1和SR2以及脉宽控制电路(包括移位寄存器SR1和SR2以及脉宽控制电路的电路，也统一称作时间产生电路)并且只有电平移位器LS1和LS2不同。这有助于缩小电路的尺寸并降低功耗。注意，在图23中示出了扫描线驱动器95设置在像素部分90一侧上的例子；但可以对各个信号采用多条不同的扫描线驱动器。此外，扫描线驱动器95可以设置在像素部分90的每一侧上。通过在像素部分90的每一侧上设置扫描线驱动器95，可以在安装到电子装置上时提高显示平衡的重量平衡，从而对提高布局的自由度有利。注意，如上所述，本发明的晶体管可以是任何类型的晶体管，可以形成在任何类形的衬底之上。图23所示的电路可以形成在玻璃衬底、塑料衬底、单晶衬底、SOI衬底或任何其它衬底上。图23中所示电路的一部分可以形成在一个衬底上，图23所示电路的其它部分可以形成在另一个衬底上。即，不需要图23中电路的全部形成在同一衬底上。例如，在图23中，像素部分90和扫描线驱动器95可以与晶体管一起形成在玻璃衬底上，而数据线驱动器94(或其部分)可以形成在单晶硅衬底上，使得其IC芯片通过COG(玻璃上芯片)连接到玻璃衬底。或者，IC芯片可以通过TAB或印刷电路板连接到玻璃衬底。

[0163] [实施模式4]

[0164] 在此实施模式中，参考图3A到3D描述本发明发光元件的结构实例。

[0165] 图3A是利用对应于图2A中发光元件42的每个端子的spinto型(spinto-type)电子发射元件的发光元件的每个电极。图3A中，发光元件包括形成在第二衬底(未示出)上的阳极15、形成与阳极15直接或间接连接的发光材料16、形成在第一衬底(未示出)上的锥形发射器10、绝缘膜12和提取栅电极11。图2A中发光元件42的端子A连接到阳极15，端子EA连接到发射器10，端子EG连接到提取栅电极11。

[0166] 图3B表示利用对应于图2A中发光元件42的每个端子的碳纳米管(也称作CNT)电子发射元件的发光元件的每个电极。在图3B中，发光元件包括形成在第二衬底(未示出)上的阳极15，形成为与阳极15直接或间接连接的发光材料16，形成在第一衬底(未示出)上的针状发射器10b，绝缘膜12和提取栅电极11。注意，针状发射器10b可以由碳纳米管形成。此外，可以如图3B所示地聚集多个针状发射器10b。图2A中的发光元件42的端子A连接到阳极15，端子EA连接到发射器10b，端子EG连接到提取栅电极11。

[0167] 图3C表示利用对应于图2A中发光元件42的每个端子的表面-传导型电子发射元件的发光元件的每个电极。在图3C中，发光元件包括形成在第二衬底(未示出)上的阳极15，形成为与阳极15直接或间接连接的发光材料16，形成在第一衬底18上的薄膜发射器10c，和提取栅电极11。图2A中的发光元件42的端子A连接到阳极15，端子EA连接到发射器10c，端子EG连接到提取栅电极11。

[0168] 图3D表示利用对应于图2A中发光元件42的每个端子的热电子型(还称作是MIM型)电子发射元件的发光元件的每个电极。在图3D中，发光元件包括形成在第二衬底(未示出)上的阳极15，形成为与阳极15直接或间接连接的发光材料16，形成在衬底18上的岛状发射器10d，绝缘膜12和提取栅电极11。图2A中的发光元件42的端子A连接到阳极15，端子EA连接到发射器10d，端子EG连接到提取栅电极11。

[0169] 因为本发明涉及像素电路，所以可以应用前述发光元件的多种结构。

[0170] [实施模式5]

[0171] 在此实施模式中，对像素部分的顶视图进行描述。注意，在此实施模式中可以将薄膜晶体管(TFT)用作晶体管。

[0172] 如图6所示，像素部分包括处于扫描线902和信号线903彼此交叉区域中的发光元件。此外，电源线904平行于信号线903设置。发光元件包括N沟道开关晶体管900和N沟道驱动晶体管901，连接到驱动晶体管901的像素电极906包括多个发射器907。在此实施模式中，对设置3×5＝15个发射器的情形进行描述；但发射器的数目既可以是一个，也可以是多个。随着发射器数量的增加，由一个像素部分产生的电子数量也增大；并且因而有望减少功耗。通过利用对一个半导体膜有多个栅极的晶体管，即多沟道晶体管，形成开关晶体管900；但是，也可以利用有一个栅极的晶体管形成。驱动晶体管901有一个长于沟道宽度的沟道长度。通过增加沟道的长度，可以减少晶体管的变化。因为本发明的显示装置以在像素电极之上发射的电子、即顶端发射电子进行图像显示，所以布局晶体管等的自由度很高。因此，可以把驱动晶体管901的半导体膜设计成使沟道长度形成的很长。开关晶体管900的源极或漏极的其中任一个电连接到驱动晶体管901的栅极。因此，当把选择信号输入到扫描线902以选择开关晶体管900时，从信号线903输入视频信号，并且电流在开关晶体管900的源极和漏极之间流动。之后，当驱动晶体管的栅极电压变得高于其阈值电压时，选择驱动晶体管901，使得电流从电源线904供给到驱动晶体管901。因此，电压施加到形成于像素电极906之上的发射器907，使得电子从发射器907发出。

[0173] 扫描线902和每个晶体管的栅极可以由相同的导电膜形成。即，通过形成导电膜并再将其处理成预定的形状，可以获得扫描线902和每个晶体管的栅极。无需赘述，每个晶体管的扫描线902和栅极可以由不同的导电膜形成；但优选由相同的导电膜形成，以便减少处理步骤。此外，信号线903、电源线904、将开关晶体管900与驱动晶体管901电连接的导线以及像素电极906可以由相同的导电膜形成。即，通过形成导电膜并将其处理成预定的形状，可以获得信号线903、电源线904、电连接开关晶体管900与驱动晶体管901的导线以及像素电极906。不用说，扫描线903、电源线904、电连接开关晶体管900与驱动晶体管901的导线以及像素电极906可以由不同的导电膜形成；但优选由相同的导电膜形成，以便减少处理步骤。这些导电膜可以利用公知的材料形成。为了减少功耗，优选采用低欧姆值的材料。另外，为了防止导电膜之间的短路，在它们之间夹置绝缘膜。绝缘膜可以由无机材料或有机材料形成。

[0174] 利用这一像素部分可以提供有源矩阵FED装置。

[0175] [实施模式6]

[0176] 在此实施模式中对不同于前述实施模式的像素部分的顶视图进行描述。注意，在此实施模式中可以采用薄膜晶体管(TFT)作为晶体管。

[0177] 图7与图6的不同之处在于驱动晶体管911的形状为矩形，其沟道长度长于前述图7中实施模式的情形。此外，图7与图6的不同之处在于像素电极916由不同于信号线903、电源线904、电连接开关晶体管900与驱动晶体管901的导线的导电膜形成。因为像素电极916由不同的导电膜形成，所以像素电极916的面积尺寸扩大。即，像素电极916设置成不与相邻像素的像素电极接触，因为它是顶部发射型显示装置；因而，可以在扫描线
912、信号线913和电源线914重叠的区域中形成像素电极916。在像素电极916中既可以形成单个发射器，也可以形成多个发射器。此外，电源线914的一部分较宽，以便形成电容
918。电容由电源线914、驱动晶体管911的部分半导体膜以及设置其间的绝缘膜形成。此外，开关晶体管910、扫描线912和信号线913与前述实施模式类似。

[0178] 通过这种像素部分可以提供有源矩阵FED装置。

[0179] [实施模式7]

[0180] 在此实施模式中，对不同于前述实施模式的像素部分的顶视图进行描述。注意，在此实施模式中，可以采用薄膜晶体管(TFT)作为晶体管。

[0181] 图8与前述实施模式的不同之处在于驱动晶体管921的形状为矩形，晶体管为具有多个栅极的多沟道晶体管，如图8所示。多个栅极设置成与处理成矩形的半导体膜重叠，并且多个栅极设置成梳状。利用以此方式设置成梳状的栅极，可以有效地形成多沟道驱动晶体管921。此外，放大部分电源线924，以便形成电容928。与前述实施模式不同，电容921的电容量可以增大，因为它设置在矩形驱动晶体管921的凹陷部分之上。电容928由电源线924、驱动晶体管921的部分半导体膜以及设置其间的绝缘膜形成。可以将这种布局提供给具有矩形驱动晶体管的前述实施模式的像素。此外，与前述实施模式不同，像素电极926由不同于信号线903、电源线904和电连接开关晶体管900与驱动晶体管901的导线的导电膜形成。因为像素电极926由不同的导电膜形成，所以像素电极926的面积尺寸扩大。即，像素电极926设置成不与相邻像素的像素电极接触，因为它是顶部发射型显示装置；因而，像素电极926可以形成在与扫描线922、信号线923以及电源线924重叠的区域中。在像素电极926中既可以形成单个发射器，也可以形成多个发射器。此外，开关晶体管920、扫描线922和信号线923与前述实施模式类似。

[0182] 通过这种像素部分，可以提供有源矩阵FED装置。

[0183] [实施模式8]

[0184] 在此实施模式中，对包含表面传导型电子发射元件的表面传导型像素部分的顶视图给予描述，其与前述实施模式不同。注意，在此实施模式中，可以采用薄膜晶体管(TFT)作为晶体管。

[0185] 如图9所示，包含彼此交叉的第一电极931和第二电极932的像素部分933有一个含有一对电极的发射器934。现在对发射器934设置有4×4＝16个发射器的情形进行描述；但本发明不限于此。发射器934的数量既可以是一个，也可以是多个。发射器的数量增加越多，由一个像素部分产生的电子数量增加越多；因而有望降低功耗。像素部分933中的第一电极931处理成梳状，以便形成多个发射器，并连接到每个发射器934中的其中一个电极。此外，第二电极932为梳状，设置在均匀的间隔中，同时平行于被连接到发射器934其它电极的第一电极931。可以注意，发射器934的第二电极932和其它电极由同一导电膜形成。无需赘述，发射器934的另一电极由同一导电膜形成。第一电极931和第二电极932可以利用公知的导电材料形成。为了降低功耗，优选采用低欧姆值的材料。虽然图中未示出，像素部分933包括形成开关晶体管和驱动晶体管的薄膜晶体管。驱动晶体管电连接到第一电极931，第一电极931的选择由驱动晶体管的导通/截止来控制。当选择第一电极931时，电子从连接到驱动晶体管的发射器934的一个电极发出。

[0186] 通过这种像素部分可以提供一种有源矩阵FED装置。

[0187] [实施模式9]

[0188] 在此实施模式中对制造有源矩阵FED装置的方法进行描述。

[0189] 如图10A所示，制备具有绝缘表面950的衬底(以下称作绝缘衬底)。玻璃衬底、石英衬底、塑料衬底等可以用作绝缘衬底950。例如，通过采用塑料衬底可以提供高度柔韧、轻盈的液晶显示装置。此外，通过抛光等使玻璃衬底变薄，可以提供薄的液晶显示装置。另外，可以将由金属等制成的导体衬底或硅制成的半导体衬底(其上形成有绝缘层)用作绝缘衬底950。

[0190] 在绝缘衬底950上形成用作基膜的绝缘膜(以下称作绝缘基膜)951。通过该绝缘基膜951，可以防止杂质如碱金属从绝缘衬底950侵入。氧化硅或氮化硅可以用作绝缘基膜951，并且通过这种材料，可以更有效的防止杂质入侵。此外，可以通过CVD或溅射法形成绝缘基膜951。

[0191] 如图10B所示，在绝缘基膜951上形成半导体膜，形成具有预定形状的岛状半导体膜954。半导体膜954可以通过利用硅材或硅与锗的混合材料形成。此外，半导体膜954可以通过利用非晶半导体膜、微晶半导体膜或晶体半导体膜形成。通过利用晶体半导体膜，可以适用于像素部分的开关元件，因为它有良好的电学特性。此外，在与驱动电路部分相同的衬底上形成像素部分的情况下，可以将微晶半导体膜用作驱动电路部分的开关元件。

[0192] 形成栅极绝缘膜955以覆盖半导体膜954。栅极绝缘膜955可以由氧化硅或氮化硅形成，并且可以有单层结构或叠层结构。这种栅极绝缘膜955可以通过CVD或溅射法形成。

[0193] 如图10C所示，在半导体膜954上形成栅极，栅极绝缘膜955夹置其间。栅极可以有单层结构或叠层结构。在此实施模式中，栅极形成为具有第一导电膜957和第二导电膜958的叠层结构。第一导电膜957和第二导电膜958可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铬(Cr)或银(Ag)、或是包含这些元素作为主要成份的氮化物材料形成。
通过采用叠层结构，栅极可以有各种不同的作用。例如，第一导电膜957可以有刻蚀阻挡层的作用，第二导电膜958具有降低电阻的作用。

[0194] 如图10D所示，通过利用栅极以自准直的方式对半导体膜954进行掺杂。处于第一导电膜957之下的半导体膜也被掺杂，因为第一导电膜957很薄，因而可以形成低浓度掺杂区960和高浓度掺杂区959。以此方式形成的具有低浓度掺杂区960的薄膜晶体管结构称作LDD(轻掺杂漏极)结构，低浓度掺杂区960与栅极重叠的结构称作GOLD(栅极-漏级重叠的LDD)结构。这种具有低浓度杂质区960的薄膜晶体管可以防止短沟道效应，该效应在栅极长度变短时产生。

[0195] 如图10E所示，形成绝缘膜961以覆盖栅极、半导体膜等。绝缘膜961既可以由无机材料形成，也可以由有机材料形成。作为无机材料，例如可以采用氧化硅或氮化硅。有机材料由有机化合物形成，如丙烯酸树脂、聚酰亚胺树脂、三聚氰胺树脂、聚酯树脂、聚碳酸酯树脂、苯酚树脂、环氧树脂、聚缩醛、聚酯、聚氨基甲酸酯、聚酰胺(尼隆)、呋喃树脂或邻苯二甲酸二乙酯；无机硅氧烷聚合物，包括硅、氧和氢制成的化合物之间的Si-O-Si键，该键是利用基于硅氧烷聚合物的材料作为起始材料，典型的材料是石英玻璃；有机硅氧烷聚合物，其中键联到硅的氢用有机族如甲基或苯基代替，典型的材料是烷基硅氧烷聚合物、alkylsilsesquioxane聚合物、silsesquioxane氢化物聚合物、alkylsilsesquioxane氢化物聚合物等。这种有机材料可以通过涂覆法、滴注法等形成。此外，绝缘膜961既可以有单层结构，也可以有叠层结构。例如，为了提高平坦性，形成有机材料制成的绝缘膜，使得可以在其上形成能够防止杂质入侵的无机材料制成的绝缘膜。

[0196] 如图11A所示，在绝缘膜961中形成开口部分以形成导线962。可以通过干刻蚀或湿刻蚀在高浓度杂质区959上形成开口部分。即，导线962用作连接到杂质区的源极或漏极。导线962可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(A1)、铬(Cr)、银(Ag)或硅(Si)、或是包含这些材料作为主要成份的合金材料形成。导线962既可以有单层结构，也可以有叠层结构。例如，导线962可以采用叠层结构，通过叠置Ti膜、Al和Si的合金膜以及Ti膜获得。可以通过Al和Si的合金膜降低导线电阻，并且可以用Si防止受热导致的小丘(hillock)。通过这种方式，可以形成第一薄膜晶体管963和第二薄膜晶体管966。第一薄膜晶体管963用作开关晶体管，而第二薄膜晶体管966用作驱动晶体管。因为发射器形成在第二薄膜晶体管966的源极或漏极其中之一上，所以形成有大的面积尺寸。在此实施模式中，第一薄膜晶体管963和第二薄膜晶体管966用作N沟道薄膜晶体管；但两个晶体管可以是P沟道晶体管，或者其中一个可以是P沟道晶体管，另一个是N沟道晶体管。

[0197] 如图11B所示，形成一个刻蚀层964以覆盖薄膜晶体管963和966。刻蚀层964可以由无机材料或有机材料形成。作为无机材料，可以采用硅材料如氧化硅或氮化硅或是硅和锗的混合材料。有机材料由有机化合物形成，如丙烯酸树脂、聚酰亚胺树脂、三聚氰胺树脂、聚酯树脂、聚碳酸酯树脂、苯酚树脂、环氧树脂、聚缩醛、聚酯、聚氨基甲酸酯、聚酰胺(尼隆)、呋喃树脂或邻苯二甲酸二乙酯；无机硅氧烷聚合物，包括硅、氧和氢制成的化合物之间的Si-O-Si键，该键是利用基于硅氧烷聚合物的材料作为起始材料，典型的材料是石英玻璃；有机硅氧烷聚合物，其中键联到硅的氢用有机族如甲基或苯基代替，典型的材料是烷基硅氧烷聚合物、alkylsilsesquioxane聚合物、silsesquioxane氢化物聚合物、alkylsilsesquioxane氢化物聚合物等。这种有机材料可以通过涂覆法、滴注法等形成。此外，刻蚀层964可以用任何材料形成，只要对导线962和绝缘膜961有一个选择比即可，因为在后面的处理中刻蚀刻蚀层964，并且如果刻蚀层964由硅材料形成，则可以简化刻蚀。之后，在刻蚀层964上选择性地形成掩模965，使得部分地与第二薄膜晶体管966的源极或漏极之一重叠。掩模965可以由无机材料或有机材料形成。在利用有机材料的情况下可以采用抗蚀剂材料或丙烯酸材料。

[0198] 之后，通过利用图11C所示的掩模965刻蚀刻蚀层964。此时，可以采用干刻蚀或湿刻蚀。优选实施各向同性刻蚀，因为刻蚀刻蚀层964达到掩模965以下的部分被去除的程度。此外，可以进行不止一次的刻蚀。因此可以缩短刻蚀的时间。

[0199] 当去除掩模965时，如图11D所示，刻蚀层964有一个楔形边缘。即，刻蚀层964具有以圆锥形和四棱锥为代表的锥形。导电膜968形成为覆盖锥形的刻蚀层964。导电膜968可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铬(Cr)、银(Ag)、或是包含这些材料作为主要成份的合金材料形成。选择性地形成导电膜968，从而覆盖锥形的刻蚀层964。

[0200] 如图12A所示，形成绝缘膜970以覆盖导线962和导电膜968。绝缘膜970可以由相同的材料形成，或是通过与制造绝缘膜961相同的方法形成。绝缘膜970可以由无机材料形成，因为优选与锥形刻蚀层964的形状一起形成。这些绝缘膜970可以通过CVD法或溅射法形成。

[0201] 在锥形刻蚀层964周围形成导电膜972，如图12B所示。导电膜972可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铬(Cr)、银(Ag)或是包含这些元素作为主要成份的合金材料形成。导电膜972可以通过CVD或溅射法形成。导电膜972可以用作提取栅电极。

[0202] 如图12C所示，连接衬底(以下称作相对衬底)978以便与绝缘衬底950相对。相对衬底978包括阳极976和荧光材料975。通过相对衬底978的连接形成的间隔中可以填充惰性气体。优选形成衬垫(spacer)以保持绝缘衬底950和相对衬底978之间的间隙。可以采用柱状衬垫或球状衬垫作为该衬垫。阳极976需要有透光特性，并且可以采用透光导电材料，如ITO、氧化锌(ZnO)、氧化铟锌(IZO)或加入了镓的氧化锌(GZO)。另外，也可以采用具有氧化硅的氧化铟锡(以下称作ITSO)或混合了氧化锌(ZnO)的ITO。可以按红(R)、绿(G)、蓝(B)每种颜色单独地形成荧光材料975。

[0203] 依此方式形成的显示装置可以利用从锥形导电膜968发出的被拉向阳极976、然后穿过荧光材料975的电子来显示图像。

[0204] 通过这种方式可以提供一种有源矩阵FED装置。

[0205] [实施模式10]

[0206] 在此实施模式中，对与前述实施模式不同的制造有源矩阵FED装置的方法进行描述。

[0207] 如图13A所示，图11A所示的导线962通过前述模式中的过程形成。此时，连接到第二薄膜晶体管966的导线962可以处理成具有小于图11A中所示的面积，以便将绝缘膜980叠置到图13B所示的绝缘膜961之上。即，通过叠置绝缘膜980，可以有效利用最上表面的绝缘表面形成电极等。绝缘膜980可以由相同的材料或通过与制造绝缘膜961相同的方法形成。优选绝缘膜980由有机材料形成以便提高平坦性。对绝缘膜980形成一个开口部分，从而形成与导线962电连接的导电膜981。导电膜981可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铬(Cr)、银(Ag)或是包含这些元素作为主要成份的合金材料形成。
在导电膜981的预定位置中形成宽度为d1的开口部分。优选宽度d1尽可能的小，以便可以降低功耗。

[0208] 如图13C所示地连接相对衬底978。相对衬底978包括阳极976和荧光材料975。通过连接相对衬底978形成的间隔可以填充惰性气体。优选形成衬垫以保持绝缘衬底950和相对衬底978之间的间隙。可以采用柱状衬垫或球状衬垫作为衬垫。阳极976需要有透光特性，并且可以采用透光导电材料如ITO、氧化锌(ZnO)、氧化铟锌(IZO)或加入了镓的氧化锌(GZO)。另外，也可以采用具有氧化硅的氧化铟锡(以下称作ITSO)，或是混合有氧化锌(ZnO)的ITO。可以按红(R)、绿(G)、蓝(B)每种颜色单独地形成荧光材料975。

[0209] 依此方式形成的显示装置可以利用从锥形导电膜968发出的被拉向阳极976、然后穿过荧光材料975的电子来显示图像。

[0210] [0161通过这种方式可以提供一种有源矩阵FED装置。

[0211] [实施模式11]

[0212] 在此实施模式中，参考图25和26描述图22A中所示本发明的电流输入像素电路的轮廓实例。图25表示在利用多晶硅TFT作为晶体管的情况下图22A中所示本发明的像素电路轮廓实例。

[0213] 图25中所示像素电路的轮廓实例包括扫描线29，数据线28，导线EGmax，导线EGmin，阴极27，导线REF，驱动晶体管Tr1，晶体管Tr2，晶体管Tr3，晶体管Tr82，晶体管Tr83，晶体管Tr84，电阻R，端子EA和端子EG。

[0214] 扫描线29可以通过在大约直角的方向延伸晶体管Tr84的栅极而连接到晶体管Tr82的栅极，如图25所示。栅极延伸的方向不限于直角方向，可以是直线方向或斜线方向。通过采用这种结构，可以不需要用于控制晶体管Tr82的专用线；因此，像素区可以用于导线以外的目的，这对于提高设计自由度是有利的，并且可以在像素区中形成大尺寸的较大元件。不用说，可以设置用于控制晶体管Tr84栅极的专用线。

[0215] 导线REF可以平行于扫描线29设置，因为存在导线REF几乎与扫描线29同时被输入信号的可能性。此外，数据线28、导线EGmax、导线EGmin和阴极27可以设置得近似垂直于扫描线29和导线REF。注意，优选采用具有尽可能低的电阻的导线层，因为由于低电阻可以增大降低功耗的效果，尤其在大电流流经这些导线时。另外，不需要导线EGmin垂直于扫描线29，而该导线可以平行于扫描线29设置，因为它几乎与扫描线29同时被输入信号。

[0216] 驱动晶体管Tr1的沟道可以几乎直角地弯曲，如图25所示。这有助于驱动晶体管Tr1有效地设置在像素部分中。此外，它可以是使用多个沟道的多栅晶体管。这有助于驱动晶体管Tr1在处于截止状态时有减少的漏电流。晶体管Tr2的栅极可以连接到驱动晶体管Tr1的栅极，如图25所述。晶体管Tr3可以设置成其一个沟道处于导线之下。这有助于晶体管Tr3有效地设置在像素部分中。

[0217] 电阻R可以设置成其总长度通过在多个部分弯曲来增长，以便增大电阻值。注意，优选电阻R由高于布线材料的电阻率的材料形成，该布线材料电连接一些元件如多晶硅、非晶硅、ITO或作为晶体管栅极的导电膜。此外，电阻R与晶体管Tr2的源极或漏极任一个的连接部分可以连接到沟道部分。这在用多晶硅形成电阻R的情况下是优选的。另外，晶体管Tr2的源极或漏极中的任一个可以一旦连接到导线层，则导线层与电阻R就可以彼此连接。这在用除多晶硅以外的材料、如用与晶体管的栅极相同的导电膜形成电阻R的情况下是优选的。

[0218] 端子EA和端子EG可以用导线层形成。注意，优选把端子EA连接到发光元件42的触面的大小大于像素电路中其它的触面，以降低接触电阻，因为流经端子EA的电流大于流径端子EG的电流。这有助于减小较大电流流径路径的电阻值，这对于降低功耗是有利的。

[0219] 虽然图25显示为在使用多晶硅TFT作为晶体管的情况下图22A所示本发明像素电路布局的实例，但可以应用于本发明的像素电路不限制于此。例如，可以应用如图20A和21A所示的像素电路。

[0220] 图26显示为在使用非晶硅TFT作为晶体管的情况下图22A所示的本发明像素电路布局的实例。

[0221] 图26显示的像素电路的布局实例包括扫描线29，数据线28，导线EGmax，导线EGmin，阴极27，导线REF，驱动晶体管Tr1，晶体管Tr2，晶体管Tr3，晶体管Tr82，晶体管Tr83，晶体管Tr84，电阻R，端子EA和端子EG。

[0222] 扫描线29可以通过在大约直角的方向延伸晶体管Tr84的栅极而连接到晶体管Tr82的栅极，如图26所示。栅极延伸的方向不限于直角方向，可以是直线方向和对角线方向。通过采用这种结构，可以不需要用于控制晶体管Tr82的专用线；因此，像素区可以用于导线以外的目的，这对于提高设计自由度是有利的，并且可以在像素区中形成大尺寸的元件。不用说，可以设置用于控制晶体管Tr84栅极的专用线。

[0223] 导线REF可以平行于扫描线29设置，因为存在导线REF几乎与扫描线29同时被输入信号的可能性。此外，数据线28、导线EGmax、导线EGmin和阴极27可以设置得近似垂直于扫描线29和导线REF。注意，优选采用具有尽可能低的电阻的导线层，因为由于低电阻可以增大降低功耗的效果，尤其在大电流流经这些导线时。另外，不需要导线EGmin垂直于扫描线29，而该导线可以平行于扫描线29设置，因为它几乎与扫描线29同时被输入信号。

[0224] 驱动晶体管Tr1的源极或漏极中的任何一个可以如图26所示地几乎以直角弯曲。多晶硅TFT具有比用单晶或多晶硅形成驱动晶体管Tr1情形低的迁移率，因而很少的电流连经此TFT。因此，弯曲驱动晶体管Tr1的源极或漏极对于有效加宽驱动晶体管Tr1的沟道宽度是有利的。此外，驱动晶体管Tr1可以有效地设置在像素部分中。另外，它可以是采用多个沟道的多栅晶体管。这有助于驱动晶体管Tr1在驱动晶体管Tr1处于截止状态时有减少的漏电流。晶体管Tr2的栅极可以连接到驱动晶体管Tr1的栅极，如图26所示。如图
26所示，连接到晶体管Tr3的源极或漏极其中之一的导线可以连接到与在导线下经过的栅极相同的导电膜。这有助于晶体管Tr3有效地设置在像素部分中。通过以此方式设置晶体管Tr3，在采用利用导线层作为掩模进行刻蚀以形成沟道的制造非晶硅TFT的方法中，当晶体管Tr3设置在与沟道同一层的导线之下时，可以防止非晶硅和导线彼此电连接。注意，对于晶体管Tr2也是这样。

[0225] 电阻R可以设置成其总长度通过在多个部分弯曲而增长，以便增大电阻值。注意，优选电阻R由高于导线材料的电阻率的材料形成，该导线材料电连接某些元件如多晶硅、非晶硅、ITO或与晶体管的栅极相同的导电膜。此外，电阻和晶体管Tr2的源极或漏极其中任一个的连接部分可以连接到沟道部分。这在利用多晶硅形成电阻R的情况下优选。另外，晶体管Tr2的源极或漏极的任何一个可以连接到导线层，然后可以使导线层和电阻R彼此连接。这在利用非多晶硅的材料，例如利用与晶体管的栅极相同导电膜形成电阻R的情况下优选。

[0226] 端子EA和端子EG可以用导线层形成。注意，优选的是，连接端子EA到发光元件42的触面的大小大于像素电路中其他的触面，从而减小接触电阻，因为流经端子EA的电流大于流经端子EG的电流。这有助于减小大电流流经路径的电阻值，这对降低功耗是有利的。

[0227] 虽然图26表示在利用非晶硅TFT作为晶体管的情况下图22A中所示本发明像素电路的轮廓图，但可以应用到本发明的像素电路不限于此。例如，可以应用图20A和21A所示的像素电路。

[0228] [实施模式12]

[0229] 接下来描述利用非晶硅(a-Si：H)膜作为晶体管的半导体层的情形。图27表示采用顶栅型晶体管的情形。图28和29表示采用底栅型晶体管的情形。

[0230] 图27表示对半导体层利用非晶硅的顶栅型晶体管的截面图。如图27所示，在衬底2801之上形成基膜2802。

[0231] 作为衬底，可以采用玻璃衬底、石英衬底、陶瓷衬底等。此外，可以使用单层氮化铝(AlN)、氧化硅(SiO2)、氮氧化硅(SiOxNy)等作为基膜2802，或是可以用其他的叠层。

[0232] 此外，在基膜2802之上形成电极2804、电极2805、电极2806。在电极2805和电极2806之上分别形成具有N型导电性的N型半导体层2807和N型半导体层2808。在电极2806和电极2805之间以及基膜2802之上形成半导体层2809。延伸半导体层2809的一部分以覆盖N型半导体层2807和N型半导体层2808。注意，此半导体层2809由非晶硅(a-Si:H)、微晶半导体(μ-Si:H)等制成的非晶硅半导体膜形成。在半导体层2809之上形成栅极绝缘膜2810。此外，在电极2804之上形成与栅极绝缘膜2810同一层的相同材料的绝缘膜2811。注意，栅极绝缘膜2810由氧化硅膜、氮化硅膜等形成。

[0233] 在栅极绝缘膜2810之上形成栅极2812。此外，在电极2804之上形成与栅极2812同一层的相同材料的电极2813，其间夹置绝缘膜2811。通过在电极2804和电极2813之间夹置绝缘膜2811来形成电容2819。在包括触面2817的区域中形成层间绝缘膜2814以覆盖晶体管2818和电容2819。

[0234] 在触面2817中，电极2815和电极2805彼此电连接。电极2815成为电子源的基电极。如实施模式9和10所示，在电极2815之上形成电子源。此处，可以在每个像素中独立设置电极2815，并且不需要电极2815与其他像素电连接。如果在每个像素中独立地设置电极2815，可以采用能用晶体管控制供给发光元件的电流的本发明像素电路结构。

[0235] 图28表示利用底栅型晶体管的显示装置的面板局部截面图，其中半导体层采用非晶硅。

[0236] 在衬底2901之上形成基膜2902。此外，在基膜2902之上形成电极2903。形成与栅极2903同一层且相同材料的电极2904。作为用于电极2903的材料，可以采用掺有磷的多晶硅。除了多晶硅外，也可以采用金属和硅的化合物的硅化物。

[0237] 此外，形成绝缘膜2905以覆盖电极2903和电极2904。绝缘膜2905由氧化硅膜、氮化硅膜等形成。

[0238] 在绝缘膜2905之上形成半导体层2906。此外，形成与半导体层2906同一层且相同材料的半导体层2907。

[0239] 作为衬底，可以采用玻璃衬底、石英衬底、陶瓷衬底等。此外，作为基膜2902，可以采用单层氮化铝(AlN)、氧化硅(SiO2)、氮氧化硅(SiOxNy)等或它们的叠层。

[0240] 可以在半导体层2906之上形成每个都具有N型导电性的N型半导体层2908和2909，同时，在半导体层2907之上形成N型半导体层2910。

[0241] 分别在N型半导体2908和2909之上形成电极2911和2912，并且在N型半导体层2910之上形成与电极2911和2912同一层且相同材料的电极2913。

[0242] 如图28所示，通过采用一种结构，其中绝缘膜2905夹置在半导体层2907、N型半导体层2910、电极2913和电极2904之中，形成电容2920。注意，在形成电容2920的情况下，设置半导体层2907和N型半导体层2910不是必需的。即，可以通过采用在电极2913和电极2904之间夹置绝缘膜2905的结构来形成电容2920。

[0243] 在触面2918之外的区域中，形成层间绝缘膜2914以覆盖晶体管2919和电容2920。此外，延伸电极2911的其中一个边缘，并且在触面2918中的延伸电极2911之上形成电极2915。

[0244] 在触面2918中，电极2915和电极2911彼此电连接。电极2915成为电子源的基电极。在电极2915上形成电子源，如实施模式9和10所示。此处，电极2915可以在每个像素中独立设置并且不需要电连接到其他的像素。如果电极2915独立地设置在每个像素中，则可以采用本发明中能够用驱动晶体管控制提供给发光元件的电流的结构。

[0245] 注意，虽然对具有反向交错的沟道被刻蚀结构的晶体管进行了描述，但可以采用沟道受保护结构的晶体管。参考图29描述采用沟道受保护结构的晶体管的情形。

[0246] 图29所示沟道受保护结构的晶体管与图28所示沟道被刻蚀结构的晶体管2919的不同之处在于，在形成有半导体层2906的沟道的区域上设置用作刻蚀掩模的绝缘材料3001。对于图28和29的公共部分采用公共标号。

[0247] 注意，如图29所示，即使在形成具有沟道被刻蚀结构的晶体管2919的半导体层2906的沟道的区域上不设置用作刻蚀掩模的绝缘材料3001，但在用于形成电极2911图案的抗蚀剂膜曝光时也可以通过采用称作半色调的或灰色调的掩模而不使用专用掩模来刻蚀沟道。这有助于减少光刻工艺的步骤数，从而可以降低制造成本。

[0248] 通过对构成本发明像素的晶体管的半导体层(沟道形成区，源极区，漏极区等)采用非晶硅，可以降低制造成本。

[0249] 注意，可以应用到本发明像素结构的晶体管和电容的结构不限于前述结构，因而可以采用各种结构的晶体管和电容。

[0250] [实施模式13]

[0251] 在此实施模式中，参考图30A和30B描述利用图3A和3B所示表面传导型电子发射元件的发光元件的形状实例。图30A和30B所示表面传导型电子发射元件包括发射器10c，提取栅电极11，像素100，形成在第二衬底(未示出)之上的阳极15，形成在阳极15之上的发光材料16。

[0252] 优选将发射器10c形成为围绕提取栅电极11并电连接到图25和26中所示的端子EA。

[0253] 优选将提取栅电极11形成为被发射器10c包围并电连接到图25和26中所示的端子EG。

[0254] 在阳极15之上形成发光材料16。注意，虽然未示出，但根据其发射光的颜色，形成在阳极15上的发光材料16可以包括多种类型的材料。此外，优选发光材料16的大小大约与像素100的大小相同。

[0255] 像素100包括至少一个发射器10c和一个提取栅电极11。注意，当发射器10c和提取栅电极11的数量很小时，存在可以提高产量的优点，因为不需要不断地处理电极。或者，当发射器10c和提取栅电极11的数量很大时，存在驱动电压较低、从而降低功耗的优点，因为即使每个发射器的电子发射量很小，也可以获得充足的亮度。注意，因为当发射器10c和提取栅电极11的数量太大时电极的形状处理变难而增加制造成本，所以优选包含在像素100中的发射器10c的数量不少于1且不超过16，并且还优选包含在像素100中的提取栅电极11的数量不少于1且不超过16。

[0256] 下面对包含于像素100中的发射器10c的数量为1以及包含于像素100中的提取栅电极11的数量也为1的情形进行描述。当在提取栅电极11和发射器10c之间产生电场时，电子从发射器10c中发出。发射的电子受由位于上面的阳极15产生的电场影响被拉向阳极15，同时改变轨道。然后，被拉向阳极15的电子与发光材料16碰撞，以至于发射颜色与发光材料16的材料相符的光。通过这种方式，利用表面传导型电子发射元件的发光元件发光。

[0257] 这里，发光材料16的发射强度的分布依赖于电子从发射器10c发射的方向，从而是不均匀的。例如，发光材料16发光的区域具有图30B中101所示的形状，其中在该区域是利用从位于像素100的右侧的发射器10c发出的电子e1发光，因而发光材料16仅利用电子e1不能均匀地发射光。

[0258] 然后，形成发射器10c以包围提取栅电极11，如图30A所示。这有助于使从发射器10c发射的电子e2、e3和e4与发光材料16在很多方向碰撞，使得发光材料16的发射强度的分布可以在图30B中相互加入101、102、103和104的区域中均匀。

[0259] 注意，发射器10c和提取栅电极11的形状不限于图30A所示的矩形，因而可以采用各种形状。例如，可以采用六边形或八边形。或者，发光材料16可以通过发射器10c和具有同心圆形状的引导栅电极11发射均匀的光。

[0260] 注意，可以在具有晶体管的衬底上制造在此实施模式中利用表面传导型电子发射元件的发光元件。这有助于提高像素的发射占空比，使得可以提高亮度。此外，可以降低功耗。

[0261] 注意，可以在没有晶体管的衬底上制造本实施模式中利用表面传导型电子发射元件的发光元件。这有助于利用表面传导型电子发射元件较为容易地制造发光元件，使得可以提高产量。此外，可以提供在显示运动图像时不模糊的(成像之后)脉冲型显示装置。

[0262] 注意，本实施模式可以自由地与本说明书中其他实施模式结合。

[0263] [实施模式14]

[0264] 在此实施例中，参考附图对以本发明显示装置为显示部分的显示板的应用实例进行描述。利用本发明显示装置作为其显示部分的显示板可以组合到运动物体或结构中。

[0265] 作为以本发明显示装置为显示部分的显示板实例，图32A和32B每个表示一种组合了显示装置的运动物体。作为组合了显示装置的运动物体实例，图32A表示一种附着在火车箱体3201中玻璃门上的显示板3202。图32A中所示的以本发明显示装置作为显示部分的显示板3202可以响应于外部信号很容易地切换显示在显示部分上的图像。因此，可以根据乘客年龄或性别不同的时间周期，周期性地切换显示板上的图像，由此可以预期更有效的广告效果。

[0266] 注意，用于设置以本发明显示装置作为显示部分的显示板的位置不限于如图32A所示的火车箱体的玻璃门，通过改变显示板的形状，可以把显示板放置在各种位置。图32B表示这样的一种实例。

[0267] 图32B表示火车箱体的内部视图。在图32B中，除了附着到图32A所示玻璃门上的显示板3202外，还示出了附着到玻璃窗的显示板3203和悬挂在天花板上的显示板3204。具有本发明像素结构的显示板3203具有自发光显示元件。因此，通过在交通高峰时显示广告图像，同时在非高峰期不显示图像，可以从车窗看外面的景象。此外，具有本发明显示装置的显示板3204可以通过在衬底上设置薄膜状的开关元件如有机晶体管而柔性弯曲，并且可以通过驱动自发光显示元件在显示板3204上显示图像。

[0268] 参考图33描述另一实例，该实例中以本发明显示装置作为显示部分的显示板应用到组合了显示装置的运动物体。

[0269] 作为以本发明显示装置作为显示部分的显示板实例，图33表示组合了显示装置的运动物体。作为组合了显示装置的运动物体的一个实例，图33表示组合到汽车箱体3302中的显示板3301。如图33中所示的本发明显示装置作为显示部分的显示板3301组合到汽车箱体中，并根据需要显示关于汽车操作的信息或是从汽车外部输入的信息。另外，还具有向汽车目的地导航的功能。

[0270] 注意，用于设置以本发明显示装置作为显示部分的显示板的位置不限于如图33所示的汽车箱体的前部，可以通过改变显示板的形状而把显示板放置在各种位置，如玻璃窗上或门上。

[0271] 参考图31A和31B描述另一个实例，该实例中以本发明显示装置作为显示部分的显示板应用到组合了显示装置的运动物体中。

[0272] 作为本发明显示装置作为显示部分的示例性显示板，每个图31A和31B表示一种组合了显示装置的运动物体。图31A表示一种组装到飞机舱体3101内乘客座位上方天花板部分中的显示板3102，作为组合显示装置的运动物体实例。图31A所示的以本发明显示装置作为显示部分的显示板3102用铰链部分3103固定到飞机舱体3101上，使得乘客可以在铰链部分3103的伸缩动作的协助下观看显示板3102。显示板3102具有显示信息的功能和通过乘客操作而具有广告和娱乐的功能。此外，通过如图31B所示地折叠铰链部分3103，在飞机舱体3101中储藏显示板3102，可以确保飞机起飞和着陆时的安全。注意，通过在紧急情况下点亮显示板的显示元件，也可以把显示板用作导向光。

[0273] 注意，用于设置以本发明的显示装置作为显示部分的显示板位置不限于飞机舱体3101的天花板，因而可以通过改变显示板的形状而将显示板放置在各种位置，如座位上或门上。例如，显示板可以设置在座位的后背上，使得后面座位上的乘客可以操纵观看显示板。

[0274] 虽然本实施例中以火车箱体、汽车箱体以及飞机舱体为例做了展示，但本发明不限于此，也可以应用到摩托车、四轮机动车(包括汽车、公共汽车等)、火车(包括单轨铁道、有轨铁道等)、轮船和舰艇等。通过采用具有本发明显示装置的显示板，可以实现显示板的尺寸减小以及功耗降低，并且可以提供显示介质具有优良操作性能的运动物体。此外，因为可以一次切换显示在组合到运动物体中的多个显示板上的图像，特别是，本发明相当有利于应用于非特定数量顾客的广告媒体或紧急情况下的信息显示板。

[0275] 参考图34描述以本发明的显示装置作为显示部分的显示板应用到某一结构中的实例。

[0276] 图34表示通过在衬底上提供薄膜形式的开关元件、如有机晶体管、并驱动自发光显示元件来实现能够显示图像的柔性显示板的实例，作为一个以本发明的显示装置作为显示部分的显示板的实例。在图34中，显示板设置在线杆(如电话线杆)外侧的曲面上作为此处描述的结构，其中显示板3402连接到柱状物体的电话线杆3401上。

[0277] 图34所示的显示板3402位于大约电话线杆的一半高度处，从而高于人的水平视线。当从运动物体3403观看显示板时，可以识别显示板3402上的图像。通过在设置于大量树立在一起的电话线杆(如电话线杆外侧)上的显示板3402上显示相同的图像，观众可以识别显示的信息或广告。设置在图34中电话线杆3401上的显示板3402可以通过利用外界信号很容易地显示相同的图像，因此有望得到非常有效的信息显示和广告效果。此外，因为将自发光显示元件设置成本发明显示板中的显示元件，所以可以有效地用作高度可视的显示介质，即使是在晚上。

[0278] 参考图35描述与图34不同的以本发明显示装置作为显示部分的显示板应用到某一结构的另一个实例。

[0279] 图35表示以本发明的显示装置作为显示部分的显示板另一应用实例。在图35中示出了组合到预制洗浴单元侧壁3501中的显示板3502的实例。图35所示的以本发明显示装置作为显示部分的显示板3502组装到预制洗浴单元3501中，使得洗浴者可以观看显示板3502。显示板3501具有显示信息的功能以及由洗浴者操纵的广告或娱乐设施的功能。

[0280] 用于设置以本发明显示装置作为显示部分的显示板的位置不限于预制洗浴单元3501的侧壁，如图35所示，可以通过改变显示板的形状而将显示板放置在任何位置，使得其可以结合成为镜子或浴缸的一部分。

[0281] 图36表示具有大显示部分的电视设施设置在建筑物中的实例。图36包括房屋3610、显示部分3611、作为操纵部分的遥控装置3612、话筒部分3613等。以本发明显示装置作为显示部分的显示板应用到显示部分3611的制造。图36中的电视设施组合到建筑物中，成为壁挂式电视设施，并且可以无需很大空间进行安装。

[0282] 虽然本实施例以柱状电话线杆、预制洗浴单元、建筑物的内部等为例进行了展示，但本发明不限于此，可以应用到能够组合显示装置的任何结构。通过采用具有本发明显示装置的显示板，可以实现显示板的尺寸减小及功耗降低，并且可以提供具有良好操作性能显示介质的运动物体。

[0283] 作为本发明的半导体装置，可以给出相机(例如摄像机、数码相机等)、护目镜显示器、导航系统、声频再现装置(如汽车音响、音响设施等)、电脑、游戏机、便携式信息终端(如移动电脑、移动电话、便携式游戏机、电子书等)、设置有记录介质的图像再现装置(具体地说是用于再现记录介质如数字视盘(DVD)，并具有用于显示再现图像的显示器的装置)。图38A到38D和图37表示半导体装置实例。

[0284] 图38A表示包括主体3801、显示部分3802、成像部分、操作键3804、快门3806等的数码相机。注意，图38A是从显示部分侧面看的视图，因而没有示出成像部分。通过采用本发明，可以提供一种具有高度可靠性及低功耗的数码相机。

[0285] 图38B表示包括主体3811、机壳3812、显示部分3813、键盘3814、外部连接部分3815、指示装置3816等的笔记本个人电脑。通过采用本发明，可以提供一种具有高度可靠性及低功耗的笔记本个人电脑。

[0286] 图38C表示一种配置有记录介质(如DVD播放器)的便携式图像再现装置，其包括主体3821、机壳3822、显示部分A3823、显示部分B3824、记录介质(如DVD)、阅读部分3825、操作键3826、话筒部分3827等。显示部分A3823主要显示图像数据，而显示部分B3824可以主要显示本文数据。注意，配置有记录介质的图像再现装置包括家庭游戏机等。通过采用本发明，可以提供一种具有高度可靠性及低功耗的图像再现装置。

[0287] 图38D表示一种包括机壳3831、支撑底座3832、显示部分3833、话筒3834、视频输入端3835等的显示装置。显示装置可以通过将按照前述实施模式中所示的制造方法形成的薄膜晶体管应用到显示部分3833和驱动电路来制得。注意，该显示装置包括所有的信息显示装置，如个人电脑、电视广播接收器和广告显示器。通过采用本发明，可以提供高可靠性且低功耗的大屏幕显示装置，如屏幕大小为22英寸到50英寸。

[0288] 此外，在图37所示的移动电话中，包含操作键3704、麦克风3705等的主体A3701通过铰链3710连接到包含显示板A3708、显示板B3709、话筒3706等的主体B3702，从而可以打开或折叠。显示板A3708和显示板B3709通过电路衬底3707组装到机壳3703中。显示板A3708和显示板B3709的像素部分布置成可以从形成在机壳3703中的开口窗观看。

[0289] 显示板A3708和显示板B3709的规格、如像素的数量可以根据移动电话3700的功能来设置。例如，可以结合显示板A3708和显示板B3709，使得显示板A3708用作主显示屏而显示板B3709用作副显示屏。

[0290] 通过采用本发明，可以提供具有高可靠性和低功耗的便携式信息终端。

[0291] 本实施模式的移动电话可以根据功能和用途变为各种模式。例如，带有相机的移动电话可以通过将成像传感器组装到铰链3710的一部分中而提供。或者，通过采用一种把操作键3704、显示板A3708和显示板B3709组装到一个机壳中的结构获得前述的工作效果。再或者，通过将本实施模式的结构应用到有多个显示部分的便携式信息终端，可以获得类似地效果。

[0292] 注意，本实施例可以自由地与本说明书中的其他实施模式或实施例结合。

[0293] 本发明是基于2005年10月18日提交于日本专利局的日本在先申请JP2005-303767，该申请的内容在此引为参考。