微结构体的测试方法以及微机械

摘要

微结构体的测试方法以及微机械本发明的目的在于提供一种微机械的测试方法，其中无接触地进行微机械的结构体的过程检测的测试、电特性的测试及机械特性的测试。本发明的测试方法如下：包括具有第一导电层、设置为与所述第一导电层平行的第二导电层、设置在所述第一导电层和第二导电层之间的牺牲层或具有空间部分的结构体、以及与连接到所述结构体的天线，通过所述天线向所述结构体以无线供给电力，检验出从所述天线中产生的电磁波作为所述结构体的特性。

权利要求

1.一种微结构体的制造方法，包括以下步骤：形成第一导电层；

在所述第一导电层上形成牺牲层；

在所述牺牲层上形成第二导电层；

去除所述牺牲层；

通过连接到所述微结构体的天线向所述微结构体无线地供给电力；

检验出所述天线产生的电磁波作为所述微结构体的特性，所述微结构体的特性为所述牺牲层是否被完全去除；以及在所述检验步骤中检验出所述牺牲层未被完全去除的情况下，修复所述微结构体中的与所述牺牲层有关的不良。

2.一种微结构体的制造方法，包括以下步骤：形成第一导电层；

在所述第一导电层上形成牺牲层；

在所述牺牲层上形成第二导电层；

去除所述牺牲层；

将所述微结构体连接到电源电路；

通过连接到所述微结构体及所述电源电路的天线向所述微结构体及所述电源电路无线地供给电力；

检验出所述天线产生的电磁波作为所述微结构体的特性，所述微结构体的特性为所述牺牲层是否被完全去除；以及在所述检验步骤中检验出所述牺牲层未被完全去除的情况下，修复所述微结构体中的与所述牺牲层有关的不良。

3.一种微结构体的制造方法，包括以下步骤：形成第一导电层；

在所述第一导电层上形成牺牲层；

在所述牺牲层上形成第二导电层；

去除所述牺牲层；

将所述微结构体连接到控制电路；

将所述控制电路连接到电源电路；

通过连接到所述微结构体、所述控制电路、以及所述电源电路中的至少一个的天线向所述微结构体、所述控制电路、以及所述电源电路无线地供给电力；

检验出所述天线产生的电磁波作为所述微结构体的特性，所述微结构体的特性为所述牺牲层是否被完全去除；以及在所述检验步骤中检验出所述牺牲层未被完全去除的情况下，修复所述微结构体中的与所述牺牲层有关的不良。

4.根据权利要求1至3中任一项所述的微结构体的制造方法，其中改变产生所述电力的电磁波的频率或强度，并且与所述电力的频率或强度的变化相关地检验出流入所述微结构体中的电流作为所述特性。

5.根据权利要求1至3中任一项所述的微结构体的制造方法，其中所述第一导电层和所述第二导电层平行地设置。

6.一种微结构体的制造方法，包括以下步骤：形成第一导电层；

在所述第一导电层上形成牺牲层；

在所述牺牲层上形成第二导电层；

去除所述牺牲层；

将第一天线连接到第一微结构体，所述第一微结构体包括所述第一导电层、所述第二导电层、以及设置在所述第一导电层和所述第二导电层之间的第一空间，且具有已知的特性；

将具有与所述第一微结构体相同的结构的第二微结构体连接到具有与所述第一天线相同的结构的第二天线；

通过所述第一天线向所述第一微结构体无线地供给电力；

检验出所述第一天线产生的电磁波作为所述第二微结构体的标准特性；

通过所述第二天线向所述第二微结构体无线地供给电力；

检验出所述第二天线产生的电磁波作为所述第二微结构体的特性，所述第二微结构体的特性为所述第二微结构体的所述牺牲层是否被完全去除；

通过比较检验出的所述第二微结构体的特性和所述第二微结构体的所述标准特性，来评价所述第二微结构体的特性；以及在所述评价步骤中评价出所述第二微结构体的所述牺牲层未被完全去除的情况下，修复所述第二微结构体中的与所述牺牲层有关的不良。

7.根据权利要求6所述的微结构体的制造方法，其中改变产生所述电力的电磁波的频率或强度，并且与所述电力的频率或强度的变化相关地检验出所述第一天线产生的电磁波的强度作为所述标准特性，以及与所述电力的频率或强度的变化相关地检验出所述第二天线产生的电磁波的强度作为所述特性。

8.根据权利要求6所述的微结构体的制造方法，其中所述第一微结构体和所述第二微结构体设置在同一衬底上。

9.根据权利要求6所述的微结构体的制造方法，其中所述第一微结构体和所述第二微结构体设置在不同衬底上。

10.根据权利要求6所述的微结构体的制造方法，其中所述第一空间是通过除去所述牺牲层而形成的区域。

11.根据权利要求6所述的微结构体的制造方法，其中所述第一导电层和所述第二导电层平行地设置。

说明书

微结构体的测试方法以及微机械

技术领域

[0001] 本发明涉及用表面微加工制造的微机械所具有的结构体的测试方法、以及适用该测试方法制造的微机械和结构体。

背景技术

[0002] 微机械还称作MEMS(Micro Electro Mechanical System；微机电系统)、MST(Micro System Technology；微系统技术)，是指将微小的机械结构体(称作微结构体、或简单地称作结构体)和电路融合到一起的综合系统。此外，微机械包括利用硅衬底的晶体各向异性制造结构体的体微加工、以及在各种衬底上层叠薄膜而制造立体结构体的表面微加工。不管制造这些中的哪一个，都以单片方式或封装方式集成具有某种功能的结构体和周边电路(电路)。在此，单片方式是指在同一衬底上制造具有半导体元件的电路及结构体，而封装方式是指将制造在不同衬底上的电路和结构体集成到一个封装中并形成为成品的方式。

[0003] 成品率降低的原因在通过表面微加工技术、或体微加工技术制造的结构体和通过现有的LSI技术制造的周边电路之间不同。因此，不管采用单片方式还是采用封装方式，兼具这些的微机械的成品率都是结构体的成品率和电路的成品率的积，所以难以提高生产率。

[0004] 尤其是，成品率低的是结构体一侧。它有各种原因，例如具有如下问题：不能将经过过程检测如膜厚度或蚀刻速度等的衬底返回到过程中，以必须要废弃；或者在一直到将结构体安装到成品之间的过程中难以评价结构体是否正常工作。为了解决这些问题，正在进行各种研究(例如参见专利文献1、2)。

[0005] [专利文献1]特开2005-43514号公报

[0006] [专利文献2]专利第3549105号公报

[0007] 专利文献1提出了一种器件的测定方法及测试方法，其中精度高地判定结构体是否因内应力而变形、或是否可以获得设计时设定的特性。此外，专利文献2提出了利用结构体的频率特性测试致动器的机械特性的方法。

[0008] 根据上述技术，可以使用显微镜观察或电特性测定等测试结构体，而不会测试后废弃衬底。然而，例如在上述专利文献1的测试中，对于测试图形进行测试，而不能测试要制造的结构体本身。此外，在上述专利文献2的测试中，仅仅在结构体的制造结束之后可以实施，以不能进行为了检测过程的测试。

[0009] 一般来说，为了对于制造在衬底上的结构体的全部进行过程检测的测试或电特性的测试而需要高度技术或高价装置，并且花费很长时间，这是因为其结构或机构很复杂，所以不容易实施。此外，电特性测定是使探头的针接触到衬底来进行的，与一般的半导体元件不同，破坏具有三维立体结构的结构体的危险很大。

[0010] 此外，当接触探头的针来测试时，接触部分的层剥落，垃圾落下，从而导致污染衬底。

[0011] 在一般的半导体元件制造过程中进行接触式测试的情况下，一定将衬底清洗后返回到过程中。然而，在具有空间部分即三维立体结构的微机械中，由于导致破坏其结构体所以不能清洗。

[0012] 此外，结构体所具有的空间部分通过蚀刻除去在结构层下的牺牲层来形成。在此，当结构层由不透明的材料形成(在大多情况下将金属用于结构层，因此是不透明)时，使用简单的部件如用光学显微镜等就不能测试牺牲层通过牺牲层蚀刻是否完全被除去。如果要进行测试，在进行牺牲层蚀刻后分断衬底，然后用SEM等观察其截面。然而，即使通过所述测试来明白牺牲层是否完全被除去，也不能将已经被分断的衬底返回到过程中。

[0013] 由这样的状况，在以封装方式集成结构体和周边电路的情况下，通过测试选择确实工作的周边电路，但是由于难以测试全结构体，所以在封装后是否工作的最终测试中才进行全数测试。这是大幅度地降低微机械的生产率的原因。

发明内容

[0014] 鉴于上述问题，本发明的目的在于提供一种测试方法，其中可以无接触地容易实施为了检测微机械的结构体的过程的测试、电特性的测试及机械特性的测试。此外，本发明的另一目的在于提供一种测试方法，其中使用为测试而设置的图形或电路对于全部结构体实施过程检测的测试、电特性的测试及机械特性的测试。

[0015] 涉及本发明的微结构的测试方法如下：连接包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的牺牲层或空间部分的结构体与天线而形成电路，通过天线给结构体无线地供给电力，检验出从天线中产生的电磁波作为结构体的特性。

[0016] 涉及本发明的另一微结构的测试方法如下：连接包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的牺牲层或空间部分的结构体与电源电路，连接结构体及电源电路与天线而形成电路，通过天线给结构体及电源电路无线地供给电力，检验出从天线中产生的电磁波作为结构体的特性。

[0017] 涉及本发明的另一微结构的测试方法如下：连接包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的牺牲层或空间部分的结构体与电源电路，连接结构体及电源电路与天线而形成电路，通过天线给结构体及电源电路无线地供给电力，检验出从天线中产生的电磁波作为结构体及电源电路的特性。

[0018] 涉及本发明的另一微结构的测试方法如下：连接包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的牺牲层或空间部分的结构体与控制电路，连接控制电路与电源电路，形成具有与结构体、控制电路及电源电路中的任何至少一个连接的天线的电路，通过天线给结构体、控制电路及电源电路无线地供给电力，检验出从天线中产生的电磁波作为结构体的特性。

[0019] 上述控制电路具备驱动器或译码器。

[0020] 上述电源电路具备升压电路。

[0021] 涉及本发明的另一微结构的测试方法如下：连接包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的牺牲层或空间部分的结构体与天线；连接第一导电层与第一垫；连接第二导电层与第二垫；从垫到结构体供给电力；检验出从天线中产生的电磁波的变化作为结构体的特性。

[0022] 涉及本发明的另一微结构的测试方法如下：连接包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的牺牲层或空间部分的结构体与天线，连接第一导电层与第一垫，连接第二导电层与第二垫，通过天线给所述结构体无线地供给电力，从第一垫及第二垫检验出施加到结构体的电压、或流入结构体中的电流作为所述结构体的特性。

[0023] 涉及本发明的另一微结构的测试方法如下：连接包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的牺牲层或空间部分的第一结构体与天线，具有与第一结构体相同的结构的第二结构体设置为与第一结构体邻接，通过天线给第一结构体无线地供给电力，检验出从天线中产生的电磁波作为第一结构体的特性，来评价第二结构体的特性。

[0024] 涉及本发明的另一微结构的测试方法如下：改变电力的频率或强度，有关于频率的变化或强度地检验出从天线中产生的电磁波的强度作为特性。

[0025] 涉及本发明的另一微结构的测试方法如下：在包括第一导电层、第二导电层、以及设置在所述第一导电层和所述第二导电层之间的牺牲层或空间部分的结构体中，连接第一导电层与第一垫，连接第二导电层与第二垫，从第一垫及第二垫给结构体供给电力，检验出流入结构体中的电流作为结构体的特性。

[0026] 涉及本发明的另一微结构的测试方法如下：连接包括第一导电层、第二导电层、以及设置在所述第一导电层和所述第二导电层之间的牺牲层或空间部分并其特性为已知的第一结构体与第一天线，连接具有与第一结构体相同的结构的第二结构体与具有与第一天线相同的结构的第二天线，通过第一天线给第一结构体无线地供给电力，检验出从第一天线中产生的电磁波作为第二结构体的标准特性，通过第二天线给第二结构体无线地供给电力，检验出从第二天线中产生的电磁波作为第二结构体的特性，通过比较被检验出了的第二结构体的特性和所述标准特性，评价第二结构体的特性。

[0027] 涉及上述本发明的微结构的测试方法例如如下：改变电力的频率，有关于频率的变化地检验出从第一天线及第二天线中产生的电磁波的强度作为特性。

[0028] 涉及上述本发明的微结构的测试方法如下：空间部分是通过除去牺牲层来形成的，所述牺牲层的除去通过蚀刻来进行，在本说明书中将该步骤称为牺牲层蚀刻。

[0029] 在涉及上述本发明的微结构的测试方法中，第一结构体和第二结构体可以设置在同一衬底上。

[0030] 在涉及上述本发明的微结构的测试方法中，第一结构体和第二结构体可以设置在不同衬底上。

[0031] 在涉及本发明的另一微结构的测试方法中，特性是牺牲层的厚度、施加到牺牲层的应力、空间部分的高度(即，第一导电层和第二导电层之间的距离)、结构体的弹簧常数、结构体的谐振频率、结构体的驱动电压、或是否存在所述牺牲层。此外，通过组合其测定结果，可以获得结构层的内应力。再者，在本发明中，第一导电层和第二导电层优选设置为平行。

[0032] 在本发明中，改变电力的强度，有关于电力的强度地检验出从天线中产生的电磁波的强度作为特性。

[0033] 在本发明中，改变电力的频率，有关于频率的变化地检验出从天线中产生的电磁波的变化，根据电磁波的强度最大的频率评价牺牲层的厚度。

[0034] 在本发明中，结构体形成在具有绝缘表面的衬底上。

[0035] 涉及本发明的微机械是具有适用上述微结构的测试方法中的任何一个来测试了的微结构和与该微结构连接的电路的微机械。

[0036] 涉及本发明的微机械包括形成在衬底上的第一导电层、以及与第一导电层平行地设置的第二导电层，第一导电层和第二导电层中的至少一个与被断线了的布线连接。

[0037] 在本发明中，第一导电层形成在具有绝缘性的衬底上。

[0038] 在本发明中，具有绝缘性的衬底是玻璃衬底或塑料衬底。

[0039] 第一导电层和第二导电层设置为彼此平行。再者，在本说明书中，平行包含稍微错开的状态，即错开±5°左右的状态。

[0040] 涉及本发明的微机械如下：在衬底上具有第一导电层、设置为与第一导电层平行的第二导电层、连接到与第一导电层相同节点(node)的第一布线、或连接到与第二导电层相同节点的第二布线，衬底被分断为切断第一布线或第二布线。换言之，衬底的侧面和第一布线或第二布线的截面大概一致。像这样，通过保持布线被切断的状态，可以省略除去布线的步骤。

[0041] 在本发明中，微机械包括其内部具有空间部分且具有三维立体结构的结构体(也称为微结构)、以及用于控制该结构体且检验出从结构体的输出的电路。并且，结构体具有夹着空间部分相对且平行的两个电极，其中一个是固定在衬底而不会可动的固定电极(在本说明书中是第一导电层)，另一个是可移动的可动电极(在本说明书中是第二导电层)。此外，可移动的第二导电层有可能形成为单层，然而在很多情况下，在该第二导电层上层叠绝缘层等而构成可移动的层。在本说明书中，将所述层叠第二导电层和绝缘层而形成的可移动的层记载为结构层。

[0042] 在本发明中，通过设置连接天线和结构体而成的测试电路，可以无接触地测试制造途中或制造后的微机械。由此，实施者可以容易测试，而不需要在例如使探头的针接触的测试中的测试时的位置精密度。此外，在对于多个项目或多个衬底进行测试的情况下，由于不需要为确定针的位置而花费的时间，所以可以缩短测试时间且提高生产率。此外，还可以降低因针的接触而破坏具有空间部分的三维立体结构的结构体的危险性，并且可以消除因针的接触的衬底污染。

[0043] 此外，由于可以无接触地测试膜厚度和工作特性等，所以在测试之后可以将衬底返回到过程中。由此，不需要在每一次测试分断衬底并废弃，可以提高生产率。

[0044] 此外，通过检验出基于供给电力和频率的变化，可以测试在不透明的层之下的状态，例如在结构层下的牺牲层的厚度、牺牲层蚀刻的进展状态、空间部分的高度等。此外，由于测试电路包括具有天线的无线通信电路和控制电路等，所以可以测试结构体的各种动特性或静特性如结构层的内应力、结构层的弹簧常数、结构层的谐振频率、结构体的驱动电压等。

[0045] 通过适用本发明的测试方法，在制造微机械的途中，优选在蚀刻牺牲层之前或分断衬底之前，可以测试结构体的特性。由此，当发现不良时可以修复的比率升高，并且可以提高生产率。

[0046] 此外，由于使用MEMS技术与构成测试电路的结构体一起可以制造天线等的部分，所以可以同时形成高灵敏度的无线通信电路，以提高测试精度。

附图说明

[0047] 图1A和1B是描述本发明的微机械的测定方法的图；

[0048] 图2是描述牺牲层蚀刻时产生的不良的图；

[0049] 图3A和3B是描述测试电路的应答例子的图；

[0050] 图4是描述测试电路的应答例子的图；

[0051] 图5A至5D是描述本发明的微机械的图；

[0052] 图6是描述测试电路的应答例子的图；

[0053] 图7A至7C是描述本发明的微机械的测定方法的图；

[0054] 图8A至8C是描述本发明的微机械的测定方法的图；

[0055] 图9A和9B是描述电源电路的图；

[0056] 图10A至10C是描述本发明的微机械的测定方法的图；

[0057] 图11A至11C是描述本发明的微机械的测定方法的图；

[0058] 图12A和12B是描述本发明的微机械的测定方法的图；

[0059] 图13是描述制造本发明的微机械的流程图；

[0060] 图14A至14C是描述本发明的微机械的一个流程例子；

[0061] 图15A至15D是描述本发明的微机械的一个流程例子；

[0062] 图16A和16B是描述本发明的微机械的一个流程例子；

[0063] 图17A至17C是描述制造本发明的结构体的方法的图；

[0064] 图18A和18B是描述制造本发明的结构体的方法的图；

[0065] 图19A和19B是描述制造本发明的微机械的方法的图；以及

[0066] 图20A至20C是描述制造本发明的微机械的方法的图。

具体实施方式

[0067] 下面，参照附图对于本发明的实施方式进行说明。注意，本发明不局限于以下说明。这是因为所属领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下将说明的实施方式所记载的内容中。此外，在参照附图说明本发明的结构中，表示相同部分的附图标记有时在不同附图中共同使用。

[0068] 实施方式1

[0069] 在本实施方式中，对于本发明的微机械的测试方法、以及为进行该测试而设置的电路。在本发明的微机械的测试方法中，设置连接测试对象即构成微机械的结构体和天线而成的电路，使用电磁波无线地测试。在本说明书中，将为测试而设置的所述电路记载为测试电路。

[0070] 图1A示出了测试器件101和测试电路102。测试器件101包括：用于测定人又操作又输出测定结果的输入输出接口103；用于与测定项目对应地控制无线通信的控制电路104；以及用于与测试电路102通信的无线电路105。无线电路105包括可变电阻和可变电容器等，还包括：可以改变要输出的电力大小和频率等的可变电源；以及天线106，并且通过由控制电路104控制而从天线106辐射对应于测定项目的频率和电力的电磁波。

[0071] 测试电路102在衬底107上包括天线108、以及作为测试对象的测试元件即构成微机械的结构体109。并且，测试电路102接收从测试器件101辐射的电磁波，由产生在天线108中的感应电动势向结构体109供给电力。

[0072] 当改变从测试器件101的天线106辐射的电磁波的频率或电力等时，流入到测试电路102中的电流对应于结构体109的特性产生变化，而在测试电路102的天线108中产生对应于所述电流的变化的电磁波。因此，在涉及本发明的测试方法中，测试器件101的天线106通过接收所述电磁波，可以无接触地测试结构体109的特性。

[0073] 图1B示出了由电等效电路表示测试器件的一部分(无线电路)及测试电路的附图。测试器件101可以表示为串联谐振电路，所述串联谐振电路由控制电路104、电容值C1的电容器110、电阻值R1的电阻器111及感应系数L1的天线106串联连接。在所述电路中，通过由控制电路104控制而施加电压V，电流i1流过。在此，当改变要施加的电压或频率时，天线106可以辐射与流入电路中的电流的大小成比例的强度及与电流的时间变化成比例的频率的电磁波。

[0074] 另一方面，测试电路102可以表示为闭合电路，所述闭合电路由电阻值R2的电阻器112、感应系数L2的天线108及阻抗Z2的结构体109连接。此外，测试器件的天线106及测试电路的天线108具有互感系数M，并且当测试电路的天线108接收从测试器件的天线106辐射的电磁波时，与互感系数M和流入天线106的电流i1的时间变化的积成比例的感应电动势u2产生在测试电路的天线108中，而电流i2流过在闭合电路中。

[0075] 在此，自感系数L1、L2及互感系数M是根据线圈的几何形状、尺寸、介质等确定的固有值。此外，测试器件101的电容器110所具有的电容值C1、电阻器111所具有的电阻值R1、以及天线106的感应系数L1都是已知的，而施加到测试器件的天线106的电压V及流入的电流i1都是可以测定的量。并且，流入到测试电路102的电流i2反映测试电路、尤其是结构体109的特性，天线108产生与电流i2的大小及时间变化成比例的电磁波。从而，通过设计并制造为测试电路102的天线108的感应系数L2及电阻器112的电阻值R2分别具有某种值，来可以获得结构体109的阻抗Z2。

[0076] 将参照图3A和3B描述测试器件的天线106辐射的电磁波和产生在测试电路的天线108中的电磁波的关系。图3A示出了从测试器件辐射的电磁波的频率和产生在测试电路的天线中的电磁波的强度的关系(在附图中，横轴和纵轴分别表示频率和强度)。例如，在结构体109具有电容阻抗的情况下，测试电路是由电阻器、电感器及电容器连接的谐振电路。从而，如图3A所示，输出强度的峰值在特定的频率f处的电磁波，所述特定的频率f是根据电阻值、感应系数、以及电容值而确定的。像这样，通过改变从测试器件101辐射的电磁波的频率，可以获得基于所述频率的测试电路的特性113。例如，在制造天线106并使天线106的感应系数L为L＝10μH，并且制造结构体109并使结构体的电容阻抗大约为500pF左右的情况下，谐振频率f0为f0＝2.25GHz。

[0077] 此外，图3B示出了测试器件101的天线106辐射的电磁波的强度和产生在测试电路102的天线108中的电磁波的强度的关系(在附图中，横轴和纵轴分别表示来自测试器件的电磁波的强度和来自测试电路的电磁波的强度)。例如，在结构体109具有电阻阻抗的情况下，测试电路是由电阻器及电感器连接的谐振电路。在此，当从测试器件101辐射以某种特定频率改变强度的电磁波时，流入到测试电路中的电流的大小产生变化。从而，如图3B所示，测试电路输出与所述电流值成比例的强度的电磁波。像这样，通过改变从测试器件辐射的电磁波的电力，产生于测试电路中的电压及流入的电流发生变化，由此可以获得测试电路的特性114。

[0078] 在此，通过设计并制造为测试电路102的天线108的感应系数L2及电阻器112的电阻值R2都具有某种值，上述测试电路的特性成为反映结构体的特性的。从而，通过制造对应于测定项目的测试电路并供给合适于目的的电力，可以无接触地测试结构体的特性如在制造结构体的途中形成的牺牲层的膜厚度、结构体的空间部分的高度、结构层的膜应力、结构层的弹簧常数、结构层的谐振频率、以及结构体的驱动电压等。

[0079] 此外，根据通过上述测定而获得了的测定结果进行各种运算、抽出涉及结构体的特性的参数，并且根据所述参数是否在基于规格确定的范围内，可以评价结构体的特性。

[0080] 此外，使用上述测试电路的结构体特性的测试也可以通过与特性为已知并标准的结构体的测定结果比较进行，而不是根据测定结果获得结构体的特性本身。就是说，通过上述方法测定具有特性如膜厚度和驱动电压等为已知的结构体的测试电路。接着，以相同的条件测定具有特性为未知的结构体的测试电路，然后比较其结果和所述具有已知特性的结构体的测定结果，来可以评价未知特性的结构体的特性。

[0081] 将参照图4描述所述测试方法的示例。在此将描述结构体109具有电容阻抗，并且其电容值反映测试对象的结构体特性的情况作为一例。首先，对于测试对象的具有特性为已知的结构体的测试电路进行测试。由于结构体的阻抗为电容性的，测试电路为串联谐振电路，所以通过从测试器件供给强度为一定而频率产生变化的电力并接收从测试电路的输出，来进行测试。如图4所示，当横轴和纵轴分别表示测试器件辐射的电磁波的频率和测试电路输出的电磁波的强度时，可以获得强度在特定频率f处为最大值的频率特性115的结果。以所述结果为标准频率特性115的测定结果。

[0082] 此外，也可以基于所述频率特性115的测定结果设定测定测试对象的特性为未知的结构体而得到的结果会存在的允许范围。例如，如图4的虚线所示，可以根据由上述测定而获得的谐振频率f向正及负的方向设定预定范围，以将此为谐振频率的允许范围。另外，也可以设定输出18强度和谐振的Q值等的允许范围。作为所述允许范围，优选选择为了评价测试对象的结构体特性而最合适的范围，并且根据工作规格的范围而设定。

[0083] 接下来，以相同条件测定测试对象的具有特性为未知的结构体的测试电路。例如，如图4中由双点划线表示的频率特性116，当获得了与标准的频率特性115的测定结果类似的结果时，可以评价为所述结构体具有与上面测定的结构体相同的特性。此外，当预定变数在上面设定的允许范围内时，可以评价为所述结构体具有与上面测定的结构体相同的特性。

[0084] 此外，如图4中由点划线表示的频率特性117，当其测定结果与标准的测定结果完全不同，并且其强度的最大值在上面设定的允许范围以外时，可以评价为所述结构体具有与上面测定的结构体完全不同的特性。此外，如图4中由点划线表示的频率特性118，当虽然其最大值在允许范围内，但是其曲线具有两个或更多的极大时，可以评价为特性不同。

[0085] 像这样，通过使用相同条件的测试电路测试特性为已知的结构体和特性为未知的结构体，然后比较这些结果，可以进行关于特性为未知的结构体的评价。在此，在进行结构体的优良或不良的评价的情况下，使用具有评价为优良品的特性的结构体作为具有已知特性且为评价的标准的结构体。并且，优选通过与所述优良品的标准结果比较，进行优良或不良的评价。如上那样的通过比较结果的测试方法可以有效地适用于根据测试电路输出的电磁波难以直接获得结构体的特性的情况等。

[0086] 如上所示，通过适用本发明，可以无接触地测试制造途中以及制造后的结构体的特性。由此，实施者可以容易测试，而不需要在例如使探头的针接触的测试中的测试时的位置精密度。此外，在对于多个项目或多个衬底进行测试的情况下，由于不需要为确定针的位置而花费的时间，所以可以缩短测试时间且提高生产率。此外，还可以降低因针的接触而破坏具有空间部分的三维立体结构的结构体的危险性。

[0087] 此外，由于可以无接触地测试膜厚度和工作特性等，所以在测试之后可以将衬底返回到过程中。由此，不需要在每一次测试分断并废弃衬底，可以提高生产率。

[0088] 此外，通过检验出基于供给电力的强度和频率的变化，可以测试结构体的各种动特性、静特性、或这两个特性。

[0089] 通过适用本发明的测试方法，在制造微机械的途中，优选在蚀刻牺牲层之前或分断衬底之前，可以测试结构体的特性。由此，当发现不良时可以修复的比率升高，并且可以提高生产率。

[0090] 此外，通过与标准的结构体的测定结果比较，可以有效地适用于通过测试而判断优良或不良而不需要获得具体值的情况，或当从测试电路输出的电磁波难以直接获得结构体的特性时等。

[0091] 实施方式2

[0092] 在本实施方式中，将说明适用上述实施方式所说明的测试方法，无接触地测定膜厚度的方法的例子。

[0093] 在表面微加工中，首先在衬底上形成牺牲层，在其上形成结构层。然后，通过除去牺牲层，来制造结构层的一部分从衬底离开并被支撑的结构体及具有该结构体的微机械。在此，将成为结构体的可动部分的层在本说明书中记载为结构层。此外，将为了形成所述结构层可动的区域即空间而之后通过蚀刻除去的层记载为牺牲层。此外，将所述蚀刻称作牺牲层蚀刻。在要想做成空间部分的区域形成牺牲层。牺牲层是用于通过牺牲层蚀刻被除去从而从衬底分离结构层的同时，形成空间部分时非常重要的层。然而，由于牺牲层被除去，所以在很多情况下，成品方式的结构体和微机械没有牺牲层。

[0094] 像这样，由于牺牲层的厚度及除去牺牲层来形成的空间的高度(从衬底到结构层的距离)影响到结构体的工作特性，所以这些厚度的控制及测定非常重要。

[0095] 在本实施方式中，将说明无接触地测试牺牲层的膜厚度和除去牺牲层之后形成的空间部分的高度的方法。

[0096] 使用上述实施方式中所说明的测试电路来测试。所述测试电路具有的结构体的截面图表示于图5A至5C，其俯视图表示于图5D。再者，图5D是在蚀刻牺牲层之前的俯视图，沿点A-A’的截面图与图5A彼此对应。通过适用制造一般的半导体元件的过程来可以制造结构体。首先，如图5A所示，在衬底201上形成第一导电层202，在其上形成牺牲层203，还在其上形成第二导电层204。在此，作为衬底201一般使用硅衬底，然而也可以使用玻璃衬底、塑料衬底、金属衬底等。在使用金属衬底等的情况下，优选进行表面处理如形成绝缘膜等。此外，例如通过在塑料衬底上形成结构体，可以形成轻量且具有柔性的薄型微机械。此外，也可以通过研磨并薄化硅衬底、玻璃衬底及金属衬底，形成薄型微机械。

[0097] 此外，第一导电层202及第二导电层204由具有导电性的物质形成，而牺牲层203由相对介电常数为ε的绝缘性的物质形成。第一导电层202及第二导电层204的膜厚度例如为100至700nm(包括100nm和700nm)(例如400nm)。

[0098] 此外，如图5B所示，也可以在牺牲层203上形成第二导电层204及具有绝缘性的层205，然后通过加工来形成结构体。然后，如图5C所示，通过蚀刻除去牺牲层203形成空间部分206，来形成最终结构体。

[0099] 在此，将举出分别用于第一导电层202、第二导电层204、牺牲层203、以及具有绝缘性的层205的材料的例子。通过溅射法使用金属如铝、钨、钽、钛、金、铷等；这些金属的氮化物或氧化物；或以上述金属为主要成分的合金形成第一导电层202及第二导电层204。此外，当进行牺牲层蚀刻时使用氟酸作为蚀刻剂的情况下，牺牲层203可以由磷玻璃(PSG)或硅氧化物形成，具有绝缘性的层205可以由具有多晶结构的硅形成。此外，在使用过氧化氢氨水作为蚀刻剂的情况下，牺牲层203和具有绝缘性的层205分别可以由钨(W)和氧化硅形成。

[0100] 再者，可以适用湿式蚀刻法或干式蚀刻法而除去牺牲层203。通过除去牺牲层203，形成空间部分206。

[0101] 在本说明书中，将牺牲层蚀刻之前的结构体和牺牲层蚀刻之后的结构体都记载为‘结构体’，然而由于用于构成微机械的结构体是通过牺牲层蚀刻而具有空间部分的结构体，所以在此记载为最终结构体。此外，图5C的结构体是将牺牲层蚀刻适用于图5B的结构体的结构体。

[0102] 上述制造结构体的过程是最简单的例子。因此，例如可以在衬底上形成作为基底的保护层，在其上形成第一导电层。通过在衬底上形成保护层，又可以防止结构体由衬底污染，又可以缓和形成在衬底上的其他层的内应力。作为保护层，可以使用氧化硅、氮化硅、含有氧的氮化硅(也称作氮氧化硅)、含有氮的氧化硅(也称作氧氮化硅)等。再者，作为保护层，使用上面举出的材料可以形成为叠层结构。为保护层，例如通过等离体CVD法形成膜厚度为50至200nm(包括50nm200nm)(优选为100至150nm(包括100nm和150nm))的含有氮的氧化硅。

[0103] 此外，也可以在第一导电层202上形成用作保护层的层，在其上形成牺牲层203。再者，可以在第二导电层204上下形成用作保护层的层，并且每个层如导电层和绝缘层等也可以形成为单层或叠层。通过在第一导电层202上并第二导电层204下形成保护层，可以防止牺牲层蚀刻时的导电层表面的退化。此外，通过用第二导电层和保护层的叠层形成结构层，可以又缓和结构层的内应力，又任意控制结构层的硬度。

[0104] 在很多情况下，在工作的需要上，结构体通过顺序层叠固定在衬底201上并不会可动的固定电极(第一导电层)、牺牲层、作为结构层可动的可动电极(第二导电层)而构成。在本发明中，利用所述结构体测定牺牲层的膜厚度。在此，固定电极、可动电极分别表示该电极固定在衬底等的状态、机械性可动的状态，并不包含施加到该电极的电位是恒定等的意思。

[0105] 此外，如图5D所示的例子，第一导电层202、牺牲层203、第二导电层204形成为彼此重叠，并且第一导电层202和第二导电层204重叠的部分207的面积S是当设计时已知的。

[0106] 如上述那样形成的结构体可以视为平行平板电容器，在该平行平板电容器中第一导电层和第二导电层相对，绝缘体夹在其中。因此，将天线和结构体连接为闭合电路而成的测试电路成为夹着电阻器连接电感器和电容器而成的谐振电路。在此，电阻是由用于连接天线和结构体的布线而产生的寄生电阻。

[0107] 天线制造为具有感应系数L，该感应系数L以某种频率与当设计时预测的结构体的电容值谐振。此外，寄生电阻的电阻值R可以根据布线材料固有的电阻率及布线截面面积和长度而获得。

[0108] 当从测试器件向这样制造了的测试电路辐射电磁波时，天线的两端处产生感应电压V。在此，当改变所述电磁波的频率时，在由天线、电阻器及电容器(结构体)构成的测试电路谐振的频率f0处产生最大的吸收，从而流入测试电路内的电流i成为最大。

[0109] 图6示出了流入上面所说明的测试电路内的电流i的频率特性。由于测试电路是由电感器、电容器、电阻器构成的谐振电路，电流i表示为具有以某种频率为中心的峰值的曲线。在牺牲层蚀刻之前的电流的频率特性208中，如图6所示，电流值具有以频率f0为中心的峰值。

[0110] 测试电路的天线产生与流入测试电路内的电流i的时间变化成比例的电磁波，然后测试器件接收该电磁波，以可以获得流入测试电路内的电流的频率特性。

[0111] 在此，测试电路的谐振频率f0可以表示为公式1。此外，结构体的电容C可以表示为公式2。

[0112] [公式1]

[0113]

[0114] [公式2]

[0115]

[0116] 像这样，测试电路的谐振频率f0根据感应系数L、电阻R及结构体的电容C来确定。感应系数L、电阻R、两个导电层的重叠面积S、牺牲层的相对介电常数ε当设计时及制造时都是已知的。因此，可以根据测试电路的谐振频率f0获得牺牲层的膜厚度。所述方法可以适用于图5A、5B所示的双方结构体。

[0117] 接下来，在通过牺牲层蚀刻来除去牺牲层之后，还可以同样测定谐振频率。以此时的谐振频率为f1，通过根据公式1、公式2测定频率f1，可以获得空间的高度，即两个导电层之间的距离。

[0118] 图6示出了牺牲层蚀刻之后的测试电路的电流i的频率特性209。牺牲层蚀刻之后的电流的频率特性209如图所示，电流值具有以频率f1为中心的峰值。由于在牺牲层蚀刻之后空间部分的相对介电常数可以接近于1，所以在牺牲层蚀刻之前和之后两个导电层之间的距离相同的情况下，测试电路的谐振频率可以表示于公式3。

[0119] [公式3]

[0120]

[0121] 然而，在牺牲层蚀刻之前牺牲层的膜厚度为d而牺牲层蚀刻之后两个导电层之间的距离变为d±Δd的情况下，谐振频率表示为公式4(以此时的共振频率为f2)。

[0122] [公式4]

[0123]

[0124] 从而，如图6所示，在流入测试电路的电流的频率特性210中，频率在f1向负一侧或正一侧错开的f2处具有峰值。

[0125] 通过如上所述那样适用本发明，在牺牲层蚀刻之前和之后使用同一测试电路可以测试牺牲层的膜厚度及空间部分的高度。并且，通过比较这些的测试结果，可以对于每一步骤评价结构体的特性。此外，当在牺牲层蚀刻之前和之后测试同一结构体，例如比较其结果而牺牲层的厚度和空间的高度不同时，可以检验出结构层的弯曲，因此可以评价结构层的特性如内应力和弹簧常数等。

[0126] 在此，在牺牲层由具有导电性的材料形成的情况下，不能将牺牲层蚀刻之前的结构体视为电容器，因此不能使用上述方法。然而，在将所述结构体视为电阻元件的情况下，测试电路成为连接电感器和电阻器的谐振电路，因此使用与上述不同的方法可以无接触地测定膜厚度。在此，结构体的电阻值反映牺牲层的膜厚度，因此，通过获得结构体的电流电压特性可以测试膜厚度。

[0127] 与上述情况同样，形成结构体的两个导电层的重叠面积S、牺牲层的电阻率ρ当设计时及制造时都是已知的。测试器件向所述测试电路辐射频率为一定而输出强度产生变化的电磁波。并且，根据对应于所述输出强度的变化的测试电路的应答获得结构体的电阻值，从而可以获得牺牲层的膜厚度。在此，为了提高测试精度，测试器件辐射的电磁波的频率优选为测试电路的谐振频率。

[0128] 此外，如上述实施方式所说明，也可以通过与使用标准的结构体的测定结果比较而进行使用上述测试电路的结构体特性的评价。例如，以某种条件测定具有已知的膜厚度的结构体。然后，以相同的条件测定要测试的结构体，并且比较其结果和所述已知的结构体的测定结果，以可以评价。

[0129] 表面微机械通过在衬底上形成薄膜、加工来制造，该薄膜当形成在不同的材料上时产生内应力。并且，通过进行牺牲层蚀刻，形成结构体的薄膜由于邻接的膜(牺牲层)被除去而内应力被释放，所以与衬底不接触的部分变形为凹或凸。像这样，当形成结构体的膜变形时，空间的高度产生变化，由此结构体的特性大幅度地改变。因此，通过测定所述空间的高度，又可概算结构体的特性，又可判断结构体的优良或不良。

[0130] 如本发明那样，通过无接触地测定结构体，可以容易评价结构体而不需要破坏结构体。进一步地，通过根据电磁波的强度、频率特性测试结构体的特性，可以测试用显微镜不能看到的状态，例如在金属膜下的膜的厚度等。在测定存在这样不透明的膜的下面的膜厚度的情况下，一般分断衬底并观察其截面来测定膜厚度。然而，通过适用本发明，可以容易测定，并且在测试之后可以将衬底返回到过程中。由此，不需要废弃，可以提高生产率。

[0131] 通过如上那样适用本发明，在牺牲层蚀刻之前和之后使用同一测试电路可以测试牺牲层的膜厚度及空间部分的高度，因此可以对于每一步骤评价结构体特性。由此，通过在牺牲层蚀刻之前或分割之前测试过程，可以提高当发现不良时能够修复的比率和生产率。此外，当在牺牲层蚀刻之前和之后测试同一结构体并比较其结果，可以评价形成结构层的层的特性(应力等)。

[0132] 再者，本实施方式可以自由组合上述实施方式而实施。

[0133] 实施方式3

[0134] 在本实施方式中，关于上述实施方式中所说明的测试方法，将说明不同的测试电路的结构、以及使用该电路的测试方法的例子。本发明的测试方法也可以适用于图7A至7C所示的测试电路。

[0135] 图7A和7B所示的测试电路由天线301、结构体302及测定垫303构成。此外，测试电路具有的布线电阻表示为电阻器304。图7C由结构体302和测定垫303构成。在所述测试电路中，天线和结构体连接为闭合电路，与构成结构体的导电层相同的节点上连接有垫。所述垫的连接位置及其数目可以根据测定对象来确定。

[0136] 在使用所述测试电路的情况下，使探头的针接触到垫并供给电力，并且接收从天线发生的电磁波，来可以测试结构体的特性。与此相反，也可以从测试器件通过天线301向测试电路无线地供给电力，使探头的针接触到垫，来测定流入结构体的电流和要施加的电压。

[0137] 在此，将说明适用后者的方法测定牺牲层的膜厚度的方法的例子。图7A至7C的测试电路具有图5B所示的结构体，还具有连接到结构体的与第一导电层相同的节点及第二导电层相同的节点的两个垫。当从测试器件向所述测试电路辐射电磁波时，天线301处产生感应电压。在此，如果改变所述电磁波的频率，则在测试电路的谐振频率产生最大的吸收，要产生的感应电压也成为最大。在此，使探头的针接触到垫，测定要施加到结构体的电压的频率特性，从而可以获得测试电路的谐振频率。如上述实施方式2所示，可以根据所述谐振频率评价牺牲层的膜厚度。

[0138] 进一步，通过在牺牲层蚀刻之前和之后进行上述测定，比较牺牲层的膜厚度及结构体所具有的空间的高度(两个导电层之间的距离)，从而可以评价形成结构层的层的特性(应力等)。在此，如上述实施方式说明，结构体所具有的空间通过除去第一导电层和第二导电层之间的牺牲层来形成。

[0139] 此外，在对于测试电路施加交流电压及标准的电压(例如接地电压、恒定电压等)来进行测试的情况下，可以适用图7B所示的测试电路。图7B的测试电路具有天线、结构体、以及连接到结构体的一部分的一个垫。例如，可以通过垫对于结构体的第一电极供给某种一定的电压，并且通过天线供给电力。通过进行这样的操作来可以获得结构体的机械谐振频率。因此，也可以获得牺牲层由牺牲层蚀刻是否完全除去、结构层的膜应力、或弹簧常数等的特性。这是因为如上特性依赖于结构体的机械谐振频率。

[0140] 此外，也可以使用图7C所示的测试电路以接触的方式测试牺牲层的膜厚度、牺牲层是否被除去。图7C的测试电路包括：结构体；连接到与结构体的第一导电层相同的节点的垫；以及连接到与结构体的第二导电层相同的节点的垫。并且，从垫向如上测试电路供给交流的电力，测定频率依赖性和强度依赖性，来可以测试。

[0141] 如上那样，通过将上述测试方法适用于图5A至5D所示的结构体，可以进行检测过程的测试而不需要分断衬底后用SEM(ScanningElectron Microscope；扫描电子显微镜)观察且不需要破坏衬底。此外，由于将进行所述测试之后的衬底可以返回到过程中，所以可以提高生产率。

[0142] 此外，如上述实施方式所说明，也可以通过比较使用标准的结构体的测定结果来评价图5A至5D所示的使用上述测试电路的结构体的特性。例如，在根据电压的频率依赖性不容易获得膜厚度的情况下，用上述方法测定具有已知的膜厚度的结构体。然后，以相同的条件测定要测试的结构体，并且比较其结果和所述已知的结构体的测定结果，以可以评价。

[0143] 像这样，通过根据电磁波的强度、频率特性测试结构体的特性，可以测试用显微镜不能看到的状态，例如设置在金属膜下的膜的厚度等。此外，通过在牺牲层蚀刻之前或分割之前测试过程，可以提高当发现不良时能够修复的比率和生产率。

[0144] 再者，本实施方式可以自由组合上述实施方式而实施。

[0145] 实施方式4

[0146] 在本实施方式中，将说明使用具有电源电路的测试电路而进行的微机械的测试方法。电源电路具有由交流电压生成恒定电压的功能，并且可以给结构体供给恒定电压的电力，因此，如果测试电路具有电源电路，则可以测定各种结构体的特性。

[0147] 图8A至8C示出了能适用于测试电路的结构例子。图8A的测试电路具有天线401、电容器402、结构体403、电源电路404、以及开关元件405。在此，开关元件是指具有输入终端、输出终端、控制电极的三终端元件例如晶体管等，并且是指由控制电极可以控制是否连接输入终端和输出终端(ON或OFF)的元件。再者，可以使用薄膜晶体管作为开关元件。薄膜晶体管可以为顶部栅极型和底部栅极型的任何一种。

[0148] 结构体403根据其形状可以为各种结构，然而在此采用具有两个输入终端420、421、以及一个输出终端422的结构作为一例。此外，电源电路404具有一个输入终端409、以及两个输出终端410、411。在测试电路中，天线401、电容器402、以及开关元件405彼此连接为闭合电路，电容器402和开关元件405都与电源电路404的输入终端409连接，并且开关元件405的控制电极(当开关元件是晶体管时，相当于栅电极)和结构体403的输出终端422连接。

[0149] 在所述测试电路中，天线401及电容器402以特定谐振频率吸收从测试器件辐射的电磁波，来产生很大的感应电动势。该感应电动势被供给到电源电路404的输入终端409。电源电路整流所述电力，来生成标准的恒定电压、以及比该标准电压高的恒定电压。在此，标准电压是指在测试电路内的标准电压，一般称作接地电压(grounding)等，然而在本说明书中，记载该电压为标准电压。此外，在本说明书中，记载电源电路所生成的比所述标准电压高的恒定电压为电源电压。就是说，电源电路生成电源电压及标准电压，从输出终端
410和从输出终端411分别输出电源电压和标准电压，并且给包括结构体403的测试电路整体供给这些电压。

[0150] 结构体403由从电源电路404供给的电力来工作，并且给开关元件405输出对应于工作特性的输出(电压变化)。开关元件405根据结构体403的输出来开关(ON/OFF)，使得随着天线401及电容器402的阻抗产生变化，天线输出反映结构体的工作特性的电磁波。通过用测试器件接收从所述天线输出的电磁波，来可以评价结构体403的特性。

[0151] 此外，如图8B所示，测试电路可以具有天线401、电容器402、电源电路404及结构体403。就是说，测试电路不具有开关元件，并且电源电路的输入终端409通过电容器402与天线401连接。而且，与上述同样，电源电路404生成电源电压及标准电压，从输出终端410和从输出终端411分别输出电源电压和标准电压，供给到结构体403。此外，电源电路
404的输出终端411与不连接有电容器402一侧的天线的一端连接。

[0152] 图8A所示的测试电路为根据开关元件的ON/OFF输出对应于结构体的工作特性的电磁波的结构，这可适用于从结构体的输出为数字的情况。例如，可以适用于结构体具有开关的功能，并测试其ON/OFF特性的情况。另一方面，在图8B所示的测试电路中，天线401与结构体403的输出终端直接连接。图8B所示的测试电路可以输出对应于结构体的输出终端的电压变化的电磁波。因此，所述测试电路可以适用于从结构体的输出为模拟的情况，例如结构体为可变电容器，并测试其电容变化的情况。

[0153] 此外，测试电路如图8C所示可以具有天线401、电容器402、开关元件405、电源电路404、控制电路406、以及结构体403。天线401、电容器402及开关元件405连接为闭合电路，并且电源电路404及控制电路406通过电容器402与天线401的一端连接。与上述同样，电源电路整流交流电压，而被整流的电力被供给到控制电路及结构体。此外，在电源电路处生成的接地电位与天线的另一端连接。

[0154] 控制电路406具有如下功能：从天线401所接收的电磁波取出测试器件发送的控制信号，以控制结构体403。由控制电路406控制的结构体给开关元件的控制电极输出其工作特性。开关元件根据结构体的输出开关(ON/OFF)，使得随着天线及电容器的阻抗产生变化。因此，天线输出反映结构体的输出的电磁波。

[0155] 在图8C的测试电路中，也可以不具有开关元件，并且结构体的终端与天线的一端连接。

[0156] 接下来，将参照图9A和9B说明构成测试电路的电源电路404。如图9A所示，电源电路404具有二极管407及电容器408，并且将从与天线连接的输入终端409输入的交流电压整流为恒定电压。被整流的电源电压从输出终端410输出到测试电路内的各个部分。此外，电源电路404生成电源电压和标准电压，从输出终端411输出并供给到天线及结构层。

[0157] 在此所示的电源电路404中的连接结构如下：正向连接两个二极管407中的一个以便整流电压，而反向连接另一个以便防止逆流。然而，也可以通过使用两个或更多个二极管来整流且防止反流，来构成电源电路。此外，由二极管407及电容器408构成电源电路404，然而也可以使用无源元件如电感器(inductor)等构成。

[0158] 此外，如图9B所示，电源电路404可以由整流电路412和调节器(regulator)413构成。整流电路412与上述电源电路404相同，整流从与天线连接的输入终端409供给的交流电压，而调节器将整流电路412所生成的电压保持为某个恒定电压。因此，电源电路404从输出终端410、411向测试电路内的各个部分输出由调节器413保持为恒定电压的电压及标准电压。

[0159] 在从测试器件辐射的电磁波的电力大的情况下，有可能整流电路产生高电压并供给到结构体，导致破坏结构体。在如上情况下，通过在电源电路中设置调节器，可以给结构体供给预定的电源电压。

[0160] 与此相反，当要给结构体供给高电压时，电源电路可以具有升压电路。升压电路可以由二极管及电容器构成。电源电路具有升压电路，使得可以生成电源电路不能生成的高电压和负电压等，并且供给到结构体。

[0161] 像这样，在测试电路中设置如上电源电路，使得给结构体供给电源电压，因此也可以以无线测定结构体的静特性。此外，测试电路具有电源电路，使得可以测定结构体的特性如牺牲层的膜厚度、空间的高度、结构层的膜应力、结构层的弹簧常数、结构层的谐振频率、结构体的驱动电压等。

[0162] 接下来，将说明使用图10A所示的测试电路测定结构体的驱动电压的方法。如图所示，测试电路具有天线401、电容器402、结构体403、电源电路404、以及开关元件405，其中电源电路404具有整流电路412和升压电路414。

[0163] 如图10B所示，测试电路的结构体在衬底上具有第一导电层415、输出终端416、以及结构层417。结构层417具有与第一导电层415相对的第二导电层418，并且结构层417的一部分支撑在衬底而其他部分隔着空间与衬底相对。当将电压施加到这样的结构体403的第一导电层415和第二导电层418之间时，结构层417可动并接近于衬底。当进一步提高施加电压时，结构层417接近到衬底，第一导电层415和第二导电层418接触。称此时的电压为下拉(pull down)电压。在此，将说明作为结构体的驱动电压的下拉电压的测试方法。

[0164] 在电源电路404中，输入终端通过电容器402与天线的一端连接，整流电路412根据产生在天线中的交流感应电压生成电源电压，而升压电路414生成高电压并供给到结构体的第二导电层。此外，电源电路所生成的标准电压被供给到天线的一端、以及结构体的第一导电层。在此，如果增大测试器件供给到测试电路的电力，整流电路生成的电源电压就变大，所以基于所述电源电压生成高电压的升压电路与此成比例地输出大电压。

[0165] 此外，设置在与结构体的第一导电层相同的层中的输出终端与开关元件的控制电极连接，而与该第一导电层不导通。当给这样的结构体的第一导电层供给标准电压，而给第二导电层供给电源电路所生成的高电压时，如上述那样，结构层可动，并第二导电层与第一导电层及输出终端接触。输出终端与第二导电层接触，使得开关元件的工作产生变化，从而随着天线及电容器的阻抗产生变化。

[0166] 在此，图10C示出了以横轴和纵轴分别为测试器件辐射的电磁波的强度和测试电路输出的电磁波的强度的曲线419。如图10C所示，可以看到在横轴的某一点X处从测试电路输出的电磁波的强度产生变化。这一点表示下拉电压。

[0167] 也可以通过使用上述实施方式所说明的方法测试结构体的空间的高度，另外，像这样测试下拉电压，来评价构成结构体的结构层的特性。例如，下拉电压根据空间的高度、结构层的形状及应力来确定。因此，通过进行这些测试，可以评价形成结构层的层的应力。

[0168] 另外，在此，将参照图2A和2B说明使用具有如上电源电路等的测试电路测试是通过牺牲层蚀刻完全除去了牺牲层，还是牺牲层蚀刻不够导致牺牲层残余的方法。再者，图2A和2B分别示出了悬臂梁结构的结构体和形成为桥型的梁结构的结构体。

[0169] 例如，如图2A所示，为悬臂梁结构的结构体的测试通过给第一导电层202施加恒定电压，而给第二导电层204施加高频率的电压来进行。这是，例如使用在实施方式3中参照图7B说明的测试电路来进行的。在梁的长度当设计时及制造时是已知的情况下，该梁以所述结构体的谐振频率引起谐振。然而，在残余牺牲层211(通过牺牲层蚀刻没除去而残余的牺牲层)存在的状态下，梁的长度产生变化，从而在所述频率不引起谐振(详细地说，梁的实际长度因残余牺牲层211而缩短，因此谐振频率转移到高方向)。通过测定所述谐振频率，可以测试是否存在残余牺牲层。

[0170] 此外，如上所示，也可以通过测定下拉电压，测试是否存在残余牺牲层。这是利用下拉电压根据结构体的结构确定的特性的。就是说，由于在悬臂梁中，梁的长度越短，下拉电压越上升，所以通过测定其电压变化可以测试是否存在残余牺牲层。

[0171] 此外，在残余牺牲层211非常多的情况或如图2B所示的梁结构中存在残余牺牲层211的情况下，不产生下拉，因此也可以利用此来测试。

[0172] 另外，即使在结构为悬臂梁(图2A)或梁结构(图2B)的情况下，如上述实施方式2所说明的测试方法可以利用结构体的阻抗变化进行上述测试。例如，在结构体为电容阻抗的情况(就是说，牺牲层为介电常数ε的绝缘材料的情况)下，当存在残余牺牲层时，结构体的电容成为如下电容值，即导电层之间的介电常数为ε0(真空的介电常数)的电容和介电常数为ε的电容并联连接而成的电容值。通过利用所述电容的变化，也可以测试是否存在残余牺牲层。此外，在结构体为电阻阻抗的情况(就是说，牺牲层为导电材料的情况)下，当牺牲层被完全除去时，结构层不具有导电性。但是，当存在残余牺牲层时，结构体呈现导电性，从而可以测试。

[0173] 因此，通过适用上述测试方法，可以使用简单方法如光学显微镜等容易测试牺牲层是否被完全除去。此外，也可以将测试了的衬底返回到过程中。因此，可以提高生产率。

[0174] 像这样，在测试电路中设置电源电路和控制电路等，使得可以测试结构体的各种静特性或动特性，例如牺牲层的膜厚度、空间的高度、牺牲层是否被除去、结构体的机械谐振频率、结构体的驱动电压、等。此外，根据这些测试结果可以获得结构层的膜应力和结构体的弹簧常数等。另外，由于可以测试而不需要分断衬底，所以又可继续进行过程，当发现不良时又可修复，以提高生产率。

[0175] 再者，本实施方式可以自由组合上述实施方式而实施。

[0176] 实施方式5

[0177] 在本实施方式中，将说明在制造微机械及结构体的衬底上试验性地进行牺牲层蚀刻，并且测试结构体的特性的方法。在此，以制造图11A至11C所示的形状的结构体的情况为例子进行说明。

[0178] 在制造结构体的步骤中，首先，在衬底501上形成将成为固定电极的第一导电层502。通过溅射法、CVD法等形成具有导电性的材料如金属、金属氧化物等，然后使用光刻法等加工为任意形状来可以形成第一导电层502。此外，如图所示，第一导电层502可以在衬底501上直接形成，也可以形成作为基底的第一保护膜之后形成。

[0179] 接下来，在第一导电层502上形成牺牲层503。通过形成适合于牺牲层的材料，并且加工为任意形状来可以形成牺牲层503。在此，适合于牺牲层的材料是指例如如下材料：当牺牲层蚀刻时可尽早除去，或可在短时间内形成膜厚度厚的膜，并且容易加工等的材料。
当然，是当牺牲层蚀刻时对于其他层可以获得选择比的材料这一点也是重要的。牺牲层503的膜厚度例如为0.5至5μm(包括0.5μm和5μm)(例如为2μm)。

[0180] 接下来，在牺牲层503上形成将成为可动电极的第二导电层504、以及第一绝缘层505。然后，通过加工第二导电层及第一绝缘层505，形成图11A所示的结构体。在此，第二导电层及第一绝缘层形成结构层506。再者，这些结构只是一例，例如结构层可以仅仅由第二导电层形成，或第一绝缘层505可以形成为多层。就是说，所有的层如结构层、牺牲层、固定电极等优选根据需要的结构体的结构适用各种形状、以及叠层结构。再者，第一绝缘层
505的膜厚度例如为500nm至3μm(包括500nm和3μm)(例如为800nm)。

[0181] 在如上那样形成结构体之后，如图11A所示，在不用于测试的第一结构体508上形成第二保护层507。在图11A至11C中，左边示出不用于测试的结构体508而右边示出用于测试的结构体509。如图11A至11C所示，在用于测试的结构体509上不形成第二保护层507。

[0182] 接下来，通过进行牺牲层蚀刻，如图11B所示，只有用于测试的结构体具有的牺牲层被除去，空间部分510被形成。为了进行牺牲层蚀刻，使用除了第一导电层、结构层以外，还对于第二保护层可以获得选择比的牺牲层及蚀刻剂。

[0183] 通过这样形成用于测试的结构体，可以在衬底的一部分上预先测试结构体。使用上述实施方式中所说明的测试电路及测试方法可以进行测试。并且，通过测定空间部分的高度、将电压施加到结构体时第一导电层和第二导电层接触的下拉电压、结构层的固有频率等，可以评价结构层的膜的应力、起因于此的结构层的变形、结构体的工作电压等。

[0184] 当根据这些测试，结构体的特性评价为在设计时的规格值的范围内，并且正常地工作时，如图11C所示，除去用于测试的结构体509及第二保护层507。然后，通过进行结构体508的牺牲层蚀刻，可以形成为了形成微机械的结构体。

[0185] 与此相反，在结构体的特性不好且如果一直继续过程的话就要成为不良品的情况下，可以修复结构体。作为修复的方法，可以除去用于测试的结构体、第二保护层及结构层，并且再一次形成结构层。

[0186] 如上所说明，在本发明中设置用于制造的结构体和用于测试的结构体，先仅仅对于用于测试的结构体进行牺牲层蚀刻，来可以测试结构体。像这样，通过使用用于测试的结构体进行牺牲层蚀刻后的测试，当特性不良时，可以修复在衬底上的结构体，从而可以提高生产率。

[0187] 再者，本实施方式可以自由组合上述实施方式而实施。

[0188] 实施方式6

[0189] 如上述实施方式4所示，测试电路具有电源电路和控制电路，来可以测试多种结构体的特性或多个同一类型的结构体。在本实施方式中，将参照图12A和12B说明这样的测试方法。

[0190] 为了测试多个结构体，例如将测试电路构成为具有多个结构体即可。并且，从测试器件供给电力，必要时发送用于控制测试电路的控制信号，而测试电路使每一个结构体工作并顺序输出其应答即可。

[0191] 用于进行这样的测试的测试电路的一例表示于图12A。测试电路601具有无线通信电路602、控制电路603、以及多个结构体604至606。无线通信电路具有天线、电容器、以及上述实施方式4所说明的电源电路等。天线及电容器与测试器件通信，而电源电路生成恒定电力且给电路内供给电力。

[0192] 控制电路具有解调电路、分频电路、驱动器等，并且用从电源电路供给的电力工作。解调电路解调从测试器件发送的控制信号，而分频电路生成需要的频率的时钟信号。并且，驱动器接收控制信号，选择作为测试对象的结构体而供给电力。此外，控制电路将来自结构体的应答信号传送到无线通信电路。

[0193] 在由驱动器构成用于在多个结构体中选择一个结构体的电路的情况下，控制信号是用于使驱动器开始工作的起始脉冲即可。此外，所述电路也可以由译码器而不由驱动器构成，此时的控制信号是地址信号。

[0194] 具有上述结构的控制电路顺序一个个选择多个结构体并使此工作，给无线通信电路传送其结构体的应答作为输出信号，而无线通信电路将此无线输出。控制电路选择结构体的期间可以根据驱动器或译码器的结构或供给到这些的时钟信号任意确定。再者，所述选择期间优选设定为为结构体的测试而十分必要的时间。此外，控制电路可以为如下结构：从最初结构体604到最后结构体606顺序选择并测试，然后返回到最初结构体反复测试；或测试一次就停止电路的工作。

[0195] 如上那样，通过控制电路顺序一个个选择结构体，可以测试测试电路所具有的多个结构体。

[0196] 在此，图12A示出了无线通信电路及结构体与控制电路连接，与无线通信电路和结构体不连接的结构。这是因为，如上所说明，来自结构体的应答信号经由控制电路传送到无线通信电路。再者，也可以为连接无线通信电路和结构体并直接输出来自结构体的应答信号的结构。此外，也可以采用如下结构：测试电路只有一个结构体，而控制电路对应于多个测试项目给结构体输入各种信号，从而对于一个结构体进行多个项目的测试。

[0197] 此外，将参照图12B说明与上述不相同的结构的测试电路。测试电路607如图所示具有无线通信电路608、控制电路609、以及多个结构体排列为矩阵形而成的结构体阵列610。无线通信电路与上述实施方式4及图12A所示的测试电路同样，具有天线和电源电路。

[0198] 控制电路609可以由用于在多个结构体中选择一个结构体的驱动器611、选择器612、以及用于给无线通信电路传送结构体的信号的IF613构成。并且，排列为阵列形的多个结构体由驱动器顺序一个个选择。

[0199] 在此，控制电路的驱动器可以具有译码器。就是说，控制电路如平面显示器和存储器那样具有从多个选择一个(在此是结构体)的结构。并且，上述结构的测试电路与图12A所示的测试电路同样，由控制电路选择一个结构体，并从无线通信电路输出其应答信号。

[0200] 通过使测试电路为这样的结构，可以一齐测试多个结构体。在此，在测试电路内的多个结构体都是同一类型的结构体的情况下，可以对于多个结构体进行同一测试。此外，在测试电路内有不同结构的结构体的情况下，可以进行对于不同的测试项目的测试。

[0201] 像这样，通过构成连接天线和结构体的测试电路，可以无接触地测试制造途中或制造后的结构体的特性。此外，由于不需要为接触针而需要的时间和为移动针的位置而需要的时间来迅速测试，所以可以提高生产率。此外，通过无线通信而测定，即使作为测试对象的结构体的数量和测试项目根多，也可以一齐测试，因此可以缩短为测试而需要的时间。

[0202] 此外，由于不需要进行用于一般的电特性测定的通过使用探头的针的接触的测试，所以测试时的位置精密度大也好，测定者也可以容易测试。此外，结构体由于与一般的半导体元件不同，则是具有空间的三维立体结构，从而因与针接触而破坏的可能性非常大。再者，通过无接触测定，衬底由针损伤的忧虑解消了，因此可以提高成品率。另外，在测试后可以将衬底返回到过程中。由此，不需要废弃衬底并可提高生产率。

[0203] 再者，本实施方式可以自由组合上述实施方式而实施。

[0204] 实施方式7

[0205] 在本实施方式中，将参照图13所示的构成微机械的结构体的制造流程图说明测试结构体的方法。

[0206] 在制造结构体中，首先准备用于制造结构体的衬底(步骤701)，进行到牺牲层蚀刻之前的制造步骤(步骤702)。在此，作为牺牲层蚀刻之前的步骤适用一般的半导体元件的制造方法，如上实施方式所示，就是在衬底上形成固定电极、牺牲层及结构层的步骤。

[0207] 接下来，进行为了检测到此过程的测试，典型地是牺牲层的膜厚度的测试(步骤703)。可以预先制造上述实施方式所说明的测试电路，来进行所述测试。并且，当发现不良时，可以修复如重新成膜等。

[0208] 在此，如图5B所示，在层叠多个层来形成结构层的情况下，也可以在形成全部结构层之后测试上述牺牲层的膜厚度，然而如图5A所示，也可以仅仅形成用于形成结构层的导电层(第二导电层)并测试，然后形成绝缘层来制造结构层。像这样，通过部分形成结构层并测试，当测试结果不合适时，可以容易修复。

[0209] 在制造结构体的情况下，其次通过牺牲层蚀刻来除去牺牲层，然而如上述实施方式5所说明，也可以先仅仅对于用于测试的结构体进行牺牲层蚀刻，来测试结构体。在此，除去衬底上的牺牲层的一部分，测定结构体的特性如结构层的膜应力、起因于此的结构层的变形、结构体的工作电压等，来可以检测过程(步骤704)。

[0210] 像这样，通过在进行要制造的结构体的牺牲层蚀刻之前，进行步骤703及步骤704的测试来发现不良时，可以除去不良部分并修复如重新形成等。

[0211] 如果进行上述测试的结果的测定值在设计时预测的可以制造结构体的范围内，则进行牺牲层蚀刻，然后通过除去牺牲层来形成结构体的空间部分(步骤705)。在牺牲层蚀刻之后，可以进行对于实施方式2所说明的空间部分的高度的测试、对于实施方式4所说明的工作电压的测试等(步骤706)。当通过这些测试来可以确认结构体正常工作时，分断衬底并将结构体做成芯片(步骤707)。

[0212] 然后，进行封装来形成为成品的方式(步骤708)，进行最终测试(步骤709)。当封装时，又可仅仅封装根据上述步骤制造的结构体，又可将另外制造的电路和上述结构体集成到一个封装中，键合来电连接，而形成为成品的方式。

[0213] 一般在制造微机械的情况下，在分断并封装衬底来制造为成品的方式之后，测试结构体是否工作，而不测试结构体在制造衬底上的工作确认等。这是因为在衬底上不容易测试全部结构体的缘故，然而导致大幅度地降低生产效率。但是，如适用本发明的上述一连串的流程图，通过在牺牲层蚀刻之前实施测试，可以修复不良。在不能进行上述全部测试的情况下，对应于要制造的结构体适当地确定测试项目即可，然而尽可能在牺牲层蚀刻之前或在分断衬底之前发现不良并修复，来可以提高生产率。

[0214] 再者，本实施方式可以自由组合上述实施方式而实施。

[0215] 实施方式8

[0216] 在本实施方式中，将说明将上述实施方式所说明的微机械的测试方法适用于图14A至14C所示的微机械的制造方法的例子。在此，如图14A所示，在衬底801和衬底803上分别形成结构体802和控制结构体的电路804来制造微机械。并且，如图14B所示，分断衬底并形成具有结构体的芯片805、以及具有电路的芯片806，然后如图14C所示，集成到同一封装中，引线键合来电接合，来制造作为成品方式的微机械807。

[0217] 首先，将说明适用在实施方式7中的步骤706所示的测试方法，在分断衬底之前挑选优良品的结构体的例子。例如，图15A至15D所示，在同一衬底815上制造用于形成微机械的结构体816、以及用于评价结构体的特性的TEG(Test Element Group；测试元件组合)817。

[0218] 在制造结构体的步骤结束之后，测试设置在各个衬底的TEG。通过使TEG为上述实施方式所说明的测试电路，可以无接触地测试。例如，接触地测试几个TEG，然后对于能够确认正常工作的测试电路无接触地测试。也可以以其测试结果为标准结果，与该标准结果比较其他TEG的无接触方式的测试结果，来进行TEG评价。在此，也可根据接触方式的测定结果制作无接触测定方式中的允许特性图之类作为比较标准。

[0219] 然后，如图15B所示，根据上述评价分类成TEG特性在正常范围内工作的衬底818和正常范围以外的衬底819。判断为TEG特性在正常范围内工作的衬底818如图15C所示，被分断为具有结构体的芯片820。此外，TEG特性在正常范围以外的衬底819由于有可能制造了的结构体的特性不好，因此优选在详细测试中再一次评价优良还是不良的同时，进行过程管理的反馈。

[0220] 虽然可以直接封装具有结构体的芯片820，但是也可以对于每个芯片820进行测试。对于每个芯片的测试，在如上述实施方式所说明的测试电路安装有天线的芯片中可无接触地进行，而在不安装有天线的芯片中可接触地进行。然后如图15D所示，也可以分类为确认为正常工作的芯片821和没有确认为正常工作的芯片822，只封装正常工作的芯片来制造微机械。

[0221] 像这样，可以对于每个衬底判断是否被正常制造，然后将结构体分割为芯片。通过在封装之前测试来选择具有优良结构体的芯片，可以提高最后要制造的微机械的生产性。

[0222] 此外，也可以适用使用上述实施方式5所说明的测试电路且无接触地一齐测试多个结构体的方法。如图16A所示，在衬底810上形成具有无线通信电路811、控制电路812及多个结构体的测试电路，并且测试要制造的全部结构体的特性。通过测试，将在衬底上的结构体评价为正常工作的结构体813和不正常工作的结构体814。然后，如图16B所示，可以将衬底分断为芯片并封装具有正常工作的结构体的芯片。

[0223] 在此，当分断衬底时，分开测试时需要的电路而仅仅取出对商品必要的部分(结构体)。例如，图16A的测试电路由无线通信电路811、控制电路812及多个结构体构成，当分割时，从衬底分开每个结构体来形成芯片。像这样，在连接为多个结构体构成一个电路的情况下，必须要通过分断衬底来取出各个芯片。因此，必须要设计为通过分断衬底来可以仅仅取出结构体。

[0224] 微机械所具有的电路804用LSI制造技术制造并测试，正常工作的芯片被选择并封装。然而，由于在封装之后测试微机械807而在制造衬底801上不测试结构体802，所以生产率大幅度地降低。但是，通过如上所述适用本发明的测定方法，可以测试制造微机械之前的结构体的全部。此外，可以对于每个衬底判断是否被正常制造并将结构体分断为芯片。结果，可以提高生产率，并且谋求实现微机械的不良检测的迅速化。

[0225] 再者，本实施方式可以自由组合上述实施方式而实施。

[0226] 实施方式9

[0227] 在本实施方式中，将举个例子而说明上述实施方式所说明的测试电路的制造方法。例如，将参照图17A至17C至图19A和19B说明如实施方式1所说明的由天线和结构体构成的测试电路的制造方法。图以步骤的顺序表示截面图，并且示出其中左边和右边分别形成天线和结构体的图。

[0228] 首先，如图17A所示，在衬底913上形成具有导电性的材料(金属、金属氧化物、具有导电性的有机物等)并加工，来形成第一导电层915。第一导电层915成为天线902及结构体903的固定电极(第一导电层)。此外，由第一导电层915连接天线902和结构体903的固定电极(未图示)。在此虽可直接使用衬底913，但也可形成保护层914之后形成第一导电层。图表示在衬底上形成保护层914，在其上形成第一导电层。

[0229] 接下来，在第一导电层915上形成具有绝缘性的材料(硅氧化物、硅氮化物、以及具有绝缘性的有机物等)并加工，来形成第一绝缘层916。该第一绝缘层916在结构体903部分中成为牺牲层，而在天线902部分中成为用于使从天线的中心取出的布线绝缘化的层间膜。

[0230] 接下来，如图17B所示，在第一绝缘层916上形成具有导电性的第二导电层917、以及具有绝缘性的第二绝缘层918并加工，来形成结构体的结构层。该结构层虽然可以为只有具有导电性的层的单层结构，然而在此表示层叠导电层及绝缘层而成的结构层。此外，虽然可以分别形成并加工导电层及绝缘层，然而在此表示在顺序形成两个层之后，自对准地一齐加工的例子。这是因为通过以自对准加工，可以省略光刻步骤并且减少用于该步骤的光掩模。所述第二导电层917成为结构体903的可动电极、以及为了连接到结构体的可动电极而从天线902取出的布线。

[0231] 当形成到此处时，可以使用所述测试电路来进行上述实施方式所说明的测试，例如牺牲层的膜厚度测试等。此外，当仅仅形成第二导电层917而没形成上述第二绝缘层918时，也可进行测试。

[0232] 接下来，如图17C所示，在要形成天线的第二导电层及第二绝缘层918上形成能够对于上述第一绝缘层获得选择比的材料并加工，来形成保护层919。该保护层919是当用于制造结构体903的牺牲层蚀刻时为了不蚀刻天线部分的第一绝缘层的保护层。

[0233] 接下来，通过进行牺牲层蚀刻除去牺牲层，来形成具有空间部分的结构体903、以及天线902。通过使用这样制造的测试电路可以进行上述实施方式所说明的测试，例如空间部分的高度的测试、牺牲层是否被除去的测试、以及工作电压的测试等。

[0234] 通过适用一般制造半导体元件的方法来可以制造具有天线及结构体的测试电路。例如，可以适用CVD法、溅射法、蒸发淀积法等来形成膜，而通过光刻法及蚀刻来加工各膜或各层。并且，通过如上那样组合导电层和绝缘层，可以形成具有天线及结构体的测试电路。

[0235] 在上述说明中，使用第一导电层形成天线，但是也可使用第二导电层形成天线。将参照图18A和18B说明其例子。

[0236] 如图18A所示，在衬底920上形成保护层921，在其上形成第一导电层922。第一导电层922成为结构体903的固定电极的同时，还成为连接天线902和固定电极的布线。接下来，在第一导电层922上形成第一绝缘层923。第一绝缘层923除了成为结构体903的牺牲层之外，在天线902部分中还成为为了使从天线的中心取出的布线绝缘化的层间膜。然后，在第一绝缘层923上形成第二导电层924及第二绝缘层925并加工，来形成结构体的结构层及天线。在此，第二导电层是结构体903的可动电极，天线和结构体的可动电极由第二导电层连接(未图示)。

[0237] 在要形成天线902的第二导电层及第二绝缘层上形成对于所述第一绝缘层获得选择比的材料并加工，来形成保护层。然后，通过进行牺牲层蚀刻除去牺牲层，来可以形成具有空间部分的结构体、以及天线。

[0238] 然而，如图18B所示，不形成上述保护层而进行牺牲层蚀刻，来可以形成具有空间部分926的结构体和从衬底920中间夹着空间部分926离开的天线902。这种天线不容易受到来自存在于衬底或周边的导电层的噪音。通过如上制造天线及结构体，成为具有高灵敏度的天线，并且可以进行精密度高的测试。再者，在此举出的制造例子只是一个例子，通过各种方法可以制造测试电路。

[0239] 此外，测试电路具有电源电路和控制电路的情况下，必须要在同一衬底上形成电容器或半导体元件。在同一衬底上制造半导体元件和结构体的方法各种各样，在此将参照图19A和19B示出在衬底上形成薄膜晶体管和结构体的例子。

[0240] 如图19A所示，将说明形成半导体元件的方法。首先，在衬底927上形成绝缘层。绝缘层由硅氧化物或硅氮化物等形成。接下来，在绝缘层上形成半导体层928，通过激光晶化法、使用金属催化剂的热晶化法等，来使所述半导体层晶化，然后加工(图形化)为所希望的形状。接下来，覆盖半导体层地形成栅极绝缘层。栅极绝缘层由硅氧化物、硅氮化物等形成。

[0241] 接下来，形成栅电极层929。栅电极层929由具有导电性的元素、化合物形成导电层，然后图形化为所希望的形状。在通过光刻法进行图形化的情况下，当通过等离子体等蚀刻抗蚀剂掩模时，缩短栅电极的宽度，并且可以提高晶体管的性能。接下来，对于半导体层添加杂质元素来形成N型杂质区域、以及P型杂质区域。通过光刻法形成抗蚀剂掩模，然后添加磷、砷、硼等的杂质元素来形成杂质区域。接下来，由氮化合物等形成绝缘层，对于该绝缘层向垂直方向进行各向异性蚀刻，来形成接触到栅电极侧面的绝缘层(侧壁)。接下来，对于具有N型杂质区域的半导体层添加杂质，来形成在侧壁之正下的第一N型杂质区域、以及具有高于第一N型杂质区域的杂质浓度的第二N型杂质区域。根据上述步骤，形成N型及P型的半导体元件930。

[0242] 作为根据上述步骤制造的半导体元件所具有的半导体层，可以使用非晶半导体、微晶半导体、纳米晶半导体、多晶半导体、有机半导体等中的任何一个。为了获得优良特性的半导体元件，可以使用以200至600℃的温度(优选为350至500℃)晶化了的结晶半导体层(低温多晶硅层)、以600℃或更高的温度晶化了的结晶半导体层(高温多晶硅层)。为了获得进一步优良的特性的半导体元件，可以使用以金属元素为催化剂晶化了的半导体层、通过激光照射法晶化了的半导体层。此外，还可以使用通过等离子体CVD法使用含有SiH4及F2的气体、含有SiH4及H2的气体等形成了的半导体层、以及对于所述半导体层照射激光而成的半导体层。此外，电路内的半导体元件的半导体层优选形成为具有平行于载流子流过的方向(沟道长度方向)地延长的晶粒界面。如上所述的有源层可以通过连续振荡激光器(可以略记为CWLC)、或以10MHz或更高，优选以60至100MHz工作的脉冲激光
19
器来形成。此外，半导体层的厚度为20至200nm，优选为50至150nm。此外，以1×10 至
22 3 19 20 3
1×10 atoms/cm的浓度，优选以1×10 至5×10 atoms/cm的浓度将氢或卤元素添加到半导体层(尤其是沟道形成区域)，以可以获得缺陷少并难以产生裂缝的有源层。

[0243] 如上述那样制造的半导体元件具有0.35V/dec或更低、优选0.09至0.25V/sec的2
S值(亚阈值)。此外，所述半导体元件优选还具有迁移率10cm/Vs或更高的特性。而且，所述半导体元件优选具有在以电源电压3至5V工作的环形振荡器中1MHz或更高、优选为
10MHz或更高的特性。此外，本实施方式所示的半导体元件虽然具有在衬底上顺序层叠半导体层、栅极绝缘层、栅电极层的结构，但是不局限于上述例子，而例如可以具有顺序层叠栅电极层、绝缘膜、半导体层的结构。此外，本实施方式的N型半导体元件虽然具有第一N型杂质区域和第二N型杂质区域，但是不局限于上述例子，而在杂质区域中的杂质浓度可以为相同的。

[0244] 此外，半导体元件可以形成在多个层中。当采用多层结构制造时，优选将低介电常数材料用作层间绝缘层的材料，以便降低在层间的寄生电容。例如，可以举出树脂材料如环氧树脂、丙烯酸树脂等、以及通过聚合而成的化合物材料如硅氧烷聚合物等。若在多层结构中降低寄生电容，就可以实现小面积化、工作的高速化、低耗电量化。此外，通过设置为了防止碱金属的污染的保护层，可以提高可靠性。所述保护层优选由氮化铝、氮化硅膜等的无机材料设置并覆盖电路内的半导体元件或电路整体。

[0245] 接下来，以覆盖半导体元件930的方式形成绝缘层931。绝缘层由具有绝缘性的无机化合物、有机化合物等形成。接着，使第二N型杂质区域和P型杂质区域露出地形成接触孔，填充该接触孔地形成导电层，然后将该导电层图形为所希望的形状。导电层由具有导电性的金属元素或化合物等。

[0246] 接下来，覆盖导电层地形成绝缘层933。绝缘层933由具有绝缘性的无机化合物、有机化合物等形成。接着，形成使导电层露出的接触孔，填充该接触孔地形成导电层并图形化为所希望的形状，来形成结构层的固定电极(第一导电层934)。再者，上述固定电极还成为连接天线和固定电极的布线。

[0247] 接下来，如图19B所示，在第一导电层934上形成第一绝缘层935。第一绝缘层除了成为结构体的牺牲层之外，还成为天线部分中用于使从天线的中心取出的布线绝缘化的层间膜。然后，在第一绝缘层上形成第二导电层936及第二绝缘层937并加工，来形成结构体的结构层及天线。在此，第二导电层是结构体的可动电极，并且天线和机构体的可动电极由第二导电层连接(未图示)。在用于形成天线的第二导电层及第二绝缘层上形成对于所述第一绝缘层能够获得选择比的材料并加工，来形成保护层。然后，通过进行牺牲层蚀刻除去牺牲层，来可以形成具有空间部分的结构体903、以及天线902。

[0248] 形成绝缘层、导电层、半导体元件、以及结构体的各个层由单一材料的单层结构、或多个材料的叠层结构可以形成。

[0249] 通过如上制造具有半导体元件、天线、以及结构体的测试电路，并且适用本发明的测试方法，来可以进行对于制造途中及制造后的结构体的测试。

[0250] 如上那样制造并测试来评价为良品的结构体在分割衬底之后成为芯片，而组合为微机械。因此，当分断衬底时，也可以分离仅仅为测试时而需要的电路并仅仅取出为商品而需要的部分。

[0251] 例如，将参照图20A至20C说明从测试电路中取出结构体并成为芯片的情况。如图20A所示，在测试电路901具有天线902和结构体903的情况下，在由虚线所表示的部分切断用于连接天线902和结构体903的布线904来分离天线902和结构体903，以可以取出结构体903作为用于制造微机械的芯片。

[0252] 此外，如图20B所示，在测试电路901连接有结构体903和垫906的情况下，在由虚线表示的部分切断用于连接结构体903与天线902及垫906的布线904、905来从结构体903分离天线902及垫906，可以取出结构体903作为芯片。在此情况下，处于被切断了的布线904与结构体903连接的状态。再者，也可以仅仅切断用于连接结构体903和天线902的布线904，而利用垫906作为为了与电路连接的键合垫。

[0253] 此外，如图12A和12B或图16A所示，在测试电路具有电容器、电源电路、控制电路等的周边电路的情况下，也可以在连接结构体和电路的布线部分分断衬底，并且仅仅取出结构体作为芯片。再者，在此也同样，也可以设计为将测试电路所具有的电源电路和控制电路等的周边电路嵌入到微机械中，在布线部分处切出结构体及周边电路与通过布线连接到结构体及周边电路的天线并将结构体及周边电路做成芯片，进行封装作为微机械。再者，用于连接结构体及周边电路与天线的布线是并不一定需要的。例如，也可以不通过布线直接连接结构体及周边电路与天线。此时，切出天线。

[0254] 并且，在布线上从周边的电路分断并分开的结构体903如图20C所示，与在另一衬底上制造了的电路907一起被封装。例如，如图所示，结构体903和电路907通过引线键合909夹着垫908、910连接。此外，在此表示通过引线键合909从设置在具有电路907的芯片上的垫910到封装的终端911连接的例子。

[0255] 在此示出了在不同的衬底上分别制造结构体和电路并形成芯片，然后封装的例子。然而，也可以适用本实施方式所示的半导体元件制造步骤来在同一衬底上制造结构体及电路并封装。此时，在多个电路或结构体由布线接合的情况下，与上述同样也可以在布线部分分断衬底并形成各个芯片，然后封装。此外，所述被切断的布线也可以为用于连接不同于周边电路的部分如用于测试时施加共同电位的电源和结构体的布线。像这样，通过将结构体设计为在布线部分切断并在衬底上制造，可以在同一衬底上制造多个结构体，并且测试在衬底上的结构体。

[0256] 像这样，通过在布线部分切出上述实施方式所说明的测试电路所具有的结构体，可以使用被测试了的结构体制造微机械。通过这样制造微机械，可以封装被确认工作的结构体，并且不会浪费一起封装的电路或封装材料等。

[0257] 再者，本实施方式可以自由组合上述实施方式而实施。

[0258] 本说明书根据2005年12月2日在日本专利局受理的日本专利申请编号2005-350035而制作，所述申请内容包括在本说明书中。