显示基板和测试该显示基板的方法转让专利
申请号 : CN200610172967.3
文献号 : CN1982952B
文献日 : 2010-12-15
发明人 : 全相镇
申请人 : 三星电子株式会社
摘要 :
一种显示基板包括多条栅极线、多条数据线、栅极信号输入单元、第一测试单元以及第一伪开关单元。栅极线沿第一方向延伸。数据线沿与第一方向交叉的第二方向延伸。栅极信号输入单元形成在各条栅极线的第一端以将栅极信号施加于栅极线。第一测试单元形成在各条栅极线与第一端相反的第二端以将第一测试信号施加于栅极线。第一伪开关单元形成在栅极信号输入单元和第一测试单元之间并将第一测试信号传递到栅极线。
权利要求 :
1.一种显示基板，其包括：
沿第一方向延伸的多条栅极线；
沿与第一方向交叉的第二方向延伸的多条数据线；
形成在栅极线的第一端以将栅极信号施加于栅极线的栅极信号输入单元；
形成在与第一端相反的栅极线的第二端并接收第一测试信号的第一测试单元；
形成在栅极信号输入单元和第一测试单元之间并将第一测试信号传递到栅极线的第一伪开关单元；
形成在数据线的第一端以将数据信号施加于数据线的数据信号输入单元；以及电连接在数据信号输入单元和多条数据线中的每一条数据线之间以分布来自数据信号输入单元的静电的仅一个静电二极管。
2.根据权利要求1的显示基板，其中第一伪开关单元包括：分别电连接于栅极线的多个第一伪开关；以及将控制信号施加于第一伪开关的第一控制焊盘。
3.根据权利要求2的显示基板，其中各第一伪开关包括：电连接于第一控制焊盘的栅电极；
电连接于第一测试单元的源电极；以及
电连接于一条栅极线的漏电极。
4.根据权利要求2的显示基板，其中第一测试单元包括：多条测试线，各条测试线将第一测试信号施加于第一伪开关的组；以及分别电连接于多条测试线的多个测试焊盘。
5.根据权利要求2的显示基板，其中第一测试单元包括：将第一测试信号施加于第一伪开关中的奇数第一伪开关的第一测试线；
电连接于第一测试线的第一测试焊盘；
将第一测试信号施加于偶数第一伪开关的第二测试线；以及电连接于第二测试线的第二测试焊盘。
6.根据权利要求1的显示基板，其中栅极信号输入单元包括电连接于栅极驱动芯片的输出的栅极输入焊盘。
7.根据权利要求1的显示基板，其中栅极信号输入单元包括依赖地连接成多级以输出栅极信号的移位寄存器。
8.根据权利要求1的显示基板，还包括：
形成在与第一端相反的数据线的第二端并将第二测试信号输出到数据线的第二测试单元；以及形成在数据信号输入单元和第二测试单元之间并将第二测试信号传递到数据线的第二伪开关单元。
9.根据权利要求8的显示基板，其中第二伪开关单元包括：分别电连接于数据线的多个伪开关；以及
将控制信号施加于伪开关的控制焊盘。
10.根据权利要求9的显示基板，其中各个伪开关包括：电连接于控制焊盘的栅电极；
电连接于第二测试单元的源电极；以及
电连接于一条数据线的漏电极。
11.根据权利要求9的显示基板，其中第二测试单元包括：多条测试线，各条测试线将第二测试信号施加于伪开关组；以及分别电连接于多条测试线的多个测试焊盘。
12.根据权利要求9的显示基板，其中第二测试单元包括：将第二测试信号施加于伪开关中的奇数伪开关的第一测试线；
电连接于第一测试线的第一测试焊盘；
将第二测试信号施加于偶数伪开关的第二测试线；以及电连接于第二测试线的第二测试焊盘。
13.根据权利要求12的显示基板，其中施加于第一测试焊盘的第二测试信号具有与施加于第二测试焊盘的第二测试信号不同的电压电平。
14.根据权利要求8的显示基板，其中数据信号输入单元包括电连接于源极驱动芯片的输出的数据输入焊盘。
15.一种测试显示基板的方法，该显示基板包括形成在数据线的端部以将数据信号施加于数据线的数据输入焊盘，形成在栅极线的第一端以将栅极信号施加于栅极线的栅极信号输入单元，形成在与第一端相反的栅极线的第二端的第一测试单元，形成在栅极信号输入单元和第一测试单元之间的第一伪开关单元，形成在数据线的第一端以将数据信号施加于数据线的数据信号输入单元，以及电连接在数据信号输入单元和多条数据线中的每一条数据线之间以分布来自数据信号输入单元的静电的仅一个静电二极管，该方法包括：将第一控制信号施加于第一伪开关单元以接通第一伪开关单元；
将第一测试信号施加于第一测试单元以激活栅极线；以及将第二测试信号施加于数据输入焊盘。
16.根据权利要求15的方法，其中栅极信号输入单元包括依赖地连接成多级并输出栅极信号的移位寄存器。
17.根据权利要求15的方法，其中第一伪开关单元包括分别电连接于栅极线的多个第一伪开关，以及施加第一测试信号包括第一测试单元的第一测试线将第一测试信号施加于第一伪开关中的奇数第一伪开关，第一测试焊盘电连接于第一测试线，第一测试单元的第二测试线将第一测试信号施加于偶数第一伪开关，以及第二测试焊盘电连接于第二测试线。
18.根据权利要求15的方法，其中阵列基板还包括电连接于数据输入焊盘的第二伪开关单元，以及电连接于第二伪开关单元的第二测试单元，以及施加第二测试信号包括将第二控制信号施加于第二伪开关单元以接通第二伪开关单元，并将施加于数据线的第二测试信号施加于第二测试单元。
19.根据权利要求18的方法，其中第二伪开关单元包括分别电连接于数据线的多个伪开关，以及施加第二测试信号还包括第二测试单元的第一测试线将第二测试信号施加于伪开关中的奇数伪开关，第一测试焊盘电连接于第一测试线，第二测试单元的第二测试线将第二测试信号施加于偶数伪开关，以及第二测试焊盘电连接于第二测试线。
20.根据权利要求19的方法，其中施加于第一测试焊盘的第二测试信号具有与施加于第二测试焊盘的第二测试信号不同的电压电平。
21.根据权利要求15的方法，其中将第二测试信号施加于数据输入焊盘包括将测试仪的探针接触数据输入焊盘。
22.一种测试显示基板的方法，该显示基板包括形成在数据线的端部以将数据信号施加于数据线的数据输入焊盘，形成在栅极线的第一端以将栅极信号施加于栅极线的栅极信号输入单元，形成在与第一端相反的栅极线的第二端的第一测试单元，形成在栅极信号输入单元和第一测试单元之间的第一伪开关单元，形成在数据线的第一端以将数据信号施加于数据线的数据信号输入单元，以及电连接在数据信号输入单元和多条数据线中的每一条数据线之间以分布来自数据信号输入单元的静电的仅一个静电二极管，该方法包括：将第一控制信号施加于形成在栅极线端部和第一测试单元之间的第一伪开关单元，并接通第一伪开关单元；
将第一测试信号施加于第一测试单元，并将该第一测试信号通过第一伪开关单元传递到栅极线；
将第二控制信号施加于形成在数据线端部和第二测试单元之间的第二伪开关单元，并接通第二伪开关单元；和将第二测试信号施加于第二测试单元，并将该第二测试信号通过第二伪开关单元传递到数据线。
说明书 :
技术领域
本发明的优选实施例涉及显示基板和测试该显示基板的方法。尤其，本发明的优选实施例涉及由简单的过程测试的显示基板以及测试该显示基板的方法，该简单的过程具有改进的检查程度。
背景技术
通常，液晶显示装置(“LCD”)包括LCD板以及电连接到该LCD板用于驱动该LCD板的驱动单元。
LCD板包括阵列基板，面对该阵列基板的滤色器基板，以及置于阵列基板和滤色器基板之间的液晶(LC)层。在制造LCD板的过程中，诸如微粒的缺陷导致产量的减少。尤其，由于微粒导致的导线的断路和短路直接减少了LCD板的产量。
在检测导线故障的方法中，在制造阵列基板的过程中将电信号施加于导线用于测试阵列基板。然后LC被注入到包括阵列基板和滤色器基板的LCD板中。电信号和背光源(或正面光)被提供给LCD板以执行关于LCD板的视觉检测。
为了测试阵列基板，阵列测试线形成在底部基板中的显示单元外侧。电信号通过阵列测试线被施加到阵列基板上。在测试该阵列基板之后，底部基板被各个显示单元隔开。
为了执行视觉测试，必须在显示单元中形成额外的视觉测试线。电信号和背光通过该视觉测试线被提供到该LCD板以检测LCD板的导线故障和像素故障。此外，不同的电信号分别被施加到导线以检测显示器故障以及导线故障。
根据常用的测试方法，为了测试阵列基板，必须在底部基板(basesubstrate)上形成额外的阵列测试线。此外，为了执行视觉测试，还必须在显示单元中形成额外的视觉测试线。
LCD板包括阵列基板，面对该阵列基板的滤色器基板，以及置于阵列基板和滤色器基板之间的液晶(LC)层。在制造LCD板的过程中，诸如微粒的缺陷导致产量的减少。尤其，由于微粒导致的导线的断路和短路直接减少了LCD板的产量。
在检测导线故障的方法中，在制造阵列基板的过程中将电信号施加于导线用于测试阵列基板。然后LC被注入到包括阵列基板和滤色器基板的LCD板中。电信号和背光源(或正面光)被提供给LCD板以执行关于LCD板的视觉检测。
为了测试阵列基板，阵列测试线形成在底部基板中的显示单元外侧。电信号通过阵列测试线被施加到阵列基板上。在测试该阵列基板之后，底部基板被各个显示单元隔开。
为了执行视觉测试，必须在显示单元中形成额外的视觉测试线。电信号和背光通过该视觉测试线被提供到该LCD板以检测LCD板的导线故障和像素故障。此外，不同的电信号分别被施加到导线以检测显示器故障以及导线故障。
根据常用的测试方法，为了测试阵列基板，必须在底部基板(basesubstrate)上形成额外的阵列测试线。此外，为了执行视觉测试，还必须在显示单元中形成额外的视觉测试线。
发明内容
本发明的优选实施例提供一种由简单的过程测试的显示基板，该简单的过程具有改进的检查程度。
本发明的优选实施例还提供一种测试上述显示基板的方法。
根据本发明的优选实施例的显示基板包括多条栅极线、多条数据线、栅极信号输入单元、第一测试单元和第一伪开关单元。该栅极线沿第一方向延伸。数据线沿与第一方向交叉的第二方向延伸。栅极信号输入单元形成在各条栅极线的第一端以将栅极信号施加于栅极线。第一测试单元形成在各栅极线相对第一端的第二端以将第一测试信号施加于栅极线。第一伪开关单元形成在栅极信号输入单元和第一测试单元之间以将第一测试信号传递给栅极线。
在测试根据本发明的优选实施例的显示基板的方法中，其中显示基板包括形成在各条数据线的一端以将数据信号施加于数据线的数据输入焊盘，形成在各条栅极线的第一端以将栅极信号施加于栅极线的栅极信号输入单元，形成在各条栅极线相对的第二端的第一测试单元，以及形成在栅极信号输入单元和第一测试单元之间的第一伪开关单元，该方法包括将第一控制信号施加于第一伪开关单元以接通第一伪开关单元。将第一测试信号施加于第一测试单元以激活栅极线。然后将第二测试信号施加于数据输入焊盘。
在测试根据本发明另一优选实施例的显示基板的方法中，该方法包括将第一控制信号施加于形成在栅极线的端部和第一测试单元之间的第一伪开关单元，接通第一伪开关单元，将第一测试信号施加于第一测试单元，通过第一伪开关单元将第一测试信号传递到栅极线，将第二控制信号施加于形成在数据线末端和第二测试单元之间的第二伪开关单元，接通第二伪开关单元，并将第二测试信号施加于第二测试单元，通过第二伪开关单元将第二测试信号传递到数据线。
根据本发明的优选实施例，阵列基板的测试和显示基板的视觉测试可以仅利用单个的测试线执行，从而可以简化测试过程且还可具有改进的检查程度。
本发明的优选实施例还提供一种测试上述显示基板的方法。
根据本发明的优选实施例的显示基板包括多条栅极线、多条数据线、栅极信号输入单元、第一测试单元和第一伪开关单元。该栅极线沿第一方向延伸。数据线沿与第一方向交叉的第二方向延伸。栅极信号输入单元形成在各条栅极线的第一端以将栅极信号施加于栅极线。第一测试单元形成在各栅极线相对第一端的第二端以将第一测试信号施加于栅极线。第一伪开关单元形成在栅极信号输入单元和第一测试单元之间以将第一测试信号传递给栅极线。
在测试根据本发明的优选实施例的显示基板的方法中，其中显示基板包括形成在各条数据线的一端以将数据信号施加于数据线的数据输入焊盘，形成在各条栅极线的第一端以将栅极信号施加于栅极线的栅极信号输入单元，形成在各条栅极线相对的第二端的第一测试单元，以及形成在栅极信号输入单元和第一测试单元之间的第一伪开关单元，该方法包括将第一控制信号施加于第一伪开关单元以接通第一伪开关单元。将第一测试信号施加于第一测试单元以激活栅极线。然后将第二测试信号施加于数据输入焊盘。
在测试根据本发明另一优选实施例的显示基板的方法中，该方法包括将第一控制信号施加于形成在栅极线的端部和第一测试单元之间的第一伪开关单元，接通第一伪开关单元，将第一测试信号施加于第一测试单元，通过第一伪开关单元将第一测试信号传递到栅极线，将第二控制信号施加于形成在数据线末端和第二测试单元之间的第二伪开关单元，接通第二伪开关单元，并将第二测试信号施加于第二测试单元，通过第二伪开关单元将第二测试信号传递到数据线。
根据本发明的优选实施例，阵列基板的测试和显示基板的视觉测试可以仅利用单个的测试线执行，从而可以简化测试过程且还可具有改进的检查程度。
附图说明
参考附图通过详细描述其优选的实施例，本发明的上述和其它特征和优势将变得更明显，其中：
图1是根据本发明的一个优选实施例说明优选的显示基板的平面图；
图2是说明图1中优选的栅极信号输入单元的原理图；
图3是说明图1中优选的阵列基板的一部分的局部放大平面图；
图4是沿图3的I-I’线截开的截面图；
图5是说明图1中优选的阵列基板的另一部分的局部放大平面图；
图6是沿图5中II-II’线截开的截面图；
图7是说明图1中优选的阵列基板的等效电路图；
图8是根据本发明的另一优选实施例说明优选显示面板的平面图；
图9是说明图8中优选的阵列基板的局部放大平面图；
图10是说明图8中优选的阵列基板的等效电路图；和
图11是根据本发明又一优选实施例说明优选显示面板的平面图。
图1是根据本发明的一个优选实施例说明优选的显示基板的平面图；
图2是说明图1中优选的栅极信号输入单元的原理图；
图3是说明图1中优选的阵列基板的一部分的局部放大平面图；
图4是沿图3的I-I’线截开的截面图；
图5是说明图1中优选的阵列基板的另一部分的局部放大平面图；
图6是沿图5中II-II’线截开的截面图；
图7是说明图1中优选的阵列基板的等效电路图；
图8是根据本发明的另一优选实施例说明优选显示面板的平面图；
图9是说明图8中优选的阵列基板的局部放大平面图；
图10是说明图8中优选的阵列基板的等效电路图；和
图11是根据本发明又一优选实施例说明优选显示面板的平面图。
具体实施方式
下文参考附图更完整地描述本发明，附图中示出了本发明的实施例。然而，本发明可以以不同的形式实施，且本发明不应该构造为受到这里提出的实施例的限制。相反地，这些实施例被提供以使得该公开彻底并完整，且对于本领域技术人员来说完全覆盖本发明的范围。在附图中，为了清楚起见，各层和区域的尺寸以及相对尺寸将被放大。
可以理解当一元件或层表示为在另一元件“上方”，“连接到”或“耦合到”另一元件或层，它可以直接位于另一元件上方，连接或耦合到另一元件，或两者之间可能存在中间元件。相比较，当一元件表示为“直接”在另一元件“上方”，“直接连接到”或“直接耦合到”另一元件或层，则没有中间元件或层存在。在全文中相同的附图标记表示相同的元件。正如这里所用的，术语“和/或”包括一个或多个相关所列术语的任何和所有的组合。
可以理解，尽管这里所用的术语第一、第二、第三等描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语所限。这些术语仅用于区分一个元件、组件、区域、层或部分和另一元件、组件、区域、层或部分。因此，在不脱离本发明的宗旨的情况下，下面所述的第一元件、组件、区域、层或部分可以称为第二元件、组件、区域、层或部分。
如附图所示为了方便地说明一个元件或特征与另一元件或特征之间的关系，空间相关的术语，例如“在…之下(beneath)”、“在…下方(below)”、“在…下部(lower)”、“在…之上(above)”、“在…上部(upper)”等类似用语可用于此处。可以理解空间相关的术语用于包括除附图中所示的方向外使用或操作中装置的不同方向。例如，如果图中的装置被翻转，描述为在另一元件或特征的“下方”或“之下”的元件则翻转为另一元件或特征的“上方”。因此，示例中术语“在…下方”可包括上下方向。另外转动该装置(旋转90度或其它方向)，且这里所用的空间相关术语可作相应的解释。
这里所用的术语仅是为了描述特定的实施例，并不用于限制本发明。如这里所用的，单数形式也用于包括复数形式，除非下文明确地指出。另外还可以理解当说明书中所用的术语“包括”表示所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但是不排除其中一个或更多其它的特征、整体、步骤、操作、元件、组件和/或组的存在或增加。
这里参考横截面视图描述本发明的实施例，该视图是本发明理想化实施例(和中间结构)的示意图。同样地，可以预期例如由于制造工艺和/或偏差导致的视图形状的不同。因此本发明的实施例不应该构建为这里所示的区域的特定形状的限制，但是包括例如由于制造导致的形状上的差异。例如，所说明为矩形的插入区域可能典型地具有圆角和弯曲的特征，和/或在其边缘具有插入浓度的梯度变化，而不是从插入区域到非插入区域的二值变化。同样地，由插入形成的掩埋区域可能导致掩埋区域和插入发生的表面之间的区域中的某些插入。因此，另外，附图中所示的区域实际上是示意性的，它们的形状旨在说明区域的实际形状，不旨在限制本发明的范围。
除非另外定义，这里所用的所有术语(包括技术和科学术语)具有与一个本发明所属的技术领域的普通技术人员通常理解的意义相同。进一步可以理解，例如通常所用的字典中定义的术语应该解释为具有与相关领域的上下文和本发明公开的内容一致的意义，但是不解释为理想化的或过于正式的意义，除非下文特别定义。
图1是根据本发明的优选实施例优选的显示基板的平面图，图2是说明图1中优选的栅极信号输入单元的原理图。
参考图1和2，该优选实施例的显示基板包括阵列基板100、与阵列基板100组合的滤色器基板200、置于阵列基板100和滤色器基板200之间的液晶(“LC”)层(未示出)。阵列基板100与滤色器基板200面对。
阵列基板100被分为显示区域DA、第一、第二、第三和第四外围区域PA1、PA2、PA3和PA4。第一、第二、第三和第四外围区域PA1、PA2、PA3和PA4围绕该显示区域DA。
以矩阵形状排列的栅极线GL、数据线DL以及多个像素P形成在显示区域DA中。数据线GL沿第一方向延伸。数据线DL沿与第一方向基本垂直的第二方向延伸。像素P由栅极线GL和数据线DL定义。开关元件TFT(例如薄膜晶体管)、LC电容CLC和存储电容CST的像素电极形成在各个像素P中。
栅极信号输入单元110形成在第一外围区域PA1中。栅极信号输入单元110与各条栅极线GL的一端(例如第一端)电连接以将栅极信号施加于栅极线GL。如图2中所示，栅极信号输入单元110对应于多级依赖连接的移位寄存器。栅极信号输入单元110被集成在第一外围区域PA1中。栅极信号输入单元110包括多个栅极控制信号输入到其中的输入终端111。
参考图2，栅极信号输入单元110的移位寄存器包括n级SRC1、SRC2、…SRCn和伪级SRCd。各级SRC1、SRC2、…SRCn和SRCd相互依赖地连接。各级SRC1、SRC2、…SRCn和SRCd通过集成多个薄膜晶体管(“TFT”)形成。各级SRC1、SRC2、…SRCn和SRCd包括输入和输出。输入终端111提供输入到各级SRC1、SRC2、…SRCn和SRCd的第一时钟信号CKV、第二时钟信号CKVB、关断电压和垂直起始信号STV。
各级的输入包括输入终端IN、控制终端CL、时钟终端CK和电压终端VSS，作为起始信号的垂直起始信号STV或前一级的输出信号被输入到输入终端IN中，下一级的输出信号或伪级SRCd的输出信号被输入到控制终端CL中，第一时钟信号CKV或第二时钟信号CKVB被输入到时钟终端CK中，关断电压被施加于电压终端VSS。这里，第一时钟信号CKV被提供给奇数级。相反地，第二时钟信号CKVB被提供给偶数级。输出被连接到相应的栅极线GL以输出栅极信号。
再参考图1，数据信号输入单元120和静电二极管单元130形成在第二外围区域PA2中。数据信号输入单元120包括将数据信号施加于数据线DL的数据输入焊盘121。数据输入焊盘121与源极驱动芯片的输出终端电连接以接收从源极驱动芯片输出的数据信号。静电二极管单元130从数据输入焊盘121分配静电以防止由于静电产生对像素P的损坏。
第一伪开关单元140与第一测试单元150形成在第三外围区域PA3中。第一伪开关单元140与各条栅极线GL的另一端(例如与第一端相对的第二端)电连接。第一测试单元150与第一伪开关单元140电连接。
第一伪开关单元140包括多个第一伪开关以及第一控制焊盘147，控制第一伪开关的操作的第一控制信号被输入到第一控制焊盘147中。各个第一伪开关与各个栅极线GL的第二端电连接。
第一测试单元150从外部接收第一测试信号并将第一测试信号传递给第一伪开关单元140。第一测试单元150包括将第一测试信号输入其中的第一测试焊盘153，以及将第一测试焊盘153电连接到第一伪开关单元140的第一伪开关的第一测试线151。第一测试信号通过第一伪开关单元140被施加于栅极线GL。
第一伪开关单元140将第一测试信号传递给响应施加于第一控制焊盘147的第一控制信号的栅极线GL，并同时防止显示区域DA中的像素P受到制造过程中产生的静电的损坏。
第二伪开关单元160和第二测试单元170形成在第四外围区域PA4中。第二伪开关单元160与数据线DL的另一端(例如第二端)电连接。第二测试单元170与第二伪开关单元160电连接。
第二伪开关单元160包括多个第二伪开关和第二控制焊盘163，控制第二伪开关操作的第二控制信号被输入到第二控制焊盘163中。第二伪开关单元160的各个第二伪开关与各条数据线DL的另一端(例如第二端)电连接。
第二测试单元170从外部接收第二测试信号并将第二测试信号传递给第二伪开关单元160。第二测试单元170包括将第二测试信号输入其中的第二测试焊盘173，以及将第二测试焊盘173电连接到第二伪开关单元160的第二伪开关的第二测试线171。第二测试信号通过第二伪开关单元160被施加于数据线DL。
第二伪开关单元160响应施加于第二控制焊盘163的第二控制信号，将第二测试信号传递给数据线DL，并同时防止显示区域DA中的像素P受到制造过程中产生的静电的损坏。
图3是说明图1中优选的阵列基板的一部分的局部放大平面图，图4是沿图3的I-I’线截开的截面图。
参考图1、3和4，阵列基板包括显示区域DA，与显示区域DA相邻的第二和第三外围区域PA2和PA3。
多条奇数栅极线GL-O和偶数栅极线GL-E以及多条奇数数据线DL-O和偶数数据线DL-E形成在显示区域DA中。栅极线GL-O和GL-E以及数据线DL-O和DL-E定义像素P1。开关元件TFT1和连接于开关元件TFT1的像素电极PE1形成在各像素P1中。
特别地，开关元件TFT1包括栅电极102g、半导体层102a、源电极102s、漏电极102d。栅电极102g包括基本上与栅极线GL-O和GL-E相同的栅极金属层。栅电极102g可以从栅极线GL-O和GL-E突出。栅极绝缘层103形成在栅电极102g和绝缘基板101的任意暴露的表面上。源电极102s和漏电极102d包括基本上与数据线DL-O和DL-E相同的源极金属层。源电极102s可以从数据线DL-O和DL-E突出。钝化层104形成在源电极102s和漏电极102d上方。在漏电极102d上的钝化层104被部分移除以允许漏电极102d和像素电极PE1之间的连接。
数据信号输入单元120和静电二极管单元130形成在第二外围区域PA2中。数据信号输入单元120包括数据输入焊盘121。静电二极管单元130包括多个电连接于数据输入焊盘121的静电二极管131。静电二极管131防止像素P受到由于来自数据输入焊盘121产生的静电的损坏。
各静电二极管131对应于包括栅电极、漏电极和源电极的开关元件。栅电极和漏电极通常连接于存储公用线。所示的静电二极管131的源电极电连接于数据线DL-E。
第一伪开关单元140和第一测试单元150形成在第三外围区域PA3中。
第一伪开关单元140包括分别对应于奇数栅极线GL-O和偶数栅极线GL-E的第一伪开关140-O和140-E以及用于控制第一伪开关140-O和140-E的第一控制信号施加于其中的第一控制焊盘147。第一伪开关140-O和140-E电连接于各条栅极线GL-O和GL-E的另一端，例如第二端。
第一测试单元150包括第一测试焊盘153-O，连接于第一测试焊盘153-O的第一测试线151-O，第二测试焊盘153-E，以及连接于第二测试焊盘153-E的第二测试线151-E。第一测试线151-O和第一测试焊盘153-O电连接于第一伪开关140-O，第二测试线151-E和第二测试焊盘153-E电连接于第一伪开关140-E。这里，第一和第二测试线151-O和151-E可以包括基本上与栅极金属层相同的材料，且在制造过程中基本上可以与栅电极102g和栅极线GL-O和GL-E同时形成。此外，第一和第二测试焊盘153-O和153-E可以包括基本上与像素电极PE1相同的透明导电材料。
从第一测试焊盘153-O输入的第一测试信号通过第一测试线151-O被传递到奇数第一伪开关140-O。从第二测试焊盘153-E输入的第一测试信号通过第二测试线151-E被传递到偶数第一伪开关140-E。
因此，第一测试单元150将从外部接收的第一测试信号传递到第一伪开关单元140。第一伪开关单元140响应于从第一控制焊盘147施加的控制信号将第一测试信号施加于栅极线GL-O和GL-E。
每个奇数第一伪开关140-O包括连接于第一控制焊盘147的栅电极141、连接于第一测试线151-O的源电极143和连接于奇数栅极线GL-O的漏电极144。栅电极141在基本上与栅极线GL-O和GL-E、栅电极102g、测试线151-O和151-E相同的制造过程期间形成在绝缘基板101上。偶数第一伪开关140-E包括连接于第一控制焊盘147的栅电极141、连接于第二测试线151-E的源电极145和连接于偶数栅极线GL-E的漏电极146。
例如，奇数第一伪开关140-O的栅电极141包括基本上与栅极金属层相同的材料。此外，源电极143和漏电极144可包括基本上与源极金属层相同的材料。半导体层142可形成在栅电极141上。
由栅极金属层形成的奇数栅极线GL-O通过接点106电连接于由源极金属层形成的漏电极144。此外，由源极金属层形成的源电极143通过接点107电连接于由栅极金属层形成的第一测试线151-O。
第一伪开关单元140和第一测试单元150通过两组测试将第一测试信号施加于栅极线GL-O和GL-E以检测线路和像素的故障。
在优选的实施例中，为了测试栅极线，栅极线被划分为包括奇数栅极线GL-O和偶数栅极线GL-E的两组。可替换地，栅极线GL可划分为在第三外围区域PA3允许的区域范围之内的至少三组。
图5是说明图1中优选的阵列基板的另一部分的局部放大平面图，图6是沿图5中II-II’线截开的截面图。
参考图1、5和6，阵列基板包括显示区域DA以及与显示区域DA相邻的第一和第四外围区域PA1和PA4。
多条奇数栅极线GL-O和偶数栅极线GL-E以及多条奇数数据线DL-O和偶数数据线DL-E形成在显示区域DA中。栅极线GL-O和GL-E以及数据线DL-O和DL-E定义像素P2。开关元件TFT2和连接于开关元件TFT2的像素电极PE2形成在各个像素P2中。
作为移位寄存器的栅极信号输入单元110形成在第一外围区域PA1中。移位寄存器顺序地将栅极信号输出到栅极线GL。
第二伪开关单元160和第二测试单元170形成在第四外围区域PA4中。
第二伪开关单元160包括分别对应于奇数数据线DL-O和偶数数据线DL-E的第二伪开关160-O和160-E以及将用于控制第二伪开关160-O和160-E的第二控制信号施加于其中的第二控制焊盘167。第二伪开关160-O和160-E电连接于各条数据线DL-O和DL-E的另一端，例如第二端。
第二测试单元170包括第三测试焊盘173-O，连接于第三测试焊盘173-O的第三测试线171-O，第四测试焊盘173-E，以及连接于第四测试焊盘173-E的第四测试测试线171-E。这里，第三和第四测试线171-O和171-E可以包括基本上与栅极金属层相同的材料，因此，测试线171-O和171-E可以在与栅极线GL-O和GL-E相同的制造过程期间形成在绝缘基板101上。此外，第三和第四测试焊盘173-O和173-E可以包括基本上与像素电极PE2相同的透明导电材料。
从第三测试焊盘173-O输入的第二测试信号通过第三测试线171-O被传递到奇数第二伪开关160-O。从第四测试焊盘173-E输入的第二测试信号通过第四测试线171-E被传递到偶数第二伪开关160-E。
因此，第二测试单元170将从外部接收的第二测试信号传递到第二伪开关单元160。第二伪开关单元160响应从第二控制焊盘167施加于第二伪开关单元160的控制信号，将第二测试信号施加于数据线DL-O和DL-E。
奇数第二伪开关160-O包括连接于第二控制焊盘167的栅电极161、连接于第三测试线171-O的源电极163和连接于奇数数据线DL-O的漏电极164。栅电极161与栅极线GL-O和GL-E和测试线171形成在绝缘基板101上。偶数第二伪开关160-E包括连接于第二控制焊盘167的栅电极161、连接于第四测试线171-E的源电极165和连接于偶数数据线DL-E的漏电极166。
例如，奇数第二伪开关160-O的栅电极161包括基本上与栅极金属层相同的材料。此外，源电极163和漏电极164可包括基本上与形成数据线DL-O和DL-E的源极金属层相同的材料。半导体层162可形成在栅电极161上。
由栅极金属层形成的奇数第二伪开关160-O的漏电极164通过接点108与栅极金属层形成的第三测试线171-O电连接。
第二伪开关单元160和第二测试单元170通过两组测试将第二测试信号施加于数据线DL-O和DL-E以检测线路和像素的故障。
在优选的实施例中，为了测试数据线DL，数据线DL被划分为包括奇数数据线DL-O和偶数数据线DL-E的两组。可替换地，数据线DL可划分为第四外围区域PA4允许的区域范围之内的至少三组。
图7是说明图1中优选的阵列基板的等效电路图。在下文中，参考图7说明包括分别被分为两组的栅极线和数据线的显示基板的测试。
参考图1和7，显示基板包括第一伪开关单元140、第一测试单元150、第二伪开关单元160和第二测试单元170。
第一伪开关单元140包括第一伪开关140-1、140-2、…140-(n-1)和140-n。各个第一伪开关140-1、140-2、…140-(n-1)和140-n的栅电极电连接于第一控制焊盘147。
第一测试单元150包括第一测试焊盘153-O、连接于第一测试焊盘153-O的第一测试线151-O、第二测试焊盘153-E和连接于第二测试焊盘153-E第二测试线151-E。第一测试线151-O连接于奇数栅极线GL1、…GLn-1，其中n是偶数。第二测试线151-E连接于偶数栅极线GL2、…GLn。
第二伪开关单元160包括第二伪开关160-1、160-2、…、160-(m-1)、160-m，各个第二伪开关160-1、160-2、…、160-(m-1)、160-m的栅电极电连接于第二控制焊盘167。
第二测试单元170包括第三测试焊盘173-O、连接于第三测试焊盘173-O的第三测试线171-O、第四测试焊盘173-E和连接于第四测试焊盘173-E第四测试线171-E。第三测试线171-O连接于偶数数据线DL1、…DLm-1，其中m是偶数。第四测试线171-E连接于偶数数据线DL2、…DLm。
如下测试阵列基板。
将第一控制信号施加于第一控制焊盘147以接通第一伪开关单元140。将与激活栅极线GL1、…GLn的栅极信号相对应的第一测试信号施加于第一测试单元150的第一和第二测试焊盘153-O和153-E。例如，第一测试信号的电压为大约-7V到大约25V。
将第二控制信号施加于第二控制焊盘167以接通第二伪开关单元160。将与施加于数据线DL1、…DLn的数据信号相对应的第二测试信号施加于第二测试单元170的第三和第四测试焊盘173-O和173-E。例如，第二测试信号的电压为大约0V到大约10V。
这里，施加于第三和第四测试焊盘173-O和173-E的第二测试信号具有基本上相同的灰度电平或不同的灰度电平。当具有不同灰度电平的第二测试信号施加于第三和第四测试焊盘173-O和173-E时，连接于奇数数据线DL-O的像素P展示出与连接于偶数数据线DL-E的像素P不同的灰度级，因此可以检测出阵列基板的显示故障。
因此，阵列测试可以通过上述方式在底部基板上执行。此外，视觉测试可以利用同一测试线通过上述方式在显示基板上执行。
图8是根据本发明的另一优选实施例说明优选显示面板的平面图。
参考图8，优选实施例的显示基板包括阵列基板300、与阵列基板300结合的滤色器基板200以及置于阵列基板300和滤色器基板200之间的LC层(未示出)。阵列基板300与滤色器基板200面对。
阵列基板300被划分为显示区域DA以及第一、第二和第三外围区域PA1、PA2和PA3。第一、第二和第三外围区域PA1、PA2和PA3围绕显示区域DA。
栅极线GL、数据线DL和多个像素P形成在显示区域DA中。栅极线GL沿第一方向延伸。数据线DL沿基本上与第一方向垂直的第二方向延伸。像素P由栅极线GL和数据线DL定义。开关元件TFT(例如薄膜晶体管)LC电容CLC和存储电容CST的像素电极形成在各像素P中。
栅极信号输入单元310形成在第一外围区域PA1中。栅极信号输入单元310电连接于各条栅极线GL的一端(例如第一端)，以将栅极信号施加于栅极线GL。栅极信号输入单元310对应于例如图2中所示的移位寄存器，多级依赖地连接成移位寄存器。栅极信号输入单元310集成在第一外围区域PA1中。栅极信号输入单元310包括多个栅极控制信号被输入其中的输入终端311。
数据信号输入单元320和静电二极管单元330形成在第二外围区域PA2中。数据信号输入单元320包括将数据信号施加于数据线DL的数据输入焊盘321。数据输入焊盘321电连接于源极驱动芯片的输出终端以接收从源极驱动芯片输出的数据信号。静电二极管单元330分布来自数据输入焊盘321的静电以防止像素P受到静电的损坏。
伪开关单元340和测试单元350形成在第三外围区域PA3中。伪开关单元340电连接于各条栅极线GL的另一端，例如第二端。测试单元350电连接于伪开关单元340。
伪开关单元340包括多个伪开关和控制焊盘347，控制伪开关的操作的控制信号被输入到控制焊盘347中。各个伪开关电连接于各条栅极线GL的另一端，例如第二端。
测试单元350从外部接收测试信号并将该测试信号传递到伪开关单元340。测试单元350包括测试信号输入其中的测试焊盘353以及电连接于伪开关的测试线351。测试信号通过伪开关单元340施加于栅极线GL。
伪开关单元340响应施加于控制焊盘347的控制信号，将测试信号传递到栅极线GL，并防止由于在制造过程中可能产生静电效应对像素的损坏。
图9是说明图8中优选的阵列基板的局部放大平面图。
参考图8和9，阵列基板包括显示区域DA以及与显示区域DA相邻的第二和第三外围区域PA2和PA3。
多条奇数栅极线GL-O和偶数栅极线GL-E以及多条奇数数据线DL-O和偶数数据线DL-E形成在显示区域DA中。栅极线GL-O和GL-E以及数据线DL-O和DL-E定义像素P。开关元件TFT和连接于开关元件TFT的像素电极PE形成在各像素P中。
数据信号输入单元320和静电二极管单元330形成在第二外围区域PA2中。数据信号输入单元320包括数据输入焊盘321。静电二极管单元330包括电连接于数据输入焊盘321的多个静电二极管331。静电二极管332对应于包括栅电极、漏电极和源电极的开关元件。栅电极和漏电极通常连接于存储公用线。在图9所示的静电二极管331中，源电极电连接于数据线DL-E。
伪开关单元340和测试单元350形成在第三外围区域PA3中。伪开关单元340包括分别对应于奇数栅极线GL-O和偶数栅极线GL-E的伪开关340-O和340-E，以及将用于控制伪开关340-O和340-E的操作的控制信号输入其中的控制焊盘347。伪开关单元340-O和340-E电连接于各条栅极线GL-O和GL-E的另一端，例如第二端。
测试单元350包括第一测试焊盘353-O、连接于第一测试焊盘353-O的第一测试线351-O，第二测试焊盘353-O和连接于第二测试焊盘353-E的第二测试线351-E。
从第一测试焊盘353-O输入的测试信号通过第一测试线351-O被传递到奇数伪开关340-O。从第二测试焊盘353-E输入的测试信号通过第二测试线351-E被传递到奇数伪开关340-E。
因此，测试单元350将从外部接收的测试信号传递到伪开关单元340。伪开关单元340响应于从控制焊盘347施加的控制信号，将测试信号施加到栅极线GL-O和GL-E。
各个奇数伪开关340-O包括连接于控制焊盘347的栅电极341、连接于第一测试线351-O的源电极343以及连接于奇数栅极线GL-O的漏电极344。栅电极341可由与栅极线GL-O和GL-E相同的栅极金属层形成。偶数伪开关340-E包括连接于控制焊盘347的栅电极341、连接于第二测试线351-E的源电极345以及连接于偶数栅极线GL-E的漏电极346。
伪开关单元340和测试单元350将测试信号施加于被分成两组的栅极线GL-O和GL-E以检测栅极线GL-O和GL-E和像素P的故障。
在该优选的实施例中，为了测试栅极线GL，栅极线GL被划分为包括奇数栅极线GL-O和偶数栅极线GL-E的两组。可替换地，栅极线GL可分成在第三外围区域PA3的允许区域范围内的至少三组。
此外，在优选的实施例中，为了将测试信号施加于数据线DL-O和DL-E，测试仪的探针分别与数据输入焊盘121接触。
图10是说明图8中优选的阵列基板的等效电路图。在下文中，优选的显示基板参考图10进行说明。
参考图8至10，显示基板包括数据输入单元320、静电二极管单元330、伪开关单元340和测试单元350。
数据输入单元320包括形成在数据线DL1、DL2、…DLm-1和DLm的端部的多个数据输入焊盘321-1、321-2、…、321-(m-1)和321-m。
静电二极管单元330包括多个静电二极管331-1、331-2、…、331-(m-1)和331-m。各个静电二极管331-1、331-2、…、331-(m-1)和331-m的栅电极和漏电极电连接于电压焊盘VCOM，电压焊盘VCOM电连接于存储公用线。各个静电二极管331-1、331-2、…、331-(m-1)和331-m的源电极电连接于数据输入焊盘321-1、321-2、…、321-(m-1)和321-m。
伪开关单元340包括伪开关340-1、340-2、…、340-(n-1)和340-n。各个伪开关340-1、340-2、…、340-(n-1)和340-n的栅电极电连接于控制焊盘347。
测试单元350包括第一测试焊盘353-O、连接于第一测试焊盘353-O的第一测试线351-O、第二测试焊盘353-E和连接于第二测试焊盘353-E和第二测试线351-E。第一测试线351-O连接于奇数栅极线GL1、…GLn-1，其中n是偶数。第二测试线351-E连接于偶数栅极线GL2、…GLn。
如下测试阵列基板。
将控制信号施加于控制焊盘347以接通伪开关单元340。将与激活栅极线GL1、…GLn的栅极信号相对应的第一测试信号施加于测试单元350的第一和第二测试焊盘353-O和353-E。例如，第一测试信号的电压为大约-7V到大约25V。
将存储公共电压施加于电压焊盘VCOM。将第二控制信号施加于数据输入焊盘321-1、321-2、…、321-(m-1)和321-m。测试仪的探针分别接触数据输入焊盘321-1、321-2、…、321-(m-1)、321-m以将第二测试信号施加于数据输入焊盘321-1、321-2、…、321-(m-1)和321-m。例如，第二测试信号的电压为大约0V到大约10V。
这里，施加于数据输入焊盘321-1、321-2、…、321-(m-1)和321-m的第二测试信号可以具有不同的灰度电平。当施加具有不同灰度电平的第二测试信号时，可以检测到阵列基板的显示故障。
因此，阵列测试可以通过上述方式在底部基板上执行。此外，视觉测试可以通过上述方式在显示基板上执行。
图11是根据本发明又一优选实施例说明优选显示面板的平面图。
参考图11，优选实施例的显示基板包括阵列基板400、与阵列基板400组合的滤色器基板200、置于阵列基板400和滤色器基板200之间的LC层(未示出)。阵列基板400与滤色器基板200面对。
阵列基板400被分为显示区域DA、第一、第二、第三和第四外围区域PA1、PA2、PA3和PA4。第一、第二、第三和第四外围区域PA1、PA2、PA3和PA4围绕该显示区域DA。
栅极线GL、数据线DL以及多个像素P以矩阵形状排列形成在显示区域DA中。数据线GL沿第一方向延伸。数据线DL沿与第一方向基本垂直的第二方向延伸。像素P由栅极线GL和数据线DL定义。开关元件TFT(例如薄膜晶体管)、LC电容CLC和存储电容CST的像素电极形成在各个像素P中。
栅极信号输入单元410和第一静电二极管单元480形成在第一外围区域PA1中。
栅极信号输入单元410包括形成在栅极线GL的端部(例如第一端)的栅极输入焊盘411。栅极输入焊盘411电连接于栅极驱动芯片的输出端以将栅极信号施加于栅极驱动芯片。
第一电极二极管单元480电连接于栅极输入焊盘411。第一静电二极管单元480分布来自栅极输入焊盘411的静电以防止像素P受到静电的损坏。
数据信号输入单元420和第二静电二极管单元430形成在第二外围区域PA2中。
数据信号输入单元420包括形成在数据线DL的端部(例如第一端)的数据输入焊盘421。数据输入焊盘421与源极驱动芯片的输出终端电连接以接收从源极驱动芯片输出的数据信号。
第二静电二极管单元430电连接于数据输入焊盘421。第二静电二极管单元430分布来自数据输入焊盘421的静电以防止像素P受到静电的损坏。
第一伪开关单元440和第一测试单元450形成在第三外围区域PA3中。第一伪开关单元440电连接于各条栅极线GL的另一端，例如第二端。第一测试单元450电连接于第一伪开关单元440。
第一伪开关单元440包括多个第一伪开关以及第一控制焊盘447，用于控制第一伪开关单元440的第一伪开关的操作的第一控制信号被输入第一控制焊盘447中。第一测试单元450接收来自外部的第一测试信号并将该第一测试信号传递给第一伪开关单元440。第一测试单元450包括将第一测试信号输入其中的第一测试焊盘453、电连接于第一伪开关单元440的第一伪开关的第一测试线451。这里，第一伪开关单元440和第一测试单元450基本上与参考图3和4所述的相同。因此，为了简略起见，省略关于第一伪开关单元440和第一测试单元450的任何进一步的解释。
第二伪开关单元460和第二测试单元470形成在第四外围区域PA4中。第二伪开关单元460电连接于数据线DL的另一端，例如第二端。第二测试单元470电连接于第二伪开关单元460。
第二伪开关单元460包括多个第二伪开关以及第二控制焊盘463，用于控制第二伪开关单元460的第二伪开关的操作的第二控制信号被输入第二控制焊盘463中。第二测试单元470从外部接收第二测试信号并将该第二测试信号传递给第二伪开关单元460。第二测试单元470包括将第二测试信号输入其中的第二测试焊盘473、电连接于第二伪开关单元460的第二伪开关的第二测试线471。这里，第二伪开关单元460和第二测试单元470基本上与参考图5和6所述的相同。因此，为了简略起见，省略关于第二伪开关单元460和第二测试单元470的任何进一步的解释。
此外，根据本优选实施例中阵列基板的测试基本上与参考图7所述的相同。因此，为了简略起见，省略关于测试的任何进一步的解释。
根据本发明的优选实施例，第一测试单元被设置在栅极线的一端，该端与将栅极信号输入其中的栅极线的另一端相反，从而测试信号通过第一测试单元施加于栅极线。因此，可以精确地检测到线路和像素的故障。
此外，第二测试单元被设置在数据线的一端，该端与将数据信号输入其中的数据线的另一端相反，从而测试信号通过第二测试单元施加于数据线。因此，可以精确地检测到线路和像素的故障。
此外，第一和第二测试单元设置在显示单元中，因此可以容易地执行阵列测试和视觉测试。
本发明的上述内容是说明性的，而不是对其的限制。尽管已经描述了本发明几个优选的实施例，但是本领域技术人员可以理解优选实施例中可能的多种修改实质上没有脱离本发明新颖性的宗旨和优势。因此，所有的这些修改都包括在权利要求定义的本发明的范围之内。在权利要求中，装置加功能条款旨在覆盖这里所述的执行所述功能的结构，不仅是结构等价物而且包括等价的结构。因此，可以理解本发明的上述内容是说明性的，而不受到所公开的特定的实施例的限制，可以理解对所公开的实施例的修改以及其它实施例包括在所附权利要求的范围之内。本发明由所附权利要求以及包括在其中的权利要求的等价物来限定。
可以理解当一元件或层表示为在另一元件“上方”，“连接到”或“耦合到”另一元件或层，它可以直接位于另一元件上方，连接或耦合到另一元件，或两者之间可能存在中间元件。相比较，当一元件表示为“直接”在另一元件“上方”，“直接连接到”或“直接耦合到”另一元件或层，则没有中间元件或层存在。在全文中相同的附图标记表示相同的元件。正如这里所用的，术语“和/或”包括一个或多个相关所列术语的任何和所有的组合。
可以理解，尽管这里所用的术语第一、第二、第三等描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语所限。这些术语仅用于区分一个元件、组件、区域、层或部分和另一元件、组件、区域、层或部分。因此，在不脱离本发明的宗旨的情况下，下面所述的第一元件、组件、区域、层或部分可以称为第二元件、组件、区域、层或部分。
如附图所示为了方便地说明一个元件或特征与另一元件或特征之间的关系，空间相关的术语，例如“在…之下(beneath)”、“在…下方(below)”、“在…下部(lower)”、“在…之上(above)”、“在…上部(upper)”等类似用语可用于此处。可以理解空间相关的术语用于包括除附图中所示的方向外使用或操作中装置的不同方向。例如，如果图中的装置被翻转，描述为在另一元件或特征的“下方”或“之下”的元件则翻转为另一元件或特征的“上方”。因此，示例中术语“在…下方”可包括上下方向。另外转动该装置(旋转90度或其它方向)，且这里所用的空间相关术语可作相应的解释。
这里所用的术语仅是为了描述特定的实施例，并不用于限制本发明。如这里所用的，单数形式也用于包括复数形式，除非下文明确地指出。另外还可以理解当说明书中所用的术语“包括”表示所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但是不排除其中一个或更多其它的特征、整体、步骤、操作、元件、组件和/或组的存在或增加。
这里参考横截面视图描述本发明的实施例，该视图是本发明理想化实施例(和中间结构)的示意图。同样地，可以预期例如由于制造工艺和/或偏差导致的视图形状的不同。因此本发明的实施例不应该构建为这里所示的区域的特定形状的限制，但是包括例如由于制造导致的形状上的差异。例如，所说明为矩形的插入区域可能典型地具有圆角和弯曲的特征，和/或在其边缘具有插入浓度的梯度变化，而不是从插入区域到非插入区域的二值变化。同样地，由插入形成的掩埋区域可能导致掩埋区域和插入发生的表面之间的区域中的某些插入。因此，另外，附图中所示的区域实际上是示意性的，它们的形状旨在说明区域的实际形状，不旨在限制本发明的范围。
除非另外定义，这里所用的所有术语(包括技术和科学术语)具有与一个本发明所属的技术领域的普通技术人员通常理解的意义相同。进一步可以理解，例如通常所用的字典中定义的术语应该解释为具有与相关领域的上下文和本发明公开的内容一致的意义，但是不解释为理想化的或过于正式的意义，除非下文特别定义。
图1是根据本发明的优选实施例优选的显示基板的平面图，图2是说明图1中优选的栅极信号输入单元的原理图。
参考图1和2，该优选实施例的显示基板包括阵列基板100、与阵列基板100组合的滤色器基板200、置于阵列基板100和滤色器基板200之间的液晶(“LC”)层(未示出)。阵列基板100与滤色器基板200面对。
阵列基板100被分为显示区域DA、第一、第二、第三和第四外围区域PA1、PA2、PA3和PA4。第一、第二、第三和第四外围区域PA1、PA2、PA3和PA4围绕该显示区域DA。
以矩阵形状排列的栅极线GL、数据线DL以及多个像素P形成在显示区域DA中。数据线GL沿第一方向延伸。数据线DL沿与第一方向基本垂直的第二方向延伸。像素P由栅极线GL和数据线DL定义。开关元件TFT(例如薄膜晶体管)、LC电容CLC和存储电容CST的像素电极形成在各个像素P中。
栅极信号输入单元110形成在第一外围区域PA1中。栅极信号输入单元110与各条栅极线GL的一端(例如第一端)电连接以将栅极信号施加于栅极线GL。如图2中所示，栅极信号输入单元110对应于多级依赖连接的移位寄存器。栅极信号输入单元110被集成在第一外围区域PA1中。栅极信号输入单元110包括多个栅极控制信号输入到其中的输入终端111。
参考图2，栅极信号输入单元110的移位寄存器包括n级SRC1、SRC2、…SRCn和伪级SRCd。各级SRC1、SRC2、…SRCn和SRCd相互依赖地连接。各级SRC1、SRC2、…SRCn和SRCd通过集成多个薄膜晶体管(“TFT”)形成。各级SRC1、SRC2、…SRCn和SRCd包括输入和输出。输入终端111提供输入到各级SRC1、SRC2、…SRCn和SRCd的第一时钟信号CKV、第二时钟信号CKVB、关断电压和垂直起始信号STV。
各级的输入包括输入终端IN、控制终端CL、时钟终端CK和电压终端VSS，作为起始信号的垂直起始信号STV或前一级的输出信号被输入到输入终端IN中，下一级的输出信号或伪级SRCd的输出信号被输入到控制终端CL中，第一时钟信号CKV或第二时钟信号CKVB被输入到时钟终端CK中，关断电压被施加于电压终端VSS。这里，第一时钟信号CKV被提供给奇数级。相反地，第二时钟信号CKVB被提供给偶数级。输出被连接到相应的栅极线GL以输出栅极信号。
再参考图1，数据信号输入单元120和静电二极管单元130形成在第二外围区域PA2中。数据信号输入单元120包括将数据信号施加于数据线DL的数据输入焊盘121。数据输入焊盘121与源极驱动芯片的输出终端电连接以接收从源极驱动芯片输出的数据信号。静电二极管单元130从数据输入焊盘121分配静电以防止由于静电产生对像素P的损坏。
第一伪开关单元140与第一测试单元150形成在第三外围区域PA3中。第一伪开关单元140与各条栅极线GL的另一端(例如与第一端相对的第二端)电连接。第一测试单元150与第一伪开关单元140电连接。
第一伪开关单元140包括多个第一伪开关以及第一控制焊盘147，控制第一伪开关的操作的第一控制信号被输入到第一控制焊盘147中。各个第一伪开关与各个栅极线GL的第二端电连接。
第一测试单元150从外部接收第一测试信号并将第一测试信号传递给第一伪开关单元140。第一测试单元150包括将第一测试信号输入其中的第一测试焊盘153，以及将第一测试焊盘153电连接到第一伪开关单元140的第一伪开关的第一测试线151。第一测试信号通过第一伪开关单元140被施加于栅极线GL。
第一伪开关单元140将第一测试信号传递给响应施加于第一控制焊盘147的第一控制信号的栅极线GL，并同时防止显示区域DA中的像素P受到制造过程中产生的静电的损坏。
第二伪开关单元160和第二测试单元170形成在第四外围区域PA4中。第二伪开关单元160与数据线DL的另一端(例如第二端)电连接。第二测试单元170与第二伪开关单元160电连接。
第二伪开关单元160包括多个第二伪开关和第二控制焊盘163，控制第二伪开关操作的第二控制信号被输入到第二控制焊盘163中。第二伪开关单元160的各个第二伪开关与各条数据线DL的另一端(例如第二端)电连接。
第二测试单元170从外部接收第二测试信号并将第二测试信号传递给第二伪开关单元160。第二测试单元170包括将第二测试信号输入其中的第二测试焊盘173，以及将第二测试焊盘173电连接到第二伪开关单元160的第二伪开关的第二测试线171。第二测试信号通过第二伪开关单元160被施加于数据线DL。
第二伪开关单元160响应施加于第二控制焊盘163的第二控制信号，将第二测试信号传递给数据线DL，并同时防止显示区域DA中的像素P受到制造过程中产生的静电的损坏。
图3是说明图1中优选的阵列基板的一部分的局部放大平面图，图4是沿图3的I-I’线截开的截面图。
参考图1、3和4，阵列基板包括显示区域DA，与显示区域DA相邻的第二和第三外围区域PA2和PA3。
多条奇数栅极线GL-O和偶数栅极线GL-E以及多条奇数数据线DL-O和偶数数据线DL-E形成在显示区域DA中。栅极线GL-O和GL-E以及数据线DL-O和DL-E定义像素P1。开关元件TFT1和连接于开关元件TFT1的像素电极PE1形成在各像素P1中。
特别地，开关元件TFT1包括栅电极102g、半导体层102a、源电极102s、漏电极102d。栅电极102g包括基本上与栅极线GL-O和GL-E相同的栅极金属层。栅电极102g可以从栅极线GL-O和GL-E突出。栅极绝缘层103形成在栅电极102g和绝缘基板101的任意暴露的表面上。源电极102s和漏电极102d包括基本上与数据线DL-O和DL-E相同的源极金属层。源电极102s可以从数据线DL-O和DL-E突出。钝化层104形成在源电极102s和漏电极102d上方。在漏电极102d上的钝化层104被部分移除以允许漏电极102d和像素电极PE1之间的连接。
数据信号输入单元120和静电二极管单元130形成在第二外围区域PA2中。数据信号输入单元120包括数据输入焊盘121。静电二极管单元130包括多个电连接于数据输入焊盘121的静电二极管131。静电二极管131防止像素P受到由于来自数据输入焊盘121产生的静电的损坏。
各静电二极管131对应于包括栅电极、漏电极和源电极的开关元件。栅电极和漏电极通常连接于存储公用线。所示的静电二极管131的源电极电连接于数据线DL-E。
第一伪开关单元140和第一测试单元150形成在第三外围区域PA3中。
第一伪开关单元140包括分别对应于奇数栅极线GL-O和偶数栅极线GL-E的第一伪开关140-O和140-E以及用于控制第一伪开关140-O和140-E的第一控制信号施加于其中的第一控制焊盘147。第一伪开关140-O和140-E电连接于各条栅极线GL-O和GL-E的另一端，例如第二端。
第一测试单元150包括第一测试焊盘153-O，连接于第一测试焊盘153-O的第一测试线151-O，第二测试焊盘153-E，以及连接于第二测试焊盘153-E的第二测试线151-E。第一测试线151-O和第一测试焊盘153-O电连接于第一伪开关140-O，第二测试线151-E和第二测试焊盘153-E电连接于第一伪开关140-E。这里，第一和第二测试线151-O和151-E可以包括基本上与栅极金属层相同的材料，且在制造过程中基本上可以与栅电极102g和栅极线GL-O和GL-E同时形成。此外，第一和第二测试焊盘153-O和153-E可以包括基本上与像素电极PE1相同的透明导电材料。
从第一测试焊盘153-O输入的第一测试信号通过第一测试线151-O被传递到奇数第一伪开关140-O。从第二测试焊盘153-E输入的第一测试信号通过第二测试线151-E被传递到偶数第一伪开关140-E。
因此，第一测试单元150将从外部接收的第一测试信号传递到第一伪开关单元140。第一伪开关单元140响应于从第一控制焊盘147施加的控制信号将第一测试信号施加于栅极线GL-O和GL-E。
每个奇数第一伪开关140-O包括连接于第一控制焊盘147的栅电极141、连接于第一测试线151-O的源电极143和连接于奇数栅极线GL-O的漏电极144。栅电极141在基本上与栅极线GL-O和GL-E、栅电极102g、测试线151-O和151-E相同的制造过程期间形成在绝缘基板101上。偶数第一伪开关140-E包括连接于第一控制焊盘147的栅电极141、连接于第二测试线151-E的源电极145和连接于偶数栅极线GL-E的漏电极146。
例如，奇数第一伪开关140-O的栅电极141包括基本上与栅极金属层相同的材料。此外，源电极143和漏电极144可包括基本上与源极金属层相同的材料。半导体层142可形成在栅电极141上。
由栅极金属层形成的奇数栅极线GL-O通过接点106电连接于由源极金属层形成的漏电极144。此外，由源极金属层形成的源电极143通过接点107电连接于由栅极金属层形成的第一测试线151-O。
第一伪开关单元140和第一测试单元150通过两组测试将第一测试信号施加于栅极线GL-O和GL-E以检测线路和像素的故障。
在优选的实施例中，为了测试栅极线，栅极线被划分为包括奇数栅极线GL-O和偶数栅极线GL-E的两组。可替换地，栅极线GL可划分为在第三外围区域PA3允许的区域范围之内的至少三组。
图5是说明图1中优选的阵列基板的另一部分的局部放大平面图，图6是沿图5中II-II’线截开的截面图。
参考图1、5和6，阵列基板包括显示区域DA以及与显示区域DA相邻的第一和第四外围区域PA1和PA4。
多条奇数栅极线GL-O和偶数栅极线GL-E以及多条奇数数据线DL-O和偶数数据线DL-E形成在显示区域DA中。栅极线GL-O和GL-E以及数据线DL-O和DL-E定义像素P2。开关元件TFT2和连接于开关元件TFT2的像素电极PE2形成在各个像素P2中。
作为移位寄存器的栅极信号输入单元110形成在第一外围区域PA1中。移位寄存器顺序地将栅极信号输出到栅极线GL。
第二伪开关单元160和第二测试单元170形成在第四外围区域PA4中。
第二伪开关单元160包括分别对应于奇数数据线DL-O和偶数数据线DL-E的第二伪开关160-O和160-E以及将用于控制第二伪开关160-O和160-E的第二控制信号施加于其中的第二控制焊盘167。第二伪开关160-O和160-E电连接于各条数据线DL-O和DL-E的另一端，例如第二端。
第二测试单元170包括第三测试焊盘173-O，连接于第三测试焊盘173-O的第三测试线171-O，第四测试焊盘173-E，以及连接于第四测试焊盘173-E的第四测试测试线171-E。这里，第三和第四测试线171-O和171-E可以包括基本上与栅极金属层相同的材料，因此，测试线171-O和171-E可以在与栅极线GL-O和GL-E相同的制造过程期间形成在绝缘基板101上。此外，第三和第四测试焊盘173-O和173-E可以包括基本上与像素电极PE2相同的透明导电材料。
从第三测试焊盘173-O输入的第二测试信号通过第三测试线171-O被传递到奇数第二伪开关160-O。从第四测试焊盘173-E输入的第二测试信号通过第四测试线171-E被传递到偶数第二伪开关160-E。
因此，第二测试单元170将从外部接收的第二测试信号传递到第二伪开关单元160。第二伪开关单元160响应从第二控制焊盘167施加于第二伪开关单元160的控制信号，将第二测试信号施加于数据线DL-O和DL-E。
奇数第二伪开关160-O包括连接于第二控制焊盘167的栅电极161、连接于第三测试线171-O的源电极163和连接于奇数数据线DL-O的漏电极164。栅电极161与栅极线GL-O和GL-E和测试线171形成在绝缘基板101上。偶数第二伪开关160-E包括连接于第二控制焊盘167的栅电极161、连接于第四测试线171-E的源电极165和连接于偶数数据线DL-E的漏电极166。
例如，奇数第二伪开关160-O的栅电极161包括基本上与栅极金属层相同的材料。此外，源电极163和漏电极164可包括基本上与形成数据线DL-O和DL-E的源极金属层相同的材料。半导体层162可形成在栅电极161上。
由栅极金属层形成的奇数第二伪开关160-O的漏电极164通过接点108与栅极金属层形成的第三测试线171-O电连接。
第二伪开关单元160和第二测试单元170通过两组测试将第二测试信号施加于数据线DL-O和DL-E以检测线路和像素的故障。
在优选的实施例中，为了测试数据线DL，数据线DL被划分为包括奇数数据线DL-O和偶数数据线DL-E的两组。可替换地，数据线DL可划分为第四外围区域PA4允许的区域范围之内的至少三组。
图7是说明图1中优选的阵列基板的等效电路图。在下文中，参考图7说明包括分别被分为两组的栅极线和数据线的显示基板的测试。
参考图1和7，显示基板包括第一伪开关单元140、第一测试单元150、第二伪开关单元160和第二测试单元170。
第一伪开关单元140包括第一伪开关140-1、140-2、…140-(n-1)和140-n。各个第一伪开关140-1、140-2、…140-(n-1)和140-n的栅电极电连接于第一控制焊盘147。
第一测试单元150包括第一测试焊盘153-O、连接于第一测试焊盘153-O的第一测试线151-O、第二测试焊盘153-E和连接于第二测试焊盘153-E第二测试线151-E。第一测试线151-O连接于奇数栅极线GL1、…GLn-1，其中n是偶数。第二测试线151-E连接于偶数栅极线GL2、…GLn。
第二伪开关单元160包括第二伪开关160-1、160-2、…、160-(m-1)、160-m，各个第二伪开关160-1、160-2、…、160-(m-1)、160-m的栅电极电连接于第二控制焊盘167。
第二测试单元170包括第三测试焊盘173-O、连接于第三测试焊盘173-O的第三测试线171-O、第四测试焊盘173-E和连接于第四测试焊盘173-E第四测试线171-E。第三测试线171-O连接于偶数数据线DL1、…DLm-1，其中m是偶数。第四测试线171-E连接于偶数数据线DL2、…DLm。
如下测试阵列基板。
将第一控制信号施加于第一控制焊盘147以接通第一伪开关单元140。将与激活栅极线GL1、…GLn的栅极信号相对应的第一测试信号施加于第一测试单元150的第一和第二测试焊盘153-O和153-E。例如，第一测试信号的电压为大约-7V到大约25V。
将第二控制信号施加于第二控制焊盘167以接通第二伪开关单元160。将与施加于数据线DL1、…DLn的数据信号相对应的第二测试信号施加于第二测试单元170的第三和第四测试焊盘173-O和173-E。例如，第二测试信号的电压为大约0V到大约10V。
这里，施加于第三和第四测试焊盘173-O和173-E的第二测试信号具有基本上相同的灰度电平或不同的灰度电平。当具有不同灰度电平的第二测试信号施加于第三和第四测试焊盘173-O和173-E时，连接于奇数数据线DL-O的像素P展示出与连接于偶数数据线DL-E的像素P不同的灰度级，因此可以检测出阵列基板的显示故障。
因此，阵列测试可以通过上述方式在底部基板上执行。此外，视觉测试可以利用同一测试线通过上述方式在显示基板上执行。
图8是根据本发明的另一优选实施例说明优选显示面板的平面图。
参考图8，优选实施例的显示基板包括阵列基板300、与阵列基板300结合的滤色器基板200以及置于阵列基板300和滤色器基板200之间的LC层(未示出)。阵列基板300与滤色器基板200面对。
阵列基板300被划分为显示区域DA以及第一、第二和第三外围区域PA1、PA2和PA3。第一、第二和第三外围区域PA1、PA2和PA3围绕显示区域DA。
栅极线GL、数据线DL和多个像素P形成在显示区域DA中。栅极线GL沿第一方向延伸。数据线DL沿基本上与第一方向垂直的第二方向延伸。像素P由栅极线GL和数据线DL定义。开关元件TFT(例如薄膜晶体管)LC电容CLC和存储电容CST的像素电极形成在各像素P中。
栅极信号输入单元310形成在第一外围区域PA1中。栅极信号输入单元310电连接于各条栅极线GL的一端(例如第一端)，以将栅极信号施加于栅极线GL。栅极信号输入单元310对应于例如图2中所示的移位寄存器，多级依赖地连接成移位寄存器。栅极信号输入单元310集成在第一外围区域PA1中。栅极信号输入单元310包括多个栅极控制信号被输入其中的输入终端311。
数据信号输入单元320和静电二极管单元330形成在第二外围区域PA2中。数据信号输入单元320包括将数据信号施加于数据线DL的数据输入焊盘321。数据输入焊盘321电连接于源极驱动芯片的输出终端以接收从源极驱动芯片输出的数据信号。静电二极管单元330分布来自数据输入焊盘321的静电以防止像素P受到静电的损坏。
伪开关单元340和测试单元350形成在第三外围区域PA3中。伪开关单元340电连接于各条栅极线GL的另一端，例如第二端。测试单元350电连接于伪开关单元340。
伪开关单元340包括多个伪开关和控制焊盘347，控制伪开关的操作的控制信号被输入到控制焊盘347中。各个伪开关电连接于各条栅极线GL的另一端，例如第二端。
测试单元350从外部接收测试信号并将该测试信号传递到伪开关单元340。测试单元350包括测试信号输入其中的测试焊盘353以及电连接于伪开关的测试线351。测试信号通过伪开关单元340施加于栅极线GL。
伪开关单元340响应施加于控制焊盘347的控制信号，将测试信号传递到栅极线GL，并防止由于在制造过程中可能产生静电效应对像素的损坏。
图9是说明图8中优选的阵列基板的局部放大平面图。
参考图8和9，阵列基板包括显示区域DA以及与显示区域DA相邻的第二和第三外围区域PA2和PA3。
多条奇数栅极线GL-O和偶数栅极线GL-E以及多条奇数数据线DL-O和偶数数据线DL-E形成在显示区域DA中。栅极线GL-O和GL-E以及数据线DL-O和DL-E定义像素P。开关元件TFT和连接于开关元件TFT的像素电极PE形成在各像素P中。
数据信号输入单元320和静电二极管单元330形成在第二外围区域PA2中。数据信号输入单元320包括数据输入焊盘321。静电二极管单元330包括电连接于数据输入焊盘321的多个静电二极管331。静电二极管332对应于包括栅电极、漏电极和源电极的开关元件。栅电极和漏电极通常连接于存储公用线。在图9所示的静电二极管331中，源电极电连接于数据线DL-E。
伪开关单元340和测试单元350形成在第三外围区域PA3中。伪开关单元340包括分别对应于奇数栅极线GL-O和偶数栅极线GL-E的伪开关340-O和340-E，以及将用于控制伪开关340-O和340-E的操作的控制信号输入其中的控制焊盘347。伪开关单元340-O和340-E电连接于各条栅极线GL-O和GL-E的另一端，例如第二端。
测试单元350包括第一测试焊盘353-O、连接于第一测试焊盘353-O的第一测试线351-O，第二测试焊盘353-O和连接于第二测试焊盘353-E的第二测试线351-E。
从第一测试焊盘353-O输入的测试信号通过第一测试线351-O被传递到奇数伪开关340-O。从第二测试焊盘353-E输入的测试信号通过第二测试线351-E被传递到奇数伪开关340-E。
因此，测试单元350将从外部接收的测试信号传递到伪开关单元340。伪开关单元340响应于从控制焊盘347施加的控制信号，将测试信号施加到栅极线GL-O和GL-E。
各个奇数伪开关340-O包括连接于控制焊盘347的栅电极341、连接于第一测试线351-O的源电极343以及连接于奇数栅极线GL-O的漏电极344。栅电极341可由与栅极线GL-O和GL-E相同的栅极金属层形成。偶数伪开关340-E包括连接于控制焊盘347的栅电极341、连接于第二测试线351-E的源电极345以及连接于偶数栅极线GL-E的漏电极346。
伪开关单元340和测试单元350将测试信号施加于被分成两组的栅极线GL-O和GL-E以检测栅极线GL-O和GL-E和像素P的故障。
在该优选的实施例中，为了测试栅极线GL，栅极线GL被划分为包括奇数栅极线GL-O和偶数栅极线GL-E的两组。可替换地，栅极线GL可分成在第三外围区域PA3的允许区域范围内的至少三组。
此外，在优选的实施例中，为了将测试信号施加于数据线DL-O和DL-E，测试仪的探针分别与数据输入焊盘121接触。
图10是说明图8中优选的阵列基板的等效电路图。在下文中，优选的显示基板参考图10进行说明。
参考图8至10，显示基板包括数据输入单元320、静电二极管单元330、伪开关单元340和测试单元350。
数据输入单元320包括形成在数据线DL1、DL2、…DLm-1和DLm的端部的多个数据输入焊盘321-1、321-2、…、321-(m-1)和321-m。
静电二极管单元330包括多个静电二极管331-1、331-2、…、331-(m-1)和331-m。各个静电二极管331-1、331-2、…、331-(m-1)和331-m的栅电极和漏电极电连接于电压焊盘VCOM，电压焊盘VCOM电连接于存储公用线。各个静电二极管331-1、331-2、…、331-(m-1)和331-m的源电极电连接于数据输入焊盘321-1、321-2、…、321-(m-1)和321-m。
伪开关单元340包括伪开关340-1、340-2、…、340-(n-1)和340-n。各个伪开关340-1、340-2、…、340-(n-1)和340-n的栅电极电连接于控制焊盘347。
测试单元350包括第一测试焊盘353-O、连接于第一测试焊盘353-O的第一测试线351-O、第二测试焊盘353-E和连接于第二测试焊盘353-E和第二测试线351-E。第一测试线351-O连接于奇数栅极线GL1、…GLn-1，其中n是偶数。第二测试线351-E连接于偶数栅极线GL2、…GLn。
如下测试阵列基板。
将控制信号施加于控制焊盘347以接通伪开关单元340。将与激活栅极线GL1、…GLn的栅极信号相对应的第一测试信号施加于测试单元350的第一和第二测试焊盘353-O和353-E。例如，第一测试信号的电压为大约-7V到大约25V。
将存储公共电压施加于电压焊盘VCOM。将第二控制信号施加于数据输入焊盘321-1、321-2、…、321-(m-1)和321-m。测试仪的探针分别接触数据输入焊盘321-1、321-2、…、321-(m-1)、321-m以将第二测试信号施加于数据输入焊盘321-1、321-2、…、321-(m-1)和321-m。例如，第二测试信号的电压为大约0V到大约10V。
这里，施加于数据输入焊盘321-1、321-2、…、321-(m-1)和321-m的第二测试信号可以具有不同的灰度电平。当施加具有不同灰度电平的第二测试信号时，可以检测到阵列基板的显示故障。
因此，阵列测试可以通过上述方式在底部基板上执行。此外，视觉测试可以通过上述方式在显示基板上执行。
图11是根据本发明又一优选实施例说明优选显示面板的平面图。
参考图11，优选实施例的显示基板包括阵列基板400、与阵列基板400组合的滤色器基板200、置于阵列基板400和滤色器基板200之间的LC层(未示出)。阵列基板400与滤色器基板200面对。
阵列基板400被分为显示区域DA、第一、第二、第三和第四外围区域PA1、PA2、PA3和PA4。第一、第二、第三和第四外围区域PA1、PA2、PA3和PA4围绕该显示区域DA。
栅极线GL、数据线DL以及多个像素P以矩阵形状排列形成在显示区域DA中。数据线GL沿第一方向延伸。数据线DL沿与第一方向基本垂直的第二方向延伸。像素P由栅极线GL和数据线DL定义。开关元件TFT(例如薄膜晶体管)、LC电容CLC和存储电容CST的像素电极形成在各个像素P中。
栅极信号输入单元410和第一静电二极管单元480形成在第一外围区域PA1中。
栅极信号输入单元410包括形成在栅极线GL的端部(例如第一端)的栅极输入焊盘411。栅极输入焊盘411电连接于栅极驱动芯片的输出端以将栅极信号施加于栅极驱动芯片。
第一电极二极管单元480电连接于栅极输入焊盘411。第一静电二极管单元480分布来自栅极输入焊盘411的静电以防止像素P受到静电的损坏。
数据信号输入单元420和第二静电二极管单元430形成在第二外围区域PA2中。
数据信号输入单元420包括形成在数据线DL的端部(例如第一端)的数据输入焊盘421。数据输入焊盘421与源极驱动芯片的输出终端电连接以接收从源极驱动芯片输出的数据信号。
第二静电二极管单元430电连接于数据输入焊盘421。第二静电二极管单元430分布来自数据输入焊盘421的静电以防止像素P受到静电的损坏。
第一伪开关单元440和第一测试单元450形成在第三外围区域PA3中。第一伪开关单元440电连接于各条栅极线GL的另一端，例如第二端。第一测试单元450电连接于第一伪开关单元440。
第一伪开关单元440包括多个第一伪开关以及第一控制焊盘447，用于控制第一伪开关单元440的第一伪开关的操作的第一控制信号被输入第一控制焊盘447中。第一测试单元450接收来自外部的第一测试信号并将该第一测试信号传递给第一伪开关单元440。第一测试单元450包括将第一测试信号输入其中的第一测试焊盘453、电连接于第一伪开关单元440的第一伪开关的第一测试线451。这里，第一伪开关单元440和第一测试单元450基本上与参考图3和4所述的相同。因此，为了简略起见，省略关于第一伪开关单元440和第一测试单元450的任何进一步的解释。
第二伪开关单元460和第二测试单元470形成在第四外围区域PA4中。第二伪开关单元460电连接于数据线DL的另一端，例如第二端。第二测试单元470电连接于第二伪开关单元460。
第二伪开关单元460包括多个第二伪开关以及第二控制焊盘463，用于控制第二伪开关单元460的第二伪开关的操作的第二控制信号被输入第二控制焊盘463中。第二测试单元470从外部接收第二测试信号并将该第二测试信号传递给第二伪开关单元460。第二测试单元470包括将第二测试信号输入其中的第二测试焊盘473、电连接于第二伪开关单元460的第二伪开关的第二测试线471。这里，第二伪开关单元460和第二测试单元470基本上与参考图5和6所述的相同。因此，为了简略起见，省略关于第二伪开关单元460和第二测试单元470的任何进一步的解释。
此外，根据本优选实施例中阵列基板的测试基本上与参考图7所述的相同。因此，为了简略起见，省略关于测试的任何进一步的解释。
根据本发明的优选实施例，第一测试单元被设置在栅极线的一端，该端与将栅极信号输入其中的栅极线的另一端相反，从而测试信号通过第一测试单元施加于栅极线。因此，可以精确地检测到线路和像素的故障。
此外，第二测试单元被设置在数据线的一端，该端与将数据信号输入其中的数据线的另一端相反，从而测试信号通过第二测试单元施加于数据线。因此，可以精确地检测到线路和像素的故障。
此外，第一和第二测试单元设置在显示单元中，因此可以容易地执行阵列测试和视觉测试。
本发明的上述内容是说明性的，而不是对其的限制。尽管已经描述了本发明几个优选的实施例，但是本领域技术人员可以理解优选实施例中可能的多种修改实质上没有脱离本发明新颖性的宗旨和优势。因此，所有的这些修改都包括在权利要求定义的本发明的范围之内。在权利要求中，装置加功能条款旨在覆盖这里所述的执行所述功能的结构，不仅是结构等价物而且包括等价的结构。因此，可以理解本发明的上述内容是说明性的，而不受到所公开的特定的实施例的限制，可以理解对所公开的实施例的修改以及其它实施例包括在所附权利要求的范围之内。本发明由所附权利要求以及包括在其中的权利要求的等价物来限定。