专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

KR102228031B1 KR102228031B1 - Interface system 有权
公开(公告)号：KR102228031B1
公开(公告)日：2021-03-12
申请号：KR1020197011421A
申请日：2017-09-08
申请人： 도시바 메모리 가부시키가이샤
发明人： 도시타다 사이토 , 아키히사 후지모토
IPC分类号： H04L7/033 , G06F1/12 , G06F13/38 , H03L7/07 , H03L7/091 , H04L7/00 , H04L25/08 , H04L25/14
CPC分类号： G06F1/06 , H04L7/033 , G06F13/4286 , G06F1/12 , G06F1/3237 , G06F13/1689 , G06F13/38 , G06F13/4282 , H03L7/07 , H03L7/0807 , H03L7/091 , H03L7/099 , H04L25/085 , H04L25/14 , H04L7/0004 , H04L7/0012 , Y02D10/00
摘要： 일 실시예에 따르면, 인터페이스 시스템은 수신기, 제 1 클럭 생성기, 제 2 클럭 생성기 및 샘플링 회로를 포함한다. 수신기는 호스트로부터 제 1 클럭 및 시리얼 데이터를 수신하도록 구성된다. 제 1 클럭 생성기는 제 1 VCO를 포함하고, 제 1 클럭에 근거해서 제 2 클럭을 생성하도록 구성된다. 제 2 클럭 생성기는 제 2 VCO를 포함하고, 시리얼 데이터에 근거해서 제 3 클럭을 생성하도록 구성된다. 샘플링 회로는 제 3 클럭 및 시리얼 데이터에 근거해서 수신 데이터를 샘플링하도록 구성된다.

2. 发明专利

JPWO2017043254A1 位相同期回路、位相同期方法および通信装置审中-公开
公开(公告)号：JPWO2017043254A1
公开(公告)日：2018-07-19
申请号：JP2016073817
申请日：2016-08-15
申请人：ソニーセミコンダクタソリューションズ株式会社
发明人：増田貴志
IPC分类号： H03L7/087 , H03L7/08 , H03L7/083
CPC分类号： H03L7/083 , H03L7/07 , H03L7/08 , H03L7/081 , H03L7/087 , H03L7/091 , H03L7/0997
摘要：本開示の位相同期回路は、入力クロック信号の遷移を検出する検出部と、第1の制御信号に応じた周波数を有するクロック信号を生成するとともに、検出部における検出結果に基づいてクロック信号の位相を変化させる発振部と、第2の制御信号に応じて、入力クロック信号の位相とクロック信号の位相との間の位相差を調整する調整部と、複数の比較タイミングで入力クロック信号の位相とクロック信号の位相とを比較し、その比較結果に基づいて第1の制御信号および第2の制御信号を生成する制御部とを備える。

3. 发明专利

JP6213568B2 生体情報計測装置有权
公开(公告)号：JP6213568B2
公开(公告)日：2017-10-18
申请号：JP2015539119
申请日：2014-09-16
申请人：株式会社村田製作所
发明人：林毅至 , 佐藤寧
IPC分类号： A61B5/0452 , A61B5/02
CPC分类号： A61B5/721 , A61B5/02416 , A61B5/02427 , A61B5/7207 , A61B5/7225 , A61B5/7246 , A61B5/725 , H03L7/07 , H03L7/093 , H03L7/107 , A61B5/0245 , A61B5/0452 , A61B5/0456

4. 发明专利

JP6156589B2 受信回路、集積回路及び受信方法有权
公开(公告)号：JP6156589B2
公开(公告)日：2017-07-05
申请号：JP2016549676
申请日：2014-09-22
申请人：株式会社ソシオネクスト
发明人：橋本友博
IPC分类号： H03M9/00 , H04L7/033
CPC分类号： H04L7/0029 , H03L7/07 , H03L7/08 , H03L7/0807 , H03L7/0814 , H03L7/093 , H04L7/0025 , H04L7/0087 , H04L7/0331 , H03M9/00 , H04L7/033

5. 发明专利

JP5995673B2 発振装置有权
公开(公告)号：JP5995673B2
公开(公告)日：2016-09-21
申请号：JP2012251613
申请日：2012-11-15
申请人：日本電波工業株式会社
发明人：依田友也
IPC分类号： H05B3/00 , H03B5/32
CPC分类号： H03L1/028 , H03B5/32 , H03B5/36 , H03L1/04 , H05B1/023 , H03L7/00 , H03L7/07

6. 发明专利

JP5926125B2 半導体装置有权
公开(公告)号：JP5926125B2
公开(公告)日：2016-05-25
申请号：JP2012130777
申请日：2012-06-08
申请人：ルネサスエレクトロニクス株式会社
发明人：竹内正浩
IPC分类号： H03L7/08 , H04L7/033
CPC分类号： H04L7/0331 , H03L7/07 , H03L7/0807 , H03L7/0814 , H03L7/085 , H03L7/089 , H03L7/091 , H03L7/093 , H03L7/1075 , H04B1/69 , H04L7/0025 , H04L7/033

7. 发明专利

JP5853870B2 クロック分配器及び電子装置有权
标题翻译：时钟分配器和电子
公开(公告)号：JP5853870B2
公开(公告)日：2016-02-09
申请号：JP2012130827
申请日：2012-06-08
申请人：富士通株式会社
发明人：富田安基 , 田村泰孝
IPC分类号： H03L7/099 , H03L7/24 , H03B5/02 , H03B27/00 , H03K3/354 , H03L7/00
CPC分类号： H03L7/18 , G06F1/10 , H03L7/07 , H03L7/099 , H03L7/24 , H03L7/0805

8. 发明专利

JP2015149669A クロック制御回路,受信器および通信装置审中-公开
标题翻译：时钟控制电路，接收器和通信设备
公开(公告)号：JP2015149669A
公开(公告)日：2015-08-20
申请号：JP2014022510
申请日：2014-02-07
申请人：富士通株式会社
发明人：富田安基 , 森俊彦
IPC分类号： H03K5/00 , H03B19/00 , H04L7/033 , H03L7/06
CPC分类号： H03K3/012 , H03K5/00006 , H03K5/15066 , H03L7/07 , H03L7/0807 , H03L7/0814 , H04L7/0029 , H04L7/0079 , H03K2005/00286 , H04L7/0337
摘要：【課題】高周波帯域でのクロック性能の劣化を抑えてマルチデータレート化を可能とするクロック制御回路,受信器及び通信装置を提供する。【解決手段】多相クロックにおける第1入力クロック対Iclk0,Iclk180をバッファして出力Oclk0,Oclk180する第1バッファ91と、多相クロックにおける第2入力クロック対Iclk90,Iclk270を受け取り、第2入力クロック対をバッファして出力Oclk270,Oclk90するか、または、固定レベルL/Hを出力OUT1,OUT2するか制御可能な第2バッファ92と、第1バッファからの出力および第2バッファからの出力の論理を取って、多相クロックの周波数(f/4)を倍周した周波数(f/2)に基づいた第1出力クロック対、または、多相クロックの周波数と同じ周波数(f/4)に基づいた第2出力クロック対Doclk0,Doclk180を出力する倍周器93とを有する。【選択図】図3
摘要翻译：要解决的问题：提供一种能够通过抑制高频带中的时钟性能的恶化来处理多数据速率的时钟控制电路，接收机和通信装置。解决方案：时钟控制电路包括：第一缓冲器91，以多相时钟缓冲第一个输入时钟对Iclk 0，Iclk 180，并执行输出Oclk 0，Oclk 180; 第二缓冲器92，其接收多相时钟中的第二输入时钟对Iclk 90，Iclk 270，并且可以执行是否缓冲第二时钟对以执行输出Oclk 270，Oclk 90或执行固定的输出Oclk 270，Oclk 90的输出OUT 1，OUT 2的控制水平L / H; 以及对来自第一缓冲器的输出和来自第二缓冲器的输出执行逻辑运算的倍增器93，并且基于通过将第二缓冲器加倍来获得的频率（f / 2）来执行第一输出时钟对的输出Doc1k0，Doclk180 基于与多相时钟相同的频率（f / 4），多相时钟的频率（f / 4）或第二输出时钟对。

9. 发明专利

JP2015519773A マルチチャネルのためのクロック復元装置、受信装置、および通信システム有权
标题翻译：多通道，接收设备和通信系统，时钟恢复装置
公开(公告)号：JP2015519773A
公开(公告)日：2015-07-09
申请号：JP2015503121
申请日：2013-03-27
申请人：テラスクエアカンパニーリミテッド , テラスクエアカンパニーリミテッド
发明人：ヤン，ジェヒョク , ハン，ジンホ , ユン，ビョングク , ヒョンミンベ， , ヒョンミンベ， , パク，ジンホ , キム，テホ
IPC分类号： H04L7/02 , H03K5/00 , H03L7/087 , H03L7/093
CPC分类号： G06F1/08 , G06F13/385 , G06F13/405 , G06F15/17 , G06F17/30017 , H03L7/07 , H03L7/0807 , H03L7/0814 , H03L7/087 , H03L7/093 , H04L7/0004 , H04L7/0008 , H04L7/0012 , H04L7/0025 , H04L7/033 , H04L7/0337 , H04L25/14
摘要：【課題】マルチデータチャネルのクロック信号を復元するためのクロック復元装置の多様な実施形態を開示する。【解決手段】一実施形態に係る複数のデータチャネルに対するクロック復元装置は、複数のチャネルブロックを含み、前記各チャネルブロックは、それぞれのデータチャネルから受信したそれぞれのデータ信号(data signal)とグローバル信号(global signal)に基づいて中間信号を生成する周波数検出ブロック(frequency detection block)、および前記グローバル信号および前記それぞれのデータ信号に対応するそれぞれのデータチャネル(data channel)に対するクロック信号(clock signal)を復元する復元ブロック(recovery block)を含んでもよい。また、前記装置は、前記複数のチャネルブロックから中間信号を受信して結合することによって前記グローバル信号を生成するグローバル信号生成ブロック(global signal generation block)を含んでもよい。【選択図】図4
摘要翻译：公开了一种多数据信道时钟恢复装置的各种实施例用于恢复的时钟信号。根据一个实施例的多个数据信道的一个时钟恢复装置包括：多个信道块的，每个信道块中，每个数据信号（数据信号）和全局信号从各个数据信道接收（全局信号），用于基于（频率检测块）生成中间信号频率检测块，并且全局信号和用于每个数据信道（数据信道）的时钟信号提供给对应于每个数据信号（时钟信号）恢复到恢复块（恢复块）可以含有。此外，该装置可以包括用于通过组合从接收所述中间信号生成所述全局信号的全局信号生成块（全局信号生成块），所述多个信道块。点域4

10. 发明专利

JP2014230275A 搬送波追跡ループの固定誤りを検出するための受信機および方法审中-公开
标题翻译：用于检测载波跟踪环路的错误锁定的接收器和方法
公开(公告)号：JP2014230275A
公开(公告)日：2014-12-08
申请号：JP2014101247
申请日：2014-05-15
申请人：オーツーマイクロ, インコーポレーテッド , O2 Micro Inc , オーツーマイクロ, インコーポレーテッド
发明人： GAO KE , DEYU TANG , ZHANG DACHUN
IPC分类号： H04B1/16 , G01C21/28 , G01S19/29 , G01S19/37
CPC分类号： H04L27/0014 , G01S19/29 , H03L7/07 , H04L2027/0057 , H04L2027/0065 , H04L2027/0067 , H04L2027/0079
摘要：【課題】搬送波追跡ループの固定誤りを検出するための方法および衛星受信機を提供すること。【解決手段】搬送波追跡ループの固定誤りを検出するための方法が記述される。この方法は、搬送波追跡ループが第1のモードで動作している場合、所定の時間期間における1つまたは複数のループ弁別器の各々の平均出力を取得するステップと、1つまたは複数のループ弁別器のうちの任意のループ弁別器の平均出力の絶対値が、対応するループ弁別器に関連する個々の閾値より大きい場合、搬送波追跡ループが誤って固定されているかどうかを決定するステップとを含む。搬送波追跡ループは、第1のモードでは周波数固定ループおよび位相固定ループを含んでいる。1つまたは複数の弁別器ループは、周波数固定弁別器ループ、位相固定弁別器ループまたはそれらの組合せを含むことができる。【選択図】図1a
摘要翻译：要解决的问题：提供一种用于检测载波跟踪环的假锁的方法和卫星接收机。解决方案：描述了一种用于检测载波跟踪环的假锁的方法。所述方法包括：当所述载波跟踪环路以第一模式工作时，在预定时间段内获得一个或多个环路鉴别器中的每一个的平均输出; 以及当所述一个或多个环路鉴别器中的任一个的平均输出的绝对值大于与所述相应的环路鉴别器相关联的单个阈值时，确定所述载波跟踪环路是否被错误锁定。载波跟踪环包括第一模式中的频率锁定环和锁相环。一个或多个标识符循环可以包括频率锁定鉴别器环路，锁相鉴别器环路或其组合。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式