专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明授权

US07569429B2 Antifuse having uniform dielectric thickness and method for fabricating the same 失效
标题翻译：具有均匀介电厚度的防腐剂及其制造方法
公开(公告)号：US07569429B2
公开(公告)日：2009-08-04
申请号：US11324006
申请日：2005-12-29
申请人： Keun Soo Park
发明人： Keun Soo Park
IPC分类号： H01L21/82
CPC分类号： H01L23/5252 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要： Disclosed are an antifuse having a uniform amorphous silicon (antifuse material) thickness and a method for fabricating such an antifuse device. The antifuse is located between overlying and underlying conductive layers, and includes: a contact and/or via hole in an insulating layer on the underlying conductive layer; a lower metal layer contacting inner surfaces of the contact and/or via hole and a top surface of the insulating layer; a filling layer contacting the lower barrier metal layer and at least partially filling the contact and/or via hole; an antifuse material layer contacting a top surface of the filling layer and a part of the lower metal layer; and an upper metal layer on the antifuse material layer.
摘要翻译：公开了具有均匀非晶硅（反熔丝材料）厚度的反熔丝以及制造这种反熔丝装置的方法。反熔丝位于上面和下面的导电层之间，并且包括：在下面的导电层上的绝缘层中的接触和/或通孔; 接触和/或通孔的内表面与绝缘层的顶表面接触的下金属层; 接触所述下阻挡金属层并且至少部分地填充所述接触和/或通孔的填充层; 与所述填充层的顶表面和所述下金属层的一部分接触的反熔丝材料层; 和反熔丝材料层上的上金属层。

32. 发明申请

US20090189284A1 SEMICONDUCTOR DEVICE HAVING A REDUCTANT LAYER AND MANUFACTURING METHOD THEREOF 失效
标题翻译：具有减少层的半导体器件及其制造方法
公开(公告)号：US20090189284A1
公开(公告)日：2009-07-30
申请号：US12416387
申请日：2009-04-01
申请人： JUNG JOO KIM
发明人： JUNG JOO KIM
IPC分类号： H01L23/48
CPC分类号： H01L23/5329 , H01L21/76838 , H01L21/7685 , H01L21/76877 , H01L23/53223 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要： A semiconductor device includes an inter-metal dielectric (IMD) formed on a substrate and having at least one via hole, a via hole formed by filling the via hole with a first metal, a reductant layer formed on the via plug and the inter-metal dielectric to a predetermined thickness, and a metal line layer formed by depositing a second metal on the reductant layer.
摘要翻译：半导体器件包括形成在衬底上并具有至少一个通孔的金属间电介质（IMD），通孔用第一金属填充形成的通孔，形成在通孔上的还原剂层，金属电介质到预定厚度，以及通过在还原层上沉积第二金属而形成的金属线层。

33. 发明授权

US07566660B2 Semiconductor device and method for manufacturing the same 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：US07566660B2
公开(公告)日：2009-07-28
申请号：US11641792
申请日：2006-12-20
申请人： Keun Soo Park
发明人： Keun Soo Park
IPC分类号： H01L21/44 , H01L21/469
CPC分类号： H01L21/28273 , Y10S438/924 , Y10S438/954
摘要： A method for manufacturing a semiconductor device includes the steps of: forming a gate on a semiconductor substrate; sequentially stacking a first oxide layer, a nitride layer and a second oxide layer on the semiconductor substrate including the gate; forming a first photoresist layer pattern on the second oxide layer; forming a second oxide layer pattern by wet etching the second oxide layer by using the first photoresist layer pattern as a mask; forming a nitride layer pattern by dry etching the nitride layer using the second oxide layer pattern as a mask; and forming a first oxide layer pattern by etching the first oxide layer using the nitride layer pattern as a mask.
摘要翻译：一种制造半导体器件的方法包括以下步骤：在半导体衬底上形成栅极; 在包括栅极的半导体衬底上依次层叠第一氧化物层，氮化物层和第二氧化物层; 在所述第二氧化物层上形成第一光致抗蚀剂图案; 通过使用第一光致抗蚀剂层图案作为掩模，通过湿法蚀刻第二氧化物层来形成第二氧化物层图案; 通过使用第二氧化物层图案作为掩模将氮化物层干蚀刻来形成氮化物层图案; 以及通过使用氮化物层图案作为掩模蚀刻第一氧化物层来形成第一氧化物层图案。

34. 发明授权

US07563676B2 NOR-type flash memory cell array and method for manufacturing the same 有权
标题翻译： NOR型闪存单元阵列及其制造方法
公开(公告)号：US07563676B2
公开(公告)日：2009-07-21
申请号：US11646088
申请日：2006-12-26
申请人： Heong Jin Kim
发明人： Heong Jin Kim
IPC分类号： H01L31/072
CPC分类号： H01L27/115 , H01L27/11521
摘要： Disclosed is a non-volatile (e.g., NOR type flash) memory cell array and a method for manufacturing the same. The memory cell array includes a plurality of isolation layers on a semiconductor substrate, parallel to a bit line and defining an active device area, a plurality of common source areas in the semiconductor substrate, separated from each other by the isolation layers such that the common source areas connect memory cells adjacent to each other in a bit line direction, a common source line on the semiconductor substrate, connected to each source area and extending in a word-line direction, an insulating spacer along a first sidewall of the common source line, a gate at a second sidewall of the insulating spacer including a tunnel oxide layer, a first electrode, an inter-electrode dielectric layer, and a second electrode, and a drain area in the semiconductor substrate on an opposite side of the gate from the common source area.
摘要翻译：公开了一种非易失性（例如，NOR型闪存）存储单元阵列及其制造方法。存储单元阵列包括半导体衬底上的平行于位线并限定有源器件区域的多个隔离层，半导体衬底中的多个公共源极区域，通过隔离层彼此分离，使得共同的源极区域沿位线方向连接彼此相邻的存储单元，连接到每个源极区域并沿着字线方向延伸的半导体衬底上的公共源极线，沿着公共源极线的第一侧壁的绝缘间隔物在绝缘间隔物的第二侧壁处的栅极，包括隧道氧化物层，第一电极，电极间电介质层和第二电极，以及在栅极的相对侧上的半导体衬底中的漏极区域共同源区。

35. 发明申请

US20090174004A1 SEMICONDUCTOR DEVICE AND FABRICATING METHOD THEREOF 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：US20090174004A1
公开(公告)日：2009-07-09
申请号：US12401373
申请日：2009-03-10
申请人： Yong Keon CHOI
发明人： Yong Keon CHOI
IPC分类号： H01L27/092 , H01L23/58
CPC分类号： H01L21/76232 , H01L21/76229 , H01L21/823878
摘要： A semiconductor device including a semiconductor substrate having first and second device regions. A first trench is formed in the first region and a second trench is formed in the second region. The first trench and the second trench have different widths and different depths. The first trench and the second trench define device isolation regions and active regions.
摘要翻译：一种半导体器件，包括具有第一和第二器件区域的半导体衬底。第一沟槽形成在第一区域中，第二沟槽形成在第二区域中。第一沟槽和第二沟槽具有不同的宽度和不同的深度。第一沟槽和第二沟槽限定器件隔离区域和有源区域。

36. 发明授权

US07557003B2 MIM capacitor manufacturing method 有权
标题翻译： MIM电容器制造方法
公开(公告)号：US07557003B2
公开(公告)日：2009-07-07
申请号：US11640154
申请日：2006-12-15
申请人： Bong Jun Kim
发明人： Bong Jun Kim
IPC分类号： H01L21/8242
CPC分类号： H01L21/76852
摘要： Disclosed are an MIM (Metal-Insulator-Metal) capacitor and a method of manufacturing the same. The MIM capacitor includes: a lower metal layer and a lower metal interconnection on a substrate; a barrier metal layer on the lower metal layer; an insulating layer on the barrier metal layer; an upper metal layer on the insulating layer; an interlayer dielectric layer having a via hole on the lower metal interconnection; and a plug in the via hole.
摘要翻译：金属 - 绝缘体 - 金属电容器及其制造方法公开了一种MIM（金属 - 绝缘体 - 金属）电容器。 MIM电容器包括：在基板上的下金属层和下金属互连; 下金属层上的阻挡金属层; 阻挡金属层上的绝缘层; 绝缘层上的上金属层; 在下金属互连上具有通孔的层间绝缘层; 并插入通孔。

37. 发明授权

US07556998B2 Method of manufacturing semiconductor devices 失效
标题翻译：制造半导体器件的方法
公开(公告)号：US07556998B2
公开(公告)日：2009-07-07
申请号：US11319489
申请日：2005-12-29
申请人： Hyuk Park , Dong Yeol Keum
发明人： Hyuk Park , Dong Yeol Keum
IPC分类号： H01L21/8238
CPC分类号： H01L21/823842 , H01L21/823871
摘要： A method of manufacturing a semiconductor device including forming a dummy gate electrode which is divided into first and second areas, selectively implanting N-type ions and P-type ions into the first and second areas of the dummy gate electrode respectively and then implanting impurity ions into a boundary region between the first area and second area of the dummy gate electrode.
摘要翻译：一种制造半导体器件的方法，包括形成分为第一和第二区域的虚拟栅电极，分别将N型离子和P型离子选择性地注入到虚拟栅电极的第一和第二区域中，然后注入杂质离子进入虚拟栅电极的第一区域和第二区域之间的边界区域。

38. 发明授权

US07556990B2 CMOS image sensor having improved signal efficiency and method for manufacturing the same 失效
标题翻译：具有改进的信号效率的CMOS图像传感器及其制造方法
公开(公告)号：US07556990B2
公开(公告)日：2009-07-07
申请号：US11319969
申请日：2005-12-29
申请人： Bum Sik Kim
发明人： Bum Sik Kim
IPC分类号： H01L31/113
CPC分类号： H01L27/14689 , H01L27/1463
摘要： A CMOS image sensor and a method for manufacturing the same improves signal efficiency by reducing a dark signal, and includes a substrate having a first conductive type comprising an image area and a circuit area, a STI isolation layer in the substrate for electrical isolation within the circuit area, and a field oxide in the substrate for electrical isolation within the image area.
摘要翻译： CMOS图像传感器及其制造方法通过减少暗信号来提高信号效率，并且包括具有包括图像区域和电路区域的第一导电类型的基板，在基板内的用于电隔离的STI隔离层电路区域和基板中的场氧化物，用于在图像区域内进行电隔离。

39. 发明申请

US20090165706A1 METHOD FOR FORMING A PLURALITY OF METAL LINES IN A SEMICONDUCTOR DEVICE USING DUAL INSULATING LAYER 审中-公开
标题翻译：在使用双重绝缘层的半导体器件中形成多种金属线的方法
公开(公告)号：US20090165706A1
公开(公告)日：2009-07-02
申请号：US12397169
申请日：2009-03-03
申请人： June Woo LEE
发明人： June Woo LEE
IPC分类号： B05C11/00 , C23C14/34
CPC分类号： H01L21/76838 , H01L21/76837 , H01L21/76885
摘要： A method for forming a plurality of metal lines in a semiconductor device including forming first insulating layer patterns on a semiconductor substrate, the first insulating patterns being spaced from each other; depositing a metal layer on and between the first insulating layer patterns; planarizing the metal layer; patterning the planarized metal layer to form the plurality of metal lines between the first insulating layer patterns; and forming a second insulating layer on and between the metal lines.
摘要翻译：一种在半导体器件中形成多个金属线的方法，包括在半导体衬底上形成第一绝缘层图案，所述第一绝缘图案彼此间隔开; 在第一绝缘层图案之间和之间沉积金属层; 平面化金属层; 图案化平坦化的金属层以在第一绝缘层图案之间形成多个金属线; 以及在金属线之间和之间形成第二绝缘层。

40. 发明授权

US07550346B2 Method for forming a gate dielectric of a semiconductor device 有权
标题翻译：用于形成半导体器件的栅极电介质的方法
公开(公告)号：US07550346B2
公开(公告)日：2009-06-23
申请号：US11498431
申请日：2006-08-02
申请人： Jeong Ho Park
发明人： Jeong Ho Park
IPC分类号： H01L21/8242
CPC分类号： H01L21/823462 , Y10S438/981
摘要： Disclosed is a method for forming a gate dielectric in a semiconductor device. The present method includes forming a first dielectric layer on a semiconductor substrate; removing a portion of the first dielectric layer to expose a portion of the substrate; forming a nitride layer on the exposed portion of the substrate and the first dielectric layer; forming a transition metal layer on the nitride layer; and oxidizing the transition metal layer to form a transition metal oxide layer.
摘要翻译：公开了一种在半导体器件中形成栅极电介质的方法。本发明的方法包括在半导体衬底上形成第一电介质层; 去除所述第一电介质层的一部分以暴露所述衬底的一部分; 在所述基板的暴露部分和所述第一介电层上形成氮化物层; 在氮化物层上形成过渡金属层; 并氧化该过渡金属层以形成过渡金属氧化物层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式