一种时间交织流水线型模数转换器结构专利检索-时间线编辑中专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

一种时间交织流水线型模数转换器结构

阅读：1223发布：2021-01-02

IPRDB可以提供一种时间交织流水线型模数转换器结构专利检索，专利查询，专利分析的服务。并且本发明属于集成电路技术领域，具体为一种采用共享前端子模数转换器的时间交织流水线型模数转换器结构，其中流水线结构的通道模数转换器除去了前端采样保持放大电路。在省略采样保持放大电路的流水线结构模数转换器和时间交织结构的模数转换器中都各自存在不同类型采样时间误差。相比于已提出的方法和结构，本发明提出了在所有省略采样保持放大器的流水线型通道模数转换器的前端采用共享前端子模数转换器的结构。这种结构将两种类型的采样时间误差统一，很大程度地简化了采样时间误差校准算法和电路结构的复杂度，最终有效地减小芯片的功耗和面积。，下面是一种时间交织流水线型模数转换器结构专利的具体信息内容。

权利要求

1.一种时间交织流水线型模数转换器结构，其特征在于主要由前端共享子模数转换器（1）、解复用器（2）、通道模数转换器（3）和通道间数字校准单元（4）组成；

所述前端共享子模数转换器（1）位于时间交织流水线型模数转换器的输入级，其直接工作在时间交织流水线型模数转换器的采样频率下；所述前端共享子模数转换器作为流水线型通道模数转换器的第一级的子模数转换器，在完成模拟信号的量化后，将输出的数字信号传输给所述解复用器（2）；

所述解复用器（2）的输入包括时间交织流水线型模数转换器的模拟信号输入和前端共享子模数转换器的数字信号输入；解复用器（2）按顺序和时间交织的时钟节拍将输入模拟信号和对应的数字信号分配和传输到后一级的各通道模数转换器（3）中，由所述通道模数转换器（3）在前端共享子模数转换器（1）工作的基础上进一步地完成整个时间交织流水线型模数转换器的模数转换；最后，通过通道模数转换器（3）数字输出到通道间数字校准单元（4）；

所述通道模数转换器（3）包含参考通道模数转换器和校准通道模数转换器两种类型；

其中

所述两种类型的通道模数转换器均采用x.5 bit流水线型模数转换器的架构，并且出于低功耗设计考虑除去了传统流水线型模数转换器中的前端采样保持放大器；同时，由于所述前端共享子模数转换器（1）的存在，各流水线型通道模数转换器第一级的子模数转换器也被省去；所述两种类型的通道模数转换器中都设计有可控延时线用于调整采样时钟的延时，由采样时间数字校准的算法控制最终消除时间交织流水线型模数转换器中的采样时间误差。

2.根据权利要求1所述的时间交织流水线型模数转换器结构，其特征在于所述参考通道模数转换器内具有单通道数字校准单元和控制逻辑，用于校准由除去传统流水线型模数转换器中的前端采样保持放大器带来的采样时间误差；单通道数字校准单元在调整可控延时线的同时也将输出码输出到通道间数字校准单元（4）；

所述校准通道模数转换器不带有数字校准运算的模块，在流水线型模数转换器完成模数转换后，数字输出直接输入到通道间数字校准单元（4）；校准通道模数转换器中的可控延时线直接由后级的通道间数字校准单元（4）进行控制，调整校准通道的采样时钟延迟。

3. 根据权利要求1所述的时间交织流水线型模数转换器结构，其特征在于所述通道模数转换器（3）有N个，其中，参考通道模数转换器为1个，校准通道模数转换器为N-1个，每一个通道模数转换器（3）的转换速率均为时间交织流水线型模数转换器采样速率的1/N倍。

4.根据权利要求1所述的时间交织流水线型模数转换器结构，其特征在于所述通道间数字校准单元（4）将时间交织的各通道模数转换器（3）转换得到的数字码按时间顺序排序后输出作为整个时间交织流水线型模数转换器的数字输出，同时，该通道间数字校准单元根据基于相关的采样时间误差检测算法对时间交织的通道模数转换器（3）之间的采样时间误差进行检测和校准；通道间数字校准单元（4）以参考通道模数转换器的采样时钟为基准，通过将算法计算得到的数字控制码反馈到校准通道模数转换器中来校准通道间采样时间误差。

说明书全文

一种时间交织流水线型模数转换器结构

技术领域

[0001] 本发明属于集成电路技术领域，具体涉及一种采用前端共享子模数转换器的时间交织流水线型模数转换器结构。

背景技术

[0002] 随着科技发展，电子系统对模数转换器精度和速度的要求都逐步提高。各种基本结构的模数转换器在工艺的约束下都在性能提升上遇到了瓶颈，必须在速度和精度两个方面做出平衡和取舍。时间交织的模数转换器架构通过N个通道速度有限的模数转换器并行采样，时间交织模数转换器在继承各通道模数转换器精度的前提下将自身的转换速度提升到单通道模数转换器的N倍。（如图1所示）理想情况下，时间交织的模数转换器架构在速度提升为单通道模数转换器N倍的同时，保持单通道模数转换器具有的高精度，因此时间交织的模数转换器架构可以进一步提高基本结构的模数转换器的性能。但在实际的芯片设计中，由于各通道位置的不同，时钟输入的路径各不相同、存在失配的情况。于是在时间交织的模数转换器架构中的各通道模数转换器间产生了采样时间误差（如图2所示），该误差将影响时间交织模数转换器的精度。因此，通道间采样时间误差的数字校准方法被引入。一种有效的方法是通过求取各通道采样结果的相关来探测通道间采样时间误差，然后通过数字延时控制单元分别校准个通道的采样时钟。

[0003] 流水线结构由于其良好的欠采样能力成为了时间交织架构中一种常用的通道模数转换器。然而随着现代电子系统对于低功耗的要求越来越高，流水线结构的模数转换器中也开始引入许多低功耗的设计思想。省略流水线结构中的前端采样保持放大器就是一个有效的降低功耗的手段，然而在降低功耗的同时它在流水线型模数转换器中引入了采样时间误差（如图3所示）。这种采样时间误差将会造成流水线型数模转换器在转换过程中出现转换错误、输出误码严重影响模数转换器的动态性能和精度。采样时间误差在欠采样的工作情况下会造成的问题尤为严重，因此在运用到时间交织的模数转换器架构中时，这一问题的解决对整个时间交织模数转换器性能的保证至关重要。为了在除去前端采样保持放大器的流水线型模数转换器中解决由采样时间误差造成的转换错误的问题，一种基于数字校准和延时控制的结构被引入。这一结构通过数字方法检测第一级余量放大器的输出是否超过设定阈值来判断采样时间误差是否对模数转换造成影响。比较两种时钟延时下采样时间误差对转换造成的影响，通过基于梯度的数字校准算法调整采样时钟延时消除转换错误情况的发生。这种方法可以较好的解决单通道流水线型模数转换器中由去处前端采样保持放大器带来的采样时间误差所造成的问题。但在时间交织架构的除去前端采样保持放大器的流水线型模数转换器中，每一个通道都需要单独引入数字校准的算法和电路结构。

[0004] 为了解决以上提到的两种不同类型的采样时间误差，其各自的数字校准算法和电路结构都需要被引入和运用到时间交织流水线型模数转换器中。这样做会带来很大的硬件开销，对于整个模数转换器芯片来说会增加大量的面积并且增大芯片工作中的功耗。

发明内容

[0005] 本发明的目的在于提供一种高速，高精度，结构简单，功耗低的时间交织流水线型模数转换器结构。

[0006] 本发明提供的时间交织流水线型模数转换器，在为了节省通道模数转换器功耗而除去流水线型通道模数转换器前端采样保持放大器的情况下，即采用前端共享子模数转换器，并采用较为简化的数字校准算法和电路结构实现采样时间误差的校准，从而保证和提高时间交织流水线型模数转换器的精度性能。其结构主要由四部分构成：前端共享子模数转换器1、解复用器2、通道模数转换器3和通道间数字校准单元4（如图4所示）。

[0007] 本发明中，所述前端共享子模数转换器1位于时间交织流水线型模数转换器的输入级，其直接工作在时间交织流水线型模数转换器的采样频率下。所述前端共享子模数转换器作为流水线型通道模数转换器的第一级的子模数转换器，在完成模拟信号的量化后，将输出的数字信号传输给所述解复用器2；

[0008] 所述解复用器2的输入包括时间交织流水线型模数转换器的模拟信号输入和共享前端子模数转换器的数字信号输入；解复用器2按顺序和时间交织的时钟节拍将输入模拟信号和对应的数字信号分配和传输到后一级的各通道模数转换器3中，由所述通道模数转换器3在前端共享子模数转换器1（即第一级的子模数转换器）工作的基础上进一步的完成整个时间交织流水线型模数转换器的模数转换；最后，通过通道模数转换器3数字输出到后级通道间数字校准单元4。

[0009] 本发明中，所述通道模数转换器3包含参考通道模数转换器（如图5所示）和校准通道模数转换器（如图6所示）两种类型。

[0010] 所述两种类型的通道模数转换器均采用x.5 bit流水线结构模数转换器的架构，并且出于低功耗设计考虑除去了流水线型模数转换器前端采样保持放大器。同时，由于本发明结构中提出的前端共享子模数转换器的存在，各流水线型通道模数转换器第一级的子模数转换器也被除去。此外，两种类型的通道模数转换器中都设计有可控延时线用于调整采样时钟的延时，由采样时间数字校准的算法控制最终消除时间交织流水线型模数转换器中的采样时间误差。

[0011] 所述两种类型的通道模数转换器的差异在于：

[0012] 参考通道模数转换器内具有单通道数字校准单元5和控制逻辑，用于校准由除去流水线型通道模数转换器的前端采样保持放大器带来的采样时间误差。单通道数字校准单元5在调整参考通道模数转换器中的可控延时线6的同时也将输出码输出到后级通道间数字校准单元4；

[0013] 校准通道模数转换器不带有数字校准运算的模块，在流水线型模数转换器完成模数转换后，数字输出直接输入到后级通道间数字校准单元4。校准通道模数转换器中的可控延时线7直接由后级的通道间数字校准单元4进行控制，调整校准通道的采样时钟延迟。

[0014] 本发明中，所述通道模数转换器3有N个，其中，参考通道模数转换器为1个，校准通道模数转换器为N-1个，每一个通道模数转换器3的转换速率均为时间交织流水线型模数转换器采样速率的1/N倍。

[0015] 本发明中，所述通道间数字校准单元4完成两方面的工作。一方面，将时间交织的各通道模数转换器3转换得到的数字码按时间顺序排序后输出，作为整个时间交织流水线型模数转换器的数字输出。另一方面，该单元完成的最主要工作是根据基于相关的采样时间误差的检测算法对时间交织通道模数转换器之间的采样时间误差进行检测和校准。各通道模数转换器3的输出数字信号都传输到通道间数字校准单元4，该单元以参考通道模数转换器输出信号为标准通过计算得到的数字输出对所有的校准通道模数转换器中的可控延时线7进行控制。在校准、收敛完成后，通道间的采样时间误差将被消除。而与此同时，由于参考通道模数转换器通过单通道数字校准元5消除了由于除去流水线型模数转换器前端采样保持放大器造成的采样时间误差，在校准通道模数转换器采样时钟以参考通道模数转换器采样时钟为标准进行校准的过程中，所有校准通道模数转换器内由于除去流水线型模数转换器前端采样保持放大器造成的采样时间误差也被消除。

[0016] 正是由于本发明中提出的前端共享子模数转换器，只有参考通道模数转换器需要增加额外的数字校准单元去校准由除去前端采样保持放大器所造成的采样时间误差。

[0017] 由此可以看出，本发明的优点在于可以简化整个时间交织流水线型模数转换器中采样时间误差数字校准算法与电路结构的复杂度，有效的减少芯片面积和功耗。

附图说明

[0018] 图1为理想的时间交织模数转换器结构示意图。

[0019] 图2为时间交织模数转换器中通道间采样时间误差示意图。

[0020] 图3为除去前端采样保持放大器的流水线型模数转换器中的采样时间误差示意图。

[0021] 图4为本发明提出的采用前端共享子模数转换器的时间交织流水线型模数转换器的整体结构示意图。

[0022] 图5为参考通道模数转换器结构示意图。

[0023] 图6为校准通道模数转换器结构示意图。

[0024] 图中标号：1为前端共享子模数转换器，2为解复用器，3为通道模数转换器，4为通道间数字校准单元，5为单通道数字校准单元，6为参考通道模数转换器中的可控延时线，7为校准通道模数转换器中的可控延时线。

具体实施方式

[0025] 下面对本发明中提出的采用前端共享子模数转换器的时间交织流水线型模数转换器结构的工作原理进行说明。

[0026] 模拟信号输入到时间交织流水线型模数转换器后首先进入前端共享子模数转换器1（如图4所示），前端共享子模数转换器1以时间交织模数转换器的采样频率fs对模拟信号进行模数转换。转换完成后得到的数字信号同输入模拟信号一起输入到解复用器2。解复用器2以fs的频率将模拟信号和对应的由前端共享子模数转换器1得到的数字信号按顺序发送到N个通道模数转换器3中，之后的N个通道模数转换器3将工作在fs/N的工作频率下。

[0027] 通道模数转换器3分由参考通道模数转换器和校准通道模数转换器两种类型构成。两种类型的通道模数转换器均采用基于除去前端采样保持放大器的x.5 bit流水线型模数转换器的基本架构。N通道时间交织流水线型模数转换器中，通道模数转换器3由1个参考通道模数转换器和N-1个校准通道模数转换器构成。所有通道模数转换器3的转换结果，即数字输出，均传送到后级的通道间数字校准单元4。通道间数字校准单元4一方面完成通道间采样时间误差的校准，一方面将N个通道模数转换换器3以fs/N速率进行模数转换的转换结果整理成为fs速率的输出结果作为N通道时间交织模数转换器的输出。

[0028] 参考通道模数转换器（如图5所示）由于除去了前端采样保持放大器并且采用了前端共享子模数转换器1，模拟输入信号、采样时钟和前端共享子模数转换器1产生的数字输入信号一同输入到流水线型通道模数转换器3第一级的跟踪保持电路、参考通道模数转换器中的可控延时线6和子数模转换器中。跟踪保持电路得到的模拟信号与子数模转换器的输出结构通过模拟加法器得到转换的余量电压，再经由余量放大器放大后传输到流水线模数转换器的后级进行进一步的模数转换。在流水线第一级中的跟踪保持电路的时钟由经过参考通道模数转换器中的可控延时线6调整的时钟信号产生，而参考通道模数转换器中的可控延时线6的控制信号由参考通道中的单通道数字校准单元5和控制逻辑产生。单通道数字校准的目标是通过参考通道模数转换器中的可控延时线6调整输入到跟踪保持电路时钟的延迟从而消除在除去前端采样保持放大器的流水线型模数转换器中由于时钟传输过程中失配造成的采样时间误差（如图3所示）。单通道数字校准的思想是通过交替地产生两个控制码输入到参考通道模数转换器中的可控延时线6。使得参考通道模数转换器中的可控延时线6交替产生的两个采样时钟分别超前和滞后于理想的采样时钟。该数字校准逻辑通过比较两种延时下通道模数转换器出现转换失败次数的多少判断哪一个延时后时钟更接近于理想采样时钟。根据以上判断方法，单通道数字校准单元5采用基于梯度的算法对两个交替输出的延时控制字进行收敛。最终消除参考通道模数转换器中的由于除去前端采样保持放大器造成采样时间误差。

[0029] 校准通道模数转换器（如图6所示）同样采用除去前端采样保持放大器的流水线型模数转换器结构。其与参考通道模数转换器的唯一区别在于，校准通道模数转换器流水线第一级中的校准通道模数转换器中的可控延时线7的控制信号直接由后级通道间数字校准单元4产生。虽然在校准通道模数转换器中同样具有由于除去采样保持放大器而造成的采样时间误差的问题，但在本发明提出的结构中校准通道模数转换器内的采样时间误差在通道间采样时间误差校准的过程中被同时校准而不需要引入多余的校准算法和电路结构。

[0030] 通道模数转换器3的输出数字信号最终都传输到通道间数字校准单元4，该单元通过求取各通道数字信号输出相关等数学方法检测通道间采样时间误差。通道间数字校准单元4以参考通道模数转换器的采样时钟为基准，通过输出控制码的变化调整各校准通道模数转换器内可控延时线7改变各通道采样时钟延时并最终消除通道间采样时间误差。与此同时，由于参考通道模数转换器已经通过自身含有的单通道数字校准单元5消除了由除去前端采样保持放大器带来的通道内采样时间误差，在校准通道模数转换器的采样时钟以参考通道模数转换器的采样时钟为标准进行校准的过程中，各校准通道模数转换器中的单通道采样时间误差也被同时消除。

[0031] 至此，除去采样保持放大器的时间交织流水线型模数转换器中的两种采样时间误差都被校准，而本结构中校准算法和电路结构上的简化正是由前端共享子模数转换器的设计所带来的优点。由此可以看出，本发明中提出的结构可以简化整个时间交织流水线型模数转换器中采样时间误差数字校准算法与电路结构的复杂度，最终有效的减少芯片面积和功耗。

标题	发布/更新时间	阅读量
媒体时间线交互-专利编号CN102414676B	2020-05-12	1031
动画化的时间线-专利编号CN102804189A	2020-05-13	1129
视觉娱乐时间线-专利编号CN102834821A	2020-05-12	349
媒体时间线排序-专利编号CN101164055B	2020-05-12	900
时间线显示工具-专利编号CN103562846B	2020-05-13	808
动画化的时间线-专利编号CN102804189B	2020-05-11	1119
时间线显示工具-专利编号CN103562846A	2020-05-13	644
图示时间线-专利编号CN1522399A	2020-05-11	360
临床状态时间线-专利编号CN103098061B	2020-05-11	386
临床状态时间线-专利编号CN103098061A	2020-05-11	898

一种时间交织流水线型模数转换器结构

一种时间交织流水线型模数转换器结构

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式