一种电子飞行仪表控制器测试设备

IPRDB

API 数据接口

专利申请

使用指引 chat嘟嘟

会员体验

联系我们

交流群

现在联系顾问~

一种电子飞行仪表控制器测试设备
申请号	CN202221854657.0	申请日	2022-07-18	公开(公告)号	CN219202176U	公开(公告)日	2023-06-16
申请人	深圳市鹰之航航空科技有限公司;			发明人	荆宇; 宗康乐;
摘要	本实用新型公开了一种电子飞行仪表控制器测试设备，涉及一种机上测试技术领域，由于常见的电子飞行仪表控制器测试项目比较多，测试时间长，步骤繁琐，如果没有一种专门的高效测试设备，会导致测试效率低、可靠性差等问题，所以本申请包括控制PC、收发器模块和单片机模块，所述收发器模块包括电源模块、数据输入模块、数据输出模块、数据处理模块和232连接模块，所述单片机模块包括8个移位寄存器74HC595。本申请通过将所有的测试设备集成为一个整体，并取消了以往需要接入的测试设备，整个测试过程操作简单，测试结果在较为直接。
权利要求	1.一种电子飞行仪表控制器测试设备，其特征在于，包括控制PC、收发器模块和单片机模块，所述收发器模块包括电源模块、数据输入模块、数据输出模块、数据处理模块和232连接模块，所述单片机模块包括8个移位寄存器74HC595，所述收发器模块输出端接入到控制PC的输入端，所述控制PC的输出端接入单片机模块，所述单片机模块与测试部件连接，所述测试部件输出线接入到收发器模块输入端上。 2.根据权利要求1所述的电子飞行仪表控制器测试设备，其特征在于，所述电源模块包括芯片U4和封装模块P3，所述芯片U4的4引脚连接5V电源端、电容C7、芯片U4的5引脚和电感L1，所述电容C7的另一端连接接地端、芯片U4的2引脚、二极管D5、电阻R20和电容C9，所述电感L1的另一端连接电容C2、电容C4和芯片U4的1引脚，所述电容C2的另一端连接二极管D2和二极管D1，所述二极管D2的另一端连接电容C1和接地端，所述二极管D1的另一端连接电容C1的另一端和二极管D20，所述二极管D20的另一端连接12V输出端，所述电容C4的另一端连接二极管D5的另一端和二极管D3，所述二极管D3的另一端连接电阻R11、电容C5、电容C9的另一端和二极管D21，所述二极管D21的另一端连接‑12V输出端，所述电阻R11的另一端连接芯片U4的3引脚、电阻R20的另一端和电容C5的另一端，所述模块P3封装上述电源模块部件，所述模块P3的4引脚接地，所述模块P3的3引脚连接外接5V电源，所述模块P3的2引脚输出‑ 12V，所述模块P3的1引脚输出12V。 3.根据权利要求1所述的电子飞行仪表控制器测试设备，其特征在于，所述数据输入模块包括芯片U5，所述芯片U5的2引脚连接电阻R28，所述电阻R28的另一端连接信号端CH1DATA，所述芯片U5的9引脚连接电阻R30，所述电阻R30的另一端连接信号端CH2DATA，所述芯片U5的16引脚连接5V电源端，所述芯片U5的8引脚接地，所述芯片U5的5引脚连接电阻R24，所述电阻R24的另一端连接5V电源端，所述芯片U5的3引脚连接或非门U3A的2引脚、二极管D4、电阻R18、电阻R23和电阻R29，所述二极管D4包括对称设置的两个二极管且所述两个二极管的中间接地，所述二极管D4的另一端连接或非门U3A的1引脚、芯片U4的4引脚、电阻R1、电阻R5和电阻R14，所述或非门U3A的7引脚连接电阻R15，所述电阻R15的另一端连接电容C8和信号CH1_CLOC1，所述电阻R29的另一端连接集成运算放大器U1B的7引脚和电阻R26，所述集成运算放大器U1B的1引脚连接电阻R23的另一端，所述集成运算放大器U1B的12引脚连接‑12V电源端，所述集成运算放大器U1B的3引脚连接12V电源端，所述集成运算放大器U1B的6引脚连接电阻R22和电阻R27，所述电阻R26的另一端连接电阻R25、电阻R21、电容C6和电阻R7，所述电阻R25的另一端连接CH1 IN B端，所述电阻R21的另一端连接接地端和电阻R6，所述电阻R6的另一端连接电阻R3、电阻R22的另一端、电容C6的另一端和电阻R4，所述电阻R3的另一端连接CH1 IN A端，所述电阻R14的另一端连接电阻R18的另一端、5V电源端、电阻R17的另一端和电阻R13，所述电阻R13的另一端连接电阻R7的另一端、集成运算放大器U1A的4引脚，所述集成运算放大器U1A的5引脚连接电阻R4的另一端和电阻R1的另一端，所述集成运算放大器U1A的12引脚连接‑12V电源端，所述集成运算放大器U1A的3引脚连接12V电源端，所述集成运算放大器U1A的2引脚连接电阻R5的另一端；芯片U5的7引脚连接或非门U3B的6引脚、电阻R50、电阻R55、电阻R47和二极管D8，所述二极管D8包括两个对称设置的二极管，所述两个对称设置的二极管连接端接地，所述芯片U5的6引脚连接或非门U3B的5引脚、二极管D8的另一端、电阻R39、电阻R34和电阻R44，所述R44的另一端连接电阻R47的另一端、5V电源端、电阻R43和电阻R46，所述或非门U3B的3引脚连接电阻R45，所述电阻R45的另一端连接电容C14和CH2_CLOCK，所述电容C14的另一端接地，所述电阻R55的另一端连接集成运算放大器U1D的11引脚和电阻R52，所述集成运算放大器U1D的12引脚连接‑12V，所述集成运算放大器U1D的3引脚连接12V，所述集成运算放大器U1D的13引脚连接电阻R50的另一端，所述集成运算放大器U1D的10引脚连接电阻R49和电阻R46的另一端，所述电阻R52的另一端连接电阻R41、电容C13、电阻R48和电阻R51，所述电阻R51的另一端连接CH2IN B，所述电阻R48的另一端连接接地端和电阻R40，所述电阻R40的另一端连接电阻R37、电阻R38、电容C13的另一端和电阻R49的另一端，所述电阻R37的另一端了解CH2 IN A，所述电阻R38的另一端连接电阻R34的另一端和集成运算放大器U1C的9引脚，所述集成运算放大器U1C的12引脚连接‑12V，所述集成运算放大器U1C的3引脚连接12V，所述集成运算放大器U1C的14引脚连接电阻R39的另一端，所述集成运算放大器U1C的8引脚连接电阻R41的另一端和电阻R43的另一端。 4.根据权利要求1所述的电子飞行仪表控制器测试设备，其特征在于，所述数据输出模块包括集成运算放大器U2A、集成运算放大器U2B、集成运算放大器U2C和集成运算放大器U2D，所述集成运算放大器U2A的3引脚连接电阻R8、电容C3和电阻R10，所述电阻R8的另一端和所述电容C3的另一端接地，所述电阻R10的另一端连接CHIA端和电阻R31，所述集成运算放大器U2A的2引脚连接电阻R16、电阻R19和电容C10，所述电阻R16的另一端连接CHIB端和电阻R33，所述集成运算放大器U2A的11引脚连接‑12V，所述集成运算放大器U2A的4引脚连接12V，所述集成运算放大器U2A的1引脚连接电阻R12，所述电阻R12的另一端连接三极管Q1，所述三极管Q1包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R12的另一端连接NPN三极管的基极和PNP三极管的基极，所述NPN三极管的集电极连接电阻R2和三极管Q2，所述电阻R2的另一端连接12V，所述PNP三极管的集电极连接三极管Q2和电阻R42，所述电阻R42另一端连接‑12V，所述NPN三极管的发射极和PNP三极管的发射极连接在电阻R19的另一端、电容C10的另一端、二极管D12和电阻R9，所述二极管D12的另一端连接二极管D13，所述二极管D13的另一端接地，所述电阻R9的另一端连接二极管D6和CH1OUT A端，所述二极管D6的另一端接地；所述集成运算放大器U2B的6引脚连接电阻R31的另一端、电容C11和电阻R27，所述集成运算放大器U2B的5引脚连接电阻R33的另一端、电容C12和电阻R36，所述电阻R36的另一端和电容C12的另一端接地，所述集成运算放大器U2B的4引脚连接12V，所述集成运算放大器U2B的11引脚连接‑12V，所述集成运算放大器U2B的7引脚连接电阻R32，所述电阻R32的另一端连接三极管Q2，所述三极管Q2包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述NPN三极管的基极和PNP三极管的基极连接电阻R32的另一端，所述NPN三极管的集电极连接三极管Q1的NPN三极管的集电极，所述PNP三极管的集电极连接三极管Q1的PNP三极管的集电极，所述三极管Q2的NPN三极管的发射极和PNP三极管的发射极连接电容C11的另一端、电阻R27的另一端、二极管D14和电阻R35，所述二极管D14的另一端连接二极管D15，所述二极管D15的另一端接地，所述电阻R35的另一端连接二极管D7和CH1OUT B端，所述二极管D7的另一端接地；所述集成运算放大器U2C的10引脚连接电阻R57、电容C15和电阻R59，所述电阻R57的另一端和电容C15的另一端接地，所述电阻R59的另一端连接CH2A端和电阻R68，所述集成运算放大器U2C的9引脚连接电阻R62、电阻R65和电容C16，所述电阻R62的另一端连接电阻R71，所述集成运算放大器U2C的11引脚连接‑12V，所述集成运算放大器U2C的4引脚连接12V，所述集成运算放大器U2C的8引脚连接电阻R60，所述电阻R60的另一端连接三极管Q3，所述三极管Q3包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R60的另一端连接NPN三极管的基极和PNP三极管的基极，所述NPN三极管的发射极连接电阻R53和三极管Q4，所述电阻R53的另一端连接12V，所述PNP三极管的集电极连接电阻R76和三极管Q4，所述电阻R76的另一端连接‑12V，所述NPN三极管的发射极和PNP三极管的发射极连接电阻R65的另一端、电容C16的另一端、二极管D16的另一端和电阻R58，所述二极管D16的另一端连接二极管D17，所述二极管D17的另一端接地，所述电阻R58的另一端连接CH2 OUT A端和二极管D10，所述二极管D10的另一端接地；所述集成运算放大器U2D的13引脚连接电阻R68的另一端、电容C17和电阻R67，所述集成运算放大器U2D的12引脚连接电阻R71的另一端、电容C19和电阻R73，所述电阻R73和电容C19的另一端接地，所述集成运算放大器U2D的4引脚连接12V，所述集成运算放大器U2D的11引脚连接‑12V，所述集成运算放大器U2D的14引脚连接电阻R69，所述电阻R69的另一端连接三极管Q4，所述三极管Q4包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R69的另一端连接NPN三极管的基极和PNP三极管的基极，所述三极管Q4的PNP三极管集电极连接三极管Q3的PNP集电极和电阻R76，所述三极管Q4的NPN三极管集电极连接三极管Q3的NPN三极管集电极，所述三极管Q4的NPN三极管的发射极和PNP三极管的发射极连接电容C17的另一端、电阻R67、二极管D18和电阻R72，所述二极管D18的另一端连接二极管D19，所述二极管D19的另一端接地，所述电阻R72的另一端连接CH2 OUT B和二极管D11，所述二极管D11的另一端接地。 5.根据权利要求1所述的电子飞行仪表控制器测试设备，其特征在于，所述数据处理模块包括芯片U6，所述芯片U6的28引脚连接电阻R63，所述芯片U6的25引脚连接电阻R61，所述电阻R63的另一端和电阻R61的另一端连接CH2B端，所述芯片U6的20引脚连接电阻R70，所述芯片U6的17引脚连接电阻R74，所述电阻R70的另一端和电阻R74的另一端连接CH1B端，所述芯片U6的14引脚连接电容C22，所述电容C22的另一端连接芯片U6的12引脚、电容C23和接地端，所述电容C23的另一端连接芯片U6的10引脚，所述芯片U6的11引脚和所述芯片U6的13引脚连接5V电源端，所述芯片U6的3引脚输出为CH1_CLOCK端，所述芯片U6的4引脚输出为CH1_DATA端，所述芯片U6的6引脚输出为RS232_RX端，所述芯片U6的7引脚输出为RS232_TX端，所述芯片U6的46引脚连接电容C21、电阻R75和RESET端，所述电容C21的另一端接地，所述电阻R75的另一端连接5V电源端，所述芯片U6的45引脚连接晶振Y1和电容C20，所述电容C20的另一端连接接地端、电容C18，所述电容C18的另一端连接晶振Y1的另一端和芯片U6的44引脚，所述芯片U6的41引脚为CH2 DATA端，所述芯片U6的38引脚为CH2 CLOCK端，所述芯片U6的37引脚连接5V电源端，所述芯片U6的36引脚连接电阻R56和模块P2的3引脚，所述模块P2的1引脚连接二极管D9，所述二极管D9的另一端连接5V电源端，所述电阻R56的另一端连接5V电源端，所述模块P2的2引脚连接电阻R54和芯片U6的35引脚，所述模块P2的4引脚为RESET端，所述模块P2的5引脚接地，模块J1的1引脚连接二极管D22和模块P6的1引脚，所述二极管D22的另一端连接5V电源端，所述模块J1的2引脚连接电阻R64，所述电阻R64的另一端连接模块P6的2引脚，所述模块J1的3引脚连接电阻R66，所述电阻R66的另一端连接模块P6的3引脚，所述模块J1的5引脚连接接地端和模块J6的5引脚。 6.根据权利要求1所述的电子飞行仪表控制器测试设备，其特征在于，所述232连接模块包括芯片U8和芯片U7，所述芯片U8的2引脚连接芯片U8的3引脚、电源5V端和电容C29，所述电容C29的另一端连接接地端、RS232_RX端、RS232_TX端、芯片U8的10引脚、芯片U8的4引脚、芯片U8的5引脚、芯片U8的6引脚和芯片U8的7引脚，所述芯片U8的20引脚连接电容C30和电容C31，所述电容C30的另一端连接GNDISO端，所述电容C31的另一端连接芯片U8的19引脚，所述芯片U8的18引脚连接电容C32，所述电容C32的另一端连接芯片U8的17引脚，所述芯片U8的16引脚连接模块P5的1引脚，所述模块P5的3引脚连接GNDISO端，所述芯片U8的15引脚连接模块P5的2引脚，所述芯片U8的14引脚连接电容C33，所述电容C33的另一端连接芯片U8的13引脚，所述芯片U8的12引脚连接电容C34，所述电容C34的另一端连接芯片U8的11引脚和GNDISO端；所述芯片U7的2引脚连接电容C24，所述电容C24的另一端连接芯片U7的16引脚、5V电源端和电容C28，所述电容C28的另一端接地，芯片U7的14引脚连接模块P4的1你叫，所述芯片U7的13引脚连接模块P4的2引脚，所述模块P4的3引脚接地，所述芯片U7的6引脚连接电容C27，所述电容C27的另一端连接接地端和芯片U7的15引脚，所述芯片U7的12引脚连接RS232_RX引脚，所述芯片U7的11引脚连接RS232_TX引脚，所述芯片U7的5引脚连接电容C26，所述电容C26的另一端连接芯片U7的4引脚，所述芯片U7的26引脚连接电容C25，所述电容C25的另一端连接芯片U7的1引脚。
说明书全文	一种电子飞行仪表控制器测试设备技术领域 [0001] 本实用新型涉及一种机上测试技术领域，具体是一种电子飞行仪表控制器测试设备。背景技术 [0002] 电子飞行仪表控制器是安装在驾驶舱内，用来控制飞行仪表显示内容并控制相应飞行数据的电子控制器。常见由于电子飞行仪表控制器测试项目比较多，测试时间长，步骤繁琐，如果没有一种专门的高效测试设备，会导致测试效率低、可靠性差等问题，而这些问题将直接导致电子飞行仪表控制器维修周期长，维修质量不高，进而可能造成航空公司航班延误、服务质量下降，降低航空公司的经济效益。实用新型内容 [0003] 本实用新型的目的在于提供一种电子飞行仪表控制器测试设备，以解决上述背景技术中提出的问题。 [0004] 为实现上述目的，本实用新型提供如下技术方案： [0005] 一种电子飞行仪表控制器测试设备，包括控制PC、收发器模块和单片机模块，所述收发器模块包括电源模块、数据输入模块、数据输出模块、数据处理模块和232连接模块，所述单片机模块包括8个移位寄存器74HC595。 [0006] 作为本实用新型进一步的方案：所述电源模块包括芯片U4和封装模块P3，所述芯片U4的4引脚连接5V电源端、电容C7、芯片U4的5引脚和电感L1，所述电容C7的另一端连接接地端、芯片U4的2引脚、二极管D5、电阻R20和电容C9，所述电感L1的另一端连接电容C2、电容C4和芯片U4的1引脚，所述电容C2的另一端连接二极管D2和二极管D1，所述二极管D2的另一端连接电容C1和接地端，所述二极管D1的另一端连接电容C1的另一端和二极管D20，所述二极管D20的另一端连接12V输出端，所述电容C4的另一端连接二极管D5的另一端和二极管D3，所述二极管D3的另一端连接电阻R11、电容C5、电容C9的另一端和二极管D21，所述二极管D21的另一端连接‑12V输出端，所述电阻R11的另一端连接芯片U4的3引脚、电阻R20的另一端和电容C5的另一端，所述模块P3封装上述电源模块部件，所述模块P3的4引脚接地，所述模块P3的3引脚连接外接5V电源，所述模块P3的2引脚输出‑12V，所述模块P3的1引脚输出12V [0007] 作为本实用新型再进一步的方案：所述数据输入模块包括芯片U5，所述芯片U5的2引脚连接电阻R28，所述电阻R28的另一端连接信号端CH1 DATA，所述芯片U5的9引脚连接电阻R30，所述电阻R30的另一端连接信号端CH2 DATA，所述芯片U5的16引脚连接5V电源端，所述芯片U5的8引脚接地，所述芯片U5的5引脚连接电阻R24，所述电阻R24的另一端连接5V电源端，所述芯片U5的3引脚连接或非门U3A的2引脚、二极管D4、电阻R18、电阻R23和电阻R29，所述二极管D4包括对称设置的两个二极管且所述两个二极管的中间接地，所述二极管D4的另一端连接或非门U3A的1引脚、芯片U4的4引脚、电阻R1、电阻R5和电阻R14，所述或非门U3A的7引脚连接电阻R15，所述电阻R15的另一端连接电容C8和信号CH1_CLOC1，所述电阻R29的另一端连接集成运算放大器U1B的7引脚和电阻R26，所述集成运算放大器U1B的1引脚连接电阻R23的另一端，所述集成运算放大器U1B的12引脚连接‑12V电源端，所述集成运算放大器U1B的3引脚连接12V电源端，所述集成运算放大器U1B的的6引脚连接电阻R22和电阻R27，所述电阻R26的另一端连接电阻R25、电阻R21、电容C6和电阻R7，所述电阻R25的另一端连接CH1 IN B端，所述电阻R21的另一端连接接地端和电阻R6，所述电阻R6的另一端连接电阻R3、电阻R22的另一端、电容C6的另一端和电阻R4，所述电阻R3的另一端连接CH1 IN A端，所述电阻R14的另一端连接电阻R18的另一端、5V电源端、电阻R17的另一端和电阻R13，所述电阻R13的另一端连接电阻R7的另一端、集成运算放大器U1A的4引脚，所述集成运算放大器U1A的5引脚连接电阻R4的另一端和电阻R1的另一端，所述集成运算放大器U1A的12引脚连接‑12V电源端，所述集成运算放大器U1A的3引脚连接12V电源端，所述集成运算放大器U1A的2引脚连接电阻R5的另一端； [0008] 芯片U5的7引脚连接或非门U3B的6引脚、电阻R50、电阻R55、电阻R47和二极管D8，所述二极管D8包括两个对称设置的二极管，所述两个对称设置的二极管连接端接地，所述芯片U5的6引脚连接或非门U3B的5引脚、二极管D8的另一端、电阻R39、电阻R34和电阻R44，所述R44的另一端连接电阻R47的另一端、5V电源端、电阻R43和电阻R46，所述或非门U3B的3引脚连接电阻R45，所述电阻R45的另一端连接电容C14和CH2_CLOCK，所述电容C14的另一端接地，所述电阻R55的另一端连接集成运算放大器U1D的11引脚和电阻R52，所述集成运算放大器U1D的12引脚连接‑12V，所述集成运算放大器U1D的3引脚连接12V，所述集成运算放大器U1D的13引脚连接电阻R50的另一端，所述集成运算放大器U1D的10引脚连接电阻R49和电阻R46的另一端，所述电阻R52的另一端连接电阻R41、电容C13、电阻R48和电阻R51，所述电阻R51的另一端连接CH2IN B，所述电阻R48的另一端连接接地端和电阻R40，所述电阻R40的另一端连接电阻R37、电阻R38、电容C13的另一端和电阻R49的另一端，所述电阻R37的另一端了解CH2 IN A，所述带之怒R38的另一端连接电阻R34的另一端和集成运算放大器U1C的9引脚，所述集成运算放大器U1C的12引脚连接‑12V，所述集成运算放大器U1C的3引脚连接12V，所述集成运算放大器U1C的14引脚连接电阻R39的另一端，所述集成运算放大器U1C的8引脚连接电阻R41的另一端和电阻R43的另一端。 [0009] 作为本实用新型再进一步的方案：所述数据输出模块包括集成运算放大器U2A、集成运算放大器U2B、集成运算放大器U2C和集成运算放大器U2D， [0010] 所述集成运算放大器U2A的3引脚连接电阻R8、电容C3和电阻R10，所述电阻R8的另一端和所述电容C3的另一端接地，所述电阻R10的另一端连接CHIA端和电阻R31，所述集成运算放大器U2A的2引脚连接电阻R16、电阻R19和电容C10，所述电阻R16的另一端连接CHIB端和电阻R33，所述集成运算放大器U2A的11引脚连接‑12V，所述集成运算放大器U2A的4引脚连接12V，所述集成运算放大器U2A的1引脚连接电阻R12，所述电阻R12的另一端连接三极管Q1，所述三极管Q1包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R12的另一端连接NPN三极管的基极和PNP三极管的基极，所述NPN三极管的集电极连接电阻R2和三极管Q2，所述电阻R2的另一端连接12V，所述PNP三极管的集电极连接三极管Q2和电阻R42，所述电阻R42另一端连接‑12V，所述NPN三极管的发射极和PNP三极管的发射极连接在电阻R19的另一端、电容C10的另一端、二极管D12和电阻R9，所述二极管D12的另一端连接二极管D13，所述二极管D13的另一端接地，所述电阻R9的另一端连接二极管D6和CH1OUT A端，所述二极管D6的另一端接地； [0011] 所述集成运算放大器U2B的6引脚连接电阻R31的另一端、电容C11和电阻R27，所述集成运算放大器U2B的5引脚连接电阻R33的另一端、电容C12和电阻R36，所述电阻R36的另一端和电容C12的另一端接地，所述集成运算放大器U2B的4引脚连接12V，所述集成运算放大器U2B的11引脚连接‑12V，所述集成运算放大器U2B的7引脚连接电阻R32，所述电阻R32的另一端连接三极管Q2，所述三极管Q2包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述NPN三极管的基极和PNP三极管的基极连接电阻R32的另一端，所述NPN三极管的集电极连接三极管Q1的NPN三极管的集电极，所述PNP三极管的集电极连接三极管Q1的PNP三极管的集电极，所述三极管Q2的NPN三极管的发射极和PNP三极管的发射极连接电容C11的另一端、电阻R27的另一端、二极管D14和电阻R35，所述二极管D14的另一端连接二极管D15，所述二极管D15的另一端接地，所述电阻R35的另一端连接二极管D7和CH1OUT B端，所述二极管D7的另一端接地； [0012] 所述集成运算放大器U2C的10引脚连接电阻R57、电容C15和电阻R59，所述电阻R57的另一端和电容C15的另一端接地，所述电阻R59的另一端连接CH2A端和电阻R68，所述集成运算放大器U2C的9引脚连接电阻R62、电阻R65和电容C16，所述电阻R62的另一端连接电阻R71，所述集成运算放大器U2C的11引脚连接‑12V，所述集成运算放大器U2C的4引脚连接12V，所述集成运算发达器U2C的8引脚连接电阻R60，所述电阻R60的另一端连接三极管Q3，所述三极管Q3包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R60的另一端连接NPN三极管的基极和PNP三极管的基极，所述NPN三极管的发射极连接电阻R53和三极管Q4，所述电阻R53的另一端连接12V，所述PNP三极管的集电极连接电阻R76和三极管Q4，所述电阻R76的另一端连接‑12V，所述NPN三极管的发射极和PNP三极管的发射极连接电阻R65的另一端、电容C16的另一端、二极管D16的另一端和电阻R58，所述二极管D16的另一端连接二极管D17，所述二极管D17的另一端接地，所述电阻R58的另一端连接CH2 OUT A端和二极管D10，所述二极管D10的另一端接地； [0013] 所述集成运算放大器U2D的13引脚连接电阻R68的另一端、电容C17和电阻R67，所述集成运算放大器U2D的12引脚连接电阻R71的另一端、电容C19和电阻R73，所述电阻R73和电容C19的另一端接地，所述集成运算放大器U2D的4引脚连接12V，所述集成运算放大器U2D的11引脚连接‑12V，所述集成运算放大器U2D的14引脚连接电阻R69，所述电阻R69的另一端连接三极管Q4，所述三极管Q4包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R69的另一端连接NPN三极管的基极和PNP三极管的基极，所述三极管Q4的PNP三极管集电极连接三极管Q3的PNP集电极和电阻R76，所述三极管Q4的NPN三极管集电极连接三极管Q3的NPN三极管集电极，所述三极管Q4的NPN三极管的发射极和PNP三极管的发射极连接电容C17的另一端、电阻R67、二极管D18和电阻R72，所述二极管D18的另一端连接二极管D19，所述二极管D19的另一端接地，所述电阻R72的另一端连接CH2 OUT B和二极管D11，所述二极管D11的另一端接地。 [0014] 作为本实用新型再进一步的方案：所述数据处理模块包括芯片U6，所述芯片U6的28引脚连接电阻R63，所述芯片U6的25引脚连接电阻R61，所述电阻R63的另一端和电阻R61的另一端连接CH2B端，所述芯片U6的20引脚连接电阻R70，所述芯片U6的17引脚连接电阻R74，所述电阻R70的另一端和电阻R74的另一端连接CH1B端，所述芯片U6的14引脚连接电容C22，所述电容C22的另一端连接芯片U6的12引脚、电容C23和接地端，所述电容C23的另一端连接芯片U6的10引脚，所述芯片U6的11引脚和所述芯片U6的13引脚连接5V电源端，所述芯片U6的3引脚输出为CH1_CLOCK端，所述芯片U6的4引脚输出为CH1_DATA端，所述芯片U6的6引脚输出为RS232_RX端，所述芯片U6的7引脚输出为RS232_TX端，所述芯片U6的46引脚连接电容C21、电阻R75和RESET端，所述电容C21的另一端接地，所述电阻R75的另一端连接5V电源端，所述芯片U6的45引脚连接晶振Y1和电容C20，所述电容C20的另一端连接接地端、电容C18，所述电容C18的另一端连接晶振Y1的另一端和芯片U6的44引脚，所述芯片U6的41引脚为CH2 DATA端，所述芯片U6的38引脚为CH2 CLOCK端，所述芯片U6的37引脚连接5V电源端，所述芯片U6的36引脚连接电阻R56和模块P2的3引脚，所述模块P2的1引脚连接二极管D9，所述二极管D9的另一端连接5V电源端，所述电阻R56的另一端连接5V电源端，所述模块P2的2引脚连接电阻R54和芯片U6的35引脚，所述模块P2的4引脚为RESET端，所述模块P2的5引脚接地，模块J1的1引脚连接二极管D22和模块P6的1引脚，所述二极管D22的另一端连接5V电源端，所述模块J1的2引脚连接电阻R64，所述电阻R64的另一端连接模块P6的2引脚，所述模块J1的3引脚连接电阻R66，所述电阻R66的另一端连接模块P6的3引脚，所述模块J1的5引脚连接接地端和模块J6的5引脚。 [0015] 作为本实用新型再进一步的方案：所述232连接模块包括芯片U8和芯片U7，所述芯片U8的2引脚连接芯片U8的3引脚、电源5V端和电容C29，所述电容C29的另一端连接接地端、RS232_RX端、RS232_TX端、芯片U8的10引脚、芯片U8的4引脚、芯片U8的5引脚、芯片U8的6引脚和芯片U8的7引脚，所述芯片U8的20引脚连接电容C30和电容C31，所述电容C30的另一端连接GNDISO端，所述电容C31的另一端连接芯片U8的19引脚，所述芯片U8的18引脚连接电容C32，所述电容C32的另一端连接芯片U8的17引脚，所述芯片U8的16引脚连接模块P5的1引脚，所述模块P5的3引脚连接GNDISO端，所述芯片U8的15引脚连接模块P5的2引脚，所述芯片U8的14引脚连接电容C33，所述电容C33的另一端连接芯片U8的13引脚，所述芯片U8的12引脚连接电容C34，所述电容C34的另一端连接芯片U8的11引脚和GNDISO端；所述芯片U7的2引脚连接电容C24，所述电容C24的另一端连接芯片U7的16引脚、5V电源端和电容C28，所述电容C28的另一端接地，芯片U7的14引脚连接模块P4的1你叫，所述芯片U7的13引脚连接模块P4的2引脚，所述模块P4的3引脚接地，所述芯片U7的6引脚连接电容C27，所述电容C27的另一端连接接地端和芯片U7的15引脚，所述芯片U7的12引脚连接RS232_RX引脚，所述芯片U7的11引脚连接RS232_TX引脚，所述芯片U7的5引脚连接电容C26，所述电容C26的另一端连接芯片U7的4引脚，所述芯片U7的26引脚连接电容C25，所述电容C25的另一端连接芯片U7的1引脚。 [0016] 与现有技术相比，本实用新型的有益效果是：本申请通过将所有的测试设备集成为一个整体，并取消了以往需要接入的测试设备，整个测试过程操作简单，测试结果在较为直接。附图说明 [0017] 图1为电子飞行仪表控制器测试设备的测试示意图。 [0018] 图2为电子飞行仪表控制器测试设备中收发器处理电路图。 [0019] 图3为电子飞行仪表控制器测试设备中电源模块电路图。 [0020] 图4为电子飞行仪表控制器测试设备中数据输入模块电路图。 [0021] 图5为电子飞行仪表控制器测试设备中数据输出模块一电路图。 [0022] 图6为电子飞行仪表控制器测试设备中数据输出模块二电路图。 [0023] 图7为电子飞行仪表控制器测试设备中数据处理模块电路图。 [0024] 图8为电子飞行仪表控制器测试设备中232连接模块电路图。 [0025] 图9为电子飞行仪表控制器测试设备中单片机模块总体电路图。 [0026] 图10为电子飞行仪表控制器测试设备中单片机模块拆分一电路图。 [0027] 图11为电子飞行仪表控制器测试设备中单片机模块拆分二电路图。 [0028] 图12为电子飞行仪表控制器测试设备中单片机模块拆分三电路图。 [0029] 图13为电子飞行仪表控制器测试设备中单片机模块拆分四电路图。 [0030] 图14为电子飞行仪表控制器测试设备中单片机模块拆分五电路图。 [0031] 图15为电子飞行仪表控制器测试设备中单片机模块拆分六电路图。具体实施方式 [0032] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。 [0033] 为了对电子飞行仪表控制器进行测试，所以本申请需要包括电子飞行仪表控制器测试设备以及软件测试终端，而电子飞行衣控制器测试设备用于测试与连接电子飞行仪表控制器部件，根据部件功能检测方法完成所需要的电路设计，以实现对所测试部件的输入信号控制、输出信号采集和测试结果传输，其中软件测试终端，用于设置待测部件的参数、测试数据的分析和测试结果的显示，本申请是基于单片机进行内核处理和控制，采用TESTSTAND测试平台搭建，通过软件测试终端能够实现对电子飞行仪表控制器部件的自动测试。综上，本申请运用集成化设计和软硬件结合的方式，将所有的测试设备集成为一个整体，取消了以往需要接入的测试设备，整个测试过程操作单元，无需人工操作，直接利用软件自动运行，因此可以长时间和反复测试，减小出现人为差错的几率。 [0034] 请参阅图1～12，本实用新型实施例中，一种电子飞行仪表控制器测试设备，包括控制PC、收发器模块和单片机模块，其中PC为软件控制部分，所述收发器模块包括电源模块、数据输入模块、数据输出模块、数据处理模块和232连接模块，所述单片机模块包括8个移位寄存器74HC595。 [0035] 具体参阅图1、图9、图10、图11、图12、图13、图14和图15，其中单片机模块采用了8个移位寄存器74HC595为核心设计，其中，74HC595是一个8位串行输入、并行输出的位移缓存器，并行输出为三态输出，在同步时钟SCK的上升沿，串行数据由接口SDL输入到内部的8位位移缓存器，并由Q7输出，而并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。当串行数据输入端OE的控制信号为低使能时，并行输出端的输出值等于并行输出缓存器所存储的值。当单片机的数据送入移位寄存器后对应的会输出高电平，然后通过高电平使三极管导通的方式来得到接地信号。 [0036] 作为本申请的进一步实施例，请参阅图1、图2和图3，其中收发器电源模块主要为收发器产生±12V电源，输入5V电源后通过LT1617变压为±12V电源，即所述电源模块包括芯片U4和封装模块P3，所述芯片U4的4引脚连接5V电源端、电容C7、芯片U4的5引脚和电感L1，所述电容C7的另一端连接接地端、芯片U4的2引脚、二极管D5、电阻R20和电容C9，所述电感L1的另一端连接电容C2、电容C4和芯片U4的1引脚，所述电容C2的另一端连接二极管D2和二极管D1，所述二极管D2的另一端连接电容C1和接地端，所述二极管D1的另一端连接电容C1的另一端和二极管D20，所述二极管D20的另一端连接12V输出端，所述电容C4的另一端连接二极管D5的另一端和二极管D3，所述二极管D3的另一端连接电阻R11、电容C5、电容C9的另一端和二极管D21，所述二极管D21的另一端连接‑12V输出端，所述电阻R11的另一端连接芯片U4的3引脚、电阻R20的另一端和电容C5的另一端，所述模块P3封装上述电源模块部件，所述模块P3的4引脚接地，所述模块P3的3引脚连接外接5V电源，所述模块P3的2引脚输出‑12V，所述模块P3的1引脚输出12V。 [0037] 作为本申请的进一步实施例，请参阅图1、图2和图4，其中收发器数据输入模块芯片U1是四通道比较器芯片，其可以将输入的CH1/2(in)的信号从模拟信号转换成数字信号（二进制），然后其中一路信号输入芯片U3，U3芯片为双通道或门芯片，其功能是将两路输入信号进行或运算，进而得到此通道的时钟信号。另一路信号接入芯片U5，U5芯片是四通道RS锁存器，其功能是根据R,S脚的输入信号转换得到一组二进制数字代码，这个二进制代码就是转化后的各个通道输入的二进制数据，即所述数据输入模块包括芯片U5，所述芯片U5的2引脚连接电阻R28，所述电阻R28的另一端连接信号端CH1DATA，所述芯片U5的9引脚连接电阻R30，所述电阻R30的另一端连接信号端CH2DATA，所述芯片U5的16引脚连接5V电源端，所述芯片U5的8引脚接地，所述芯片U5的5引脚连接电阻R24，所述电阻R24的另一端连接5V电源端，所述芯片U5的3引脚连接或非门U3A的2引脚、二极管D4、电阻R18、电阻R23和电阻R29，所述二极管D4包括对称设置的两个二极管且所述两个二极管的中间接地，所述二极管D4的另一端连接或非门U3A的1引脚、芯片U4的4引脚、电阻R1、电阻R5和电阻R14，所述或非门U3A的7引脚连接电阻R15，所述电阻R15的另一端连接电容C8和信号CH1_CLOC1，所述电阻R29的另一端连接集成运算放大器U1B的7引脚和电阻R26，所述集成运算放大器U1B的1引脚连接电阻R23的另一端，所述集成运算放大器U1B的12引脚连接‑12V电源端，所述集成运算放大器U1B的3引脚连接12V电源端，所述集成运算放大器U1B的的6引脚连接电阻R22和电阻R27，所述电阻R26的另一端连接电阻R25、电阻R21、电容C6和电阻R7，所述电阻R25的另一端连接CH1 IN B端，所述电阻R21的另一端连接接地端和电阻R6，所述电阻R6的另一端连接电阻R3、电阻R22的另一端、电容C6的另一端和电阻R4，所述电阻R3的另一端连接CH1 IN A端，所述电阻R14的另一端连接电阻R18的另一端、5V电源端、电阻R17的另一端和电阻R13，所述电阻R13的另一端连接电阻R7的另一端、集成运算放大器U1A的4引脚，所述集成运算放大器U1A的5引脚连接电阻R4的另一端和电阻R1的另一端，所述集成运算放大器U1A的12引脚连接‑12V电源端，所述集成运算放大器U1A的3引脚连接12V电源端，所述集成运算放大器U1A的2引脚连接电阻R5的另一端； [0038] 芯片U5的7引脚连接或非门U3B的6引脚、电阻R50、电阻R55、电阻R47和二极管D8，所述二极管D8包括两个对称设置的二极管，所述两个对称设置的二极管连接端接地，所述芯片U5的6引脚连接或非门U3B的5引脚、二极管D8的另一端、电阻R39、电阻R34和电阻R44，所述R44的另一端连接电阻R47的另一端、5V电源端、电阻R43和电阻R46，所述或非门U3B的3引脚连接电阻R45，所述电阻R45的另一端连接电容C14和CH2_CLOCK，所述电容C14的另一端接地，所述电阻R55的另一端连接集成运算放大器U1D的11引脚和电阻R52，所述集成运算放大器U1D的12引脚连接‑12V，所述集成运算放大器U1D的3引脚连接12V，所述集成运算放大器U1D的13引脚连接电阻R50的另一端，所述集成运算放大器U1D的10引脚连接电阻R49和电阻R46的另一端，所述电阻R52的另一端连接电阻R41、电容C13、电阻R48和电阻R51，所述电阻R51的另一端连接CH2IN B，所述电阻R48的另一端连接接地端和电阻R40，所述电阻R40的另一端连接电阻R37、电阻R38、电容C13的另一端和电阻R49的另一端，所述电阻R37的另一端了解CH2 IN A，所述带之怒R38的另一端连接电阻R34的另一端和集成运算放大器U1C的9引脚，所述集成运算放大器U1C的12引脚连接‑12V，所述集成运算放大器U1C的3引脚连接12V，所述集成运算放大器U1C的14引脚连接电阻R39的另一端，所述集成运算放大器U1C的8引脚连接电阻R41的另一端和电阻R43的另一端。 [0039] 作为本申请的进一步实施例，请参阅图1、图2、图5和图6，其中收发器数据输出模块是向下位机发送串口232数据，将由U8,U7,U6芯片将串口数据转换成二进制数据，再传输给U2放大器，并由Q1‑Q4构成的推挽电路将模拟信号输出CH1/2(out)，电路中的D6,D7为双向钳位保护二极管，所以所述数据输出模块包括集成运算放大器U2A、集成运算放大器U2B、集成运算放大器U2C和集成运算放大器U2D， [0040] 所述集成运算放大器U2A的3引脚连接电阻R8、电容C3和电阻R10，所述电阻R8的另一端和所述电容C3的另一端接地，所述电阻R10的另一端连接CHIA端和电阻R31，所述集成运算放大器U2A的2引脚连接电阻R16、电阻R19和电容C10，所述电阻R16的另一端连接CHIB端和电阻R33，所述集成运算放大器U2A的11引脚连接‑12V，所述集成运算放大器U2A的4引脚连接12V，所述集成运算放大器U2A的1引脚连接电阻R12，所述电阻R12的另一端连接三极管Q1，所述三极管Q1包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R12的另一端连接NPN三极管的基极和PNP三极管的基极，所述NPN三极管的集电极连接电阻R2和三极管Q2，所述电阻R2的另一端连接12V，所述PNP三极管的集电极连接三极管Q2和电阻R42，所述电阻R42另一端连接‑12V，所述NPN三极管的发射极和PNP三极管的发射极连接在电阻R19的另一端、电容C10的另一端、二极管D12和电阻R9，所述二极管D12的另一端连接二极管D13，所述二极管D13的另一端接地，所述电阻R9的另一端连接二极管D6和CH1OUT A端，所述二极管D6的另一端接地； [0041] 所述集成运算放大器U2B的6引脚连接电阻R31的另一端、电容C11和电阻R27，所述集成运算放大器U2B的5引脚连接电阻R33的另一端、电容C12和电阻R36，所述电阻R36的另一端和电容C12的另一端接地，所述集成运算放大器U2B的4引脚连接12V，所述集成运算放大器U2B的11引脚连接‑12V，所述集成运算放大器U2B的7引脚连接电阻R32，所述电阻R32的另一端连接三极管Q2，所述三极管Q2包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述NPN三极管的基极和PNP三极管的基极连接电阻R32的另一端，所述NPN三极管的集电极连接三极管Q1的NPN三极管的集电极，所述PNP三极管的集电极连接三极管Q1的PNP三极管的集电极，所述三极管Q2的NPN三极管的发射极和PNP三极管的发射极连接电容C11的另一端、电阻R27的另一端、二极管D14和电阻R35，所述二极管D14的另一端连接二极管D15，所述二极管D15的另一端接地，所述电阻R35的另一端连接二极管D7和CH1OUT B端，所述二极管D7的另一端接地； [0042] 所述集成运算放大器U2C的10引脚连接电阻R57、电容C15和电阻R59，所述电阻R57的另一端和电容C15的另一端接地，所述电阻R59的另一端连接CH2A端和电阻R68，所述集成运算放大器U2C的9引脚连接电阻R62、电阻R65和电容C16，所述电阻R62的另一端连接电阻R71，所述集成运算放大器U2C的11引脚连接‑12V，所述集成运算放大器U2C的4引脚连接12V，所述集成运算发达器U2C的8引脚连接电阻R60，所述电阻R60的另一端连接三极管Q3，所述三极管Q3包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R60的另一端连接NPN三极管的基极和PNP三极管的基极，所述NPN三极管的发射极连接电阻R53和三极管Q4，所述电阻R53的另一端连接12V，所述PNP三极管的集电极连接电阻R76和三极管Q4，所述电阻R76的另一端连接‑12V，所述NPN三极管的发射极和PNP三极管的发射极连接电阻R65的另一端、电容C16的另一端、二极管D16的另一端和电阻R58，所述二极管D16的另一端连接二极管D17，所述二极管D17的另一端接地，所述电阻R58的另一端连接CH2 OUT A端和二极管D10，所述二极管D10的另一端接地； [0043] 所述集成运算放大器U2D的13引脚连接电阻R68的另一端、电容C17和电阻R67，所述集成运算放大器U2D的12引脚连接电阻R71的另一端、电容C19和电阻R73，所述电阻R73和电容C19的另一端接地，所述集成运算放大器U2D的4引脚连接12V，所述集成运算放大器U2D的11引脚连接‑12V，所述集成运算放大器U2D的14引脚连接电阻R69，所述电阻R69的另一端连接三极管Q4，所述三极管Q4包括NPN三极管和PNP三极管，所述NPN三极管的发射极和PNP三极管的发射极连接，所述电阻R69的另一端连接NPN三极管的基极和PNP三极管的基极，所述三极管Q4的PNP三极管集电极连接三极管Q3的PNP集电极和电阻R76，所述三极管Q4的NPN三极管集电极连接三极管Q3的NPN三极管集电极，所述三极管Q4的NPN三极管的发射极和PNP三极管的发射极连接电容C17的另一端、电阻R67、二极管D18和电阻R72，所述二极管D18的另一端连接二极管D19，所述二极管D19的另一端接地，所述电阻R72的另一端连接CH2 OUT B和二极管D11，所述二极管D11的另一端接地。 [0044] 作为本申请的进一步实施例，请参阅图1、图2和图7，其中收发器数据数据处理模块是二进制数输入U6（微处理器），然后配合U6芯片预烧录的软件算法，再经过U8（串口232收发）芯片和U7（串口232转换）芯片，将输入的二进制数据最后转换成RS232数据输出，输出的串口数据由上位机程序翻译成ARINC429数据，即所述数据处理模块包括芯片U6，所述芯片U6的28引脚连接电阻R63，所述芯片U6的25引脚连接电阻R61，所述电阻R63的另一端和电阻R61的另一端连接CH2B端，所述芯片U6的20引脚连接电阻R70，所述芯片U6的17引脚连接电阻R74，所述电阻R70的另一端和电阻R74的另一端连接CH1B端，所述芯片U6的14引脚连接电容C22，所述电容C22的另一端连接芯片U6的12引脚、电容C23和接地端，所述电容C23的另一端连接芯片U6的10引脚，所述芯片U6的11引脚和所述芯片U6的13引脚连接5V电源端，所述芯片U6的3引脚输出为CH1_CLOCK端，所述芯片U6的4引脚输出为CH1_DATA端，所述芯片U6的6引脚输出为RS232_RX端，所述芯片U6的7引脚输出为RS232_TX端，所述芯片U6的46引脚连接电容C21、电阻R75和RESET端，所述电容C21的另一端接地，所述电阻R75的另一端连接5V电源端，所述芯片U6的45引脚连接晶振Y1和电容C20，所述电容C20的另一端连接接地端、电容C18，所述电容C18的另一端连接晶振Y1的另一端和芯片U6的44引脚，所述芯片U6的41引脚为CH2 DATA端，所述芯片U6的38引脚为CH2 CLOCK端，所述芯片U6的37引脚连接5V电源端，所述芯片U6的36引脚连接电阻R56和模块P2的3引脚，所述模块P2的1引脚连接二极管D9，所述二极管D9的另一端连接5V电源端，所述电阻R56的另一端连接5V电源端，所述模块P2的2引脚连接电阻R54和芯片U6的35引脚，所述模块P2的4引脚为RESET端，所述模块P2的5引脚接地，模块J1的1引脚连接二极管D22和模块P6的1引脚，所述二极管D22的另一端连接 5V电源端，所述模块J1的2引脚连接电阻R64，所述电阻R64的另一端连接模块P6的2引脚，所述模块J1的3引脚连接电阻R66，所述电阻R66的另一端连接模块P6的3引脚，所述模块J1的5引脚连接接地端和模块J6的5引脚。 [0045] 作为本申请的进一步实施例，请参阅图1、图2和图8，其中收发器232连接模块连接到电脑串口经过U8（串口232收发）芯片和U7（串口232转换）芯片，将输入的二进制数据最后转换成RS232数据输出，输出的串口数据由上位机程序翻译成ARINC429数据，即所述232连接模块包括芯片U8和芯片U7，所述芯片U8的2引脚连接芯片U8的3引脚、电源5V端和电容C29，所述电容C29的另一端连接接地端、RS232_RX端、RS232_TX端、芯片U8的10引脚、芯片U8的4引脚、芯片U8的5引脚、芯片U8的6引脚和芯片U8的7引脚，所述芯片U8的20引脚连接电容C30和电容C31，所述电容C30的另一端连接GNDISO端，所述电容C31的另一端连接芯片U8的19引脚，所述芯片U8的18引脚连接电容C32，所述电容C32的另一端连接芯片U8的17引脚，所述芯片U8的16引脚连接模块P5的1引脚，所述模块P5的3引脚连接GNDISO端，所述芯片U8的 15引脚连接模块P5的2引脚，所述芯片U8的14引脚连接电容C33，所述电容C33的另一端连接芯片U8的13引脚，所述芯片U8的12引脚连接电容C34，所述电容C34的另一端连接芯片U8的 11引脚和GNDISO端；所述芯片U7的2引脚连接电容C24，所述电容C24的另一端连接芯片U7的 16引脚、5V电源端和电容C28，所述电容C28的另一端接地，芯片U7的14引脚连接模块P4的1你叫，所述芯片U7的13引脚连接模块P4的2引脚，所述模块P4的3引脚接地，所述芯片U7的6引脚连接电容C27，所述电容C27的另一端连接接地端和芯片U7的15引脚，所述芯片U7的12引脚连接RS232_RX引脚，所述芯片U7的11引脚连接RS232_TX引脚，所述芯片U7的5引脚连接电容C26，所述电容C26的另一端连接芯片U7的4引脚，所述芯片U7的26引脚连接电容C25，所述电容C25的另一端连接芯片U7的1引脚。 [0046] 进一步的，本申请通过使用TESTSTAND平台整合所有的软件，本申请采用的收发器是429收发器，各个子程序通过TESTSTAND平台去发送指令再由TESTSTAND平台接收结果最后整合成测试报告，其中： [0047] TESTSTAND平台调用Labview子程序与单片机通过USB通信，Labview子程序发送指定字符串数据，单片机接受到字符串数据后运行软件制动后方下位机； [0048] TESTSTAND平台调用Labview子程序通过RS232串口与下位机ARINC429收发器通信，下位机采集部件发送的ARINC 429数据并转换为Labview可识别的字符串数据，Labview通过读取串口数据选择有效数据后反馈给TESTSTAND平台； [0049] 多个Labview子程序与TESTSTAND平台通讯，通过TESTSTAND内部平台适配器通讯[0050] 下位机主要实现部件429数据的采集和信号的控制，数据的采集通过429收发器实现，信号的控制的控制通过单片机实现。 [0051] 在上述过程中，下位机主要有以下功能，即429数据的采集和信号的控制： [0052] 首先是429数据采集，即下位机（ARINC429收发器）要采集部件发送的ARINC 429数据并通过串口传送到上位机。部件会产生LABLE 271，LABLE 272，LABLE 273，LABLE274，LABLE 275，LABLE 276，LABLE 277，LABLE 377等8个ARINC429数据，需要通过LABVIEW编译一个可选程序，选择对应的LABLE号码后可接受相应的ARINC429数据,然后在TESTSTAND上调用LABVIEW子程序进行数据的对比，如果接受到的数据与给定数据一致则测试通过，如果不一致则提示错误。给定的数据会根据EFIS CP（电子飞行仪表控制器）状态的改变而改变； [0053] 随后是信号的控制，即通过上位机的指令使下位机（单片机）控制部件的相应位置接地。要求通过TESTSTAND调用Labview发送给单片机字符串，单片机接受到字符串后会执行依次输出0000001‑11111111。而字符串则对应J1‑8到J1‑55，当发送对应J1‑8的字符串之后，单片机发送00000001，后面下位机会在部件J1‑8处产生一个接地信号，而部件也会发送一个对应的ARINC 429数据。 [0054] 通过LABVIEW编译一个可选程序，选择对应的LABLE号码后可接受相应的ARINC429数据,然后在TESTSTAND上调用LABVIEW子程序进行数据的对比，如果接受到的数据与给定数据一致则测试通过，如果不一致则提示错误。给定的数据会根据EFIS CP（电子飞行仪表控制器）接地状态的改变而改变。 [0055] 本实用新型的工作原理是：429收发器数据输入模块芯片U1是四通道比较器芯片，其可以将输入的CH1/2(in)的信号从模拟信号转换成数字信号（二进制），然后其中一路信号输入芯片U3，U3芯片为双通道或门芯片，其功能是将两路输入信号进行或运算，进而得到此通道的时钟信号。另一路信号接入芯片U5，U5芯片是四通道RS锁存器，其功能是根据R,S脚的输入信号转换得到一组二进制数字代码；随后数据数据处理模块是二进制数输入U6（微处理器），然后配合U6芯片预烧录的软件算法，再经过U8（串口232收发）芯片和U7（串口232转换）芯片，将输入的二进制数据最后转换成RS232数据输出，随后输出模块是向下位机发送串口232数据，将由U8,U7,U6芯片将串口数据转换成二进制数据，再传输给U2放大器，并由Q1‑Q4构成的推挽电路将模拟信号输出CH1/2(out)。 [0056] 对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。 [0057] 此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。