提供了高真实的驾驶经验的车辆驾驶模拟器，变得越来越容易提供。先 进的模拟器一般应用了模拟控制程序，在主机上加载并且运行。主机驱使的 图像引擎相应于来自主机系统的控制输入生成实时的图像。可以将这些图像 投影到屏幕上，为了产生提供高现实的驾驶经验的虚拟现实，可以提供90度 到360度之间的视角。为了使模拟尽可能的真实，模拟器可以利用真实产品 车辆的驾驶室。当驾驶员操纵驾驶室里的控制器时，控制输入与主控制程序 接口。可以通过驾驶室里的高保真音响系统和使驾驶员受力的运动系统进一 步加强现实感，所有的情况都与投影出的外部环境，路况和驾驶员输入相符 合。高端产品的驾驶模拟器甚至可以生成适合成像路面的轮胎噪音。购买驾 驶模拟器的人一般拿它做一个或几个用处。例如，可以用它训练半卡车(semi -truck)驾驶员，可以用它训练警察高速追车技术，或者可以用来增强紧急车 辆驾驶员的安全技术。为了增强消化吸收此类特殊应用的驾驶技术，非常希 望使用和工作时开的真车一样的驾驶室。这复杂化了模拟器的生产，由于有 非常多种可能的驾驶室，都必须与模拟器软件接口。例如，一个公安局可能 希望模拟器使用福特Crown Victoria型汽车的驾驶室，另一个希望模拟器使用 雪佛莱Lumina型汽车的驾驶室。当政府机构使用时变得更复杂，例如公安局， 典型的每2到3年换一次车。而且，卡车驾驶学校希望使用各种卡车的驾驶 室以使获得的技能更容易用到实际中。
尽管车辆驾驶模拟工业还在初期，但竞争很激烈。模拟器制造者可以通 过保持元件库存最小增加利润并且可以通过以最小数目的不同生产线满足最 大量的客户的需求。理想的，可以轻易地定制单条基本生产线以满足所有客 户的需求。
在模拟不同类型的车辆时可以实行软件改变，但是有时软件必须通过硬 件接口与每个驾驶室的唯一电子电路相连。单个驾驶室的电子设备的一些不 同可能包含：
1.电压量级；
2.输入信号波形要求；
3.开关逻辑，例如扣紧时安全带开关是开还是关。
4.输入和输出信号的数目；和
5.方向盘，刹车踏板，加速踏板，或者换档齿轮上的传感器类型。(即， 阻尼电位计、光学编码器、开关，等)
当前技术中以多种不同的方法说明了这些差别。图1到图3表示了现在 应用于接口驾驶室到模拟器系统的三种方法，所述模拟器系统有一个显示屏 幕101，一个用于投影图像到屏幕101的投影仪和一个模拟器数据处理单元 103。第一接口方法由图1表。使用此方法，驾驶室105几乎重新布线以与标 准接口单元104连接。此方法的主要优点是在不同的驾驶室中使用不需要改 变软件。最大的不利是重新布线过程很贵或者花时间。当需要定制开关和仪 表时特别不利。
第二方法，如图2所示，给每种驾驶室205设计了唯一的接口电路204， 它与有模拟器数据处理单元103的标准驾驶室布线互联。此方法的主要优点 是不需要改变模拟器软件或者驾驶室布线。然而此方法也有几个显著的不利 之处。不仅驾驶室电路的分析和文档处理需要花费很多时间，而且在设计和 定制接口电路时要花时间。而且，当生产有限量定制接口界面时，制造价格 相对较高。另一个不利是每次引进不同的车辆驾驶室，需要重新分析驾驶室 电路和文档管理并重新设计和生产新的接口电路。
另一个模拟器工业常用的方法如图2所示。使用现有的常用电路板和电 子模块。这种方法典型的需要改变模拟器软件。此方法的主要优点是需要较 少的定制硬件。使用现成可用的电路板和模块，不仅仅减少了设计和制造成 本，而且也降低了维护成本。此方法也有很多问题。常用电路板一般很贵并 且不容易集成到系统里。也不容易对它们编程。而且，如果重新设计软件， 必须替代这些电路板。同样反向工程(即，分析和文档管理)驾驶室电路有关的 时间和花费很大。如果需要改变软件，这将增加成本。甚至对于那些太特殊 而需要定制设计的接口硬件的驾驶室，该方法也不可能采用。
上述的接口选择都不能迅速的并且经济的接口驾驶室到模拟器系统。模 拟器用户希望可以定期地改变驾驶室并且希望最小化那些改变带来的非运行 时间和成本。尽管图1的接口选择允许迅速交换驾驶室并且最小化实际交换 的储备，在驾驶室中提供标准接口的费用是很大的。
需要的是减少连接车辆驾驶室到驾驶模拟器的花费，并且这将允许模拟 器拥有者比使用当前驾驶室接口更迅速的、更省钱的、对软件改变更小的方 式交换其模拟器上的驾驶室。这样的接口将仅仅要求简单的电断开和连接和 较小的软件修改，便于交换车辆驾驶室。而且，新接口将便于调试新的模拟 器硬件-驾驶室组合。
发明概述
对于本发明，驾驶模拟器系统包含模拟器驾驶员坐在里面的车辆驾驶室。 系统还包含一个可视显示屏幕，在屏幕上显示了表示实时驾驶环境的图像。 此系统还包含至少一个有一个或者多个输入/输出端口的主数据处理计算机或 者系统。主机可以驱动其他数据处理元件。图像成像引擎，例如洛克希德马 丁Real 3-D Pro，它可以根据主机系统的控制输入在屏幕上生成实时的图像成 像。数字信号处理器是另一个这样的元件，它可应用于同步不同系统元件的 实时操作。驾驶模拟系统还包含一个主机可执行的驾驶模拟器软件程序。此 软件程序设计为识别一组输入信号，这组信号是相应于操作者从驾驶室发出 的控制输入的信号。此软件程序也生成了一组输出信号。这些输出信号中的 一些应用于控制不同的其他系统元件，其他的被送到车辆驾驶室应用于控制 驾驶室设备。
本发明的中心是现场可编程集成电路的插入，现场可编程集成电路是位 于输入/输出端口和车辆驾驶室的电路间的一现场可编程门阵列，或者FPGA。 可编程车辆电路应用于将来自驾驶室的电信号转换为计算机和加载的软件可 以理解的输入信号，并且也将程序的输出转换为一组驾驶室可以利用的电输 入。尽管微处理器或者微控制器可以提供FPGA接口的很多功能，但有某些 功能只有FPGA才能提供。例如，FPGA里的电路可以解码光编码器输出。而 且，FPGA也可以提供信号调整电路。例如，每个开关输入可以配有一个施密 特触发器，当关闭开关时可能产生信号振荡，施密特触发器可以消除这种振 荡。
在本发明的较佳实施例里，希望保护FPGA不受静电放电、感应负载反 冲或者配线不当导致高过期望值的电压、接地回路问题，或者将绝缘电路放 在车辆驾驶室和FPGA之间时布线的缺陷将导致短路等影响。
作为本发明的第一较佳实施例，FPGA是RAM-可配置类型的。即，FPGA 包含板上的易失存储寄存器，其中可以储存用于配置FPGA的唯一一组数据 值。此配置数据可以储存于非易失性媒体里，例如硬盘驱动器，并且在初始 化系统时读入FPGA。多组配置数据，每个对应于不同类型的车辆驾驶室，可 以储存于主机硬盘驱动器里的数据文件库里。这样，可以通过给每个新的驾 驶室从库里选择合适的数据文件，使新的驾驶室与驾驶模拟器接口。应该理 解，其他类型的FPGA，例如那些应用了抗融化技术的，也可以应用于本发明。 然而，使用可再次编程的FPGA有肯定的优点。当修改或者更新配置数据时， 由于不需要替换芯片，调试很简单。而且，不同类的车辆驾驶室可以配置单 个可再次编程FPGA。
作为可替换的本发明的第二具体实施例，FPGA和相关的接口电路位于单 个电路板上。FPGA和特定驾驶室接口所需的任何特殊的元件被包装成一个单 一模块，它们插入了电路板上的一个插槽。这样的特殊元件可能包含，不限 于，光学编码器和ADC/DAC波形/电平生成器和解释器。为了转换车辆驾驶 室，这些模块替代为一个单元。
对于其他具体实施例，来自主机的控制信号被通过FPGA送到驾驶室里 的计量器。同样的，来自驾驶室的控制和开关信号通过FPGA以反向传递到 主机系统。
为了将全新的驾驶室接口到模拟器，驾驶室的每个输入或者输出都必须 被标识并且连接到接口总线上的特定的针脚，该接口总线与FPGA的驾驶室 侧耦合。接着可以编程FPGA，从而每个来自驾驶室的输入/输出可以正确地 与主机系统的相应的输入/输出匹配。通过随后的在数据文件编辑操作过程中 测试每个驾驶室功能，可以给每个给定的信号方便的赋予合适的逻辑值。例 如，如果模拟软件希望给锁定的安全带一个高逻辑值，但驾驶室输入为此特 征传递的是一个低逻辑值，FPGA可以在编辑功能中重新编程以反转该接收到 的信号。除了给单个信号提供合适的路由和合适的逻辑赋值，FPGA也可以编 程为提供任何信号的信号处理函数。例如，当输入与驾驶室里的光学编码器 耦合时，FPGA可以编程为提供传感特定输入的位置。
使用可重新配置的FPGA的一个显著优点是接口新驾驶室到模拟器系统 的处理被极大的简化了。而且，由于FPGA是可重新配置的，可以迅速并且 安全的测试配置FPGA的数据文件。作为这些因素的结果，在与现有的接口 方法相比较，极大的缩减了接口费用。
使用可重新配置的FPGA的另一个优点是它产生了一致的模拟器软件接 口而不需要考虑驾驶室的电气结构。从驾驶室传输到FPGA的输入信号，和 来自主机系统的输出信号，被传递并且FPGA根据加载到FPGA的易失性存 储器的数据文档值处理这两个信号。由于模拟器软件可以期望来自FPGA的 一定的标准信号，当改变了车辆驾驶室时，可以最小化对模拟器软件的修改， 或者可以不用修改。FPGA的配置使驾驶室对于模拟器软件是透明的。
附图简述
图1是说明车辆驾驶室与运行车辆模拟程序的计算机接口的第一现有技 术的框图。
图2是说明车辆驾驶室与运行车辆模拟程序的计算机接口的第二现有技 术的框图。
图3是说明车辆驾驶室与运行车辆模拟程序的计算机接口的第三现有技 术的框图。
图4是本发明的车辆驾驶室电子设备与模拟器软件接口连接的较佳实施 例的框图。
图5是FPGA的Xilinx XC5200系列的结构框图。
图6是XC5200 FPGA系列的Versa Block的框图。
图7是XC5200 FPGA系列的一个逻辑单元的逻辑图。
图8是根据本发明配置的FPGA的示意图，显示了基本功能的接口功能。
图9是应用于解码光学编码器输入的电路的示意图。
本发明详细揭示
可以使用很多种不同的方法配置车辆驾驶模拟器。最终配置将由成本和 子元件可利用率，简化性和可服务性要求，要求的现实程度指定，并且，可 以通过随机的设计选择，其中在某些配置中没有明显的优点存在。应该理解， 在任何商品的设计和装配中需要折衷。结果，当可利用新元件和现有元件变 得更可取时，结合了本发明的车辆驾驶模拟器的较佳实施例将改变。
现在参考图4，当前较佳的车辆驾驶模拟器400的具体实施例包含一个主 机，或者数据处理系统401。计算机系统401与图像处理器402耦合，图像处 理器(例如洛克希德马丁Real 3-D Pro)响应于来自主机系统401的控制输入生 成了实时图像，由投影仪403将此图像显示在屏幕404上。
主机也与一个声音生成器405耦合。由于要寻求在较低总系统成本上的 折衷，主机系统401在Microsoft@Windows@操作系统上运行，尽管此操作 系统没有针对确定性的处理进行优化。结果，通过并行接口407，例如ISA或 者PCI总线，数字信号处理器(DSP)支配406主机系统401。串行总线当然也 可以替代并行总线使用。DSP406提供主控时钟信号给模拟器系统400的不同 元件，从而协调不同系统元件的操作，这样达到了现实系统的同步。DSP406 也通过串行接口直接与现场可编程门阵列(FPGA)耦合。当前较佳的FPGA是 Xilinx@XC5215集成电路(IC)。XC5215 IC是一个RAM-可配置设备，它有 板上的可以储存驾驶室专用的配置数据的易失存储寄存器。FPGA408根据此 唯一组数据值配置。驾驶室配置数据可以储存于非易失性媒体里，例如硬盘 驱动器411，并且在初始化系统时加载进入FPGA。可以将多组数据储存在主 机系统的硬盘驱动器的数据文件库里，每组数据对应于一个不同的车辆驾驶 室。从而，可以通过从库里选择适合新的驾驶室的数据文件来把新的车辆驾 驶室与驾驶模拟器接口。
XC5215 IC的结构与通常的FPGA的结构相似，其中它有可编程的输入/ 输出块，可编程的逻辑块和可编程的互相连接。图5，6和7提供了FPGA的 XC5200的结构简图。图5显示了XC5200结构的一个概念上的概观。不象一 般的FPGA，逻辑和逻辑路由资源被合并在韧性VersaBlock里。一般目的的 路由通过一个一般路由矩阵(GRM)连接到每个VersaBlock。VersaRing是设备 周围的互连单元的“高速公路”，所述设备提供了从多个输入/输出块(IOBS) 到组成VersaBlock的内部逻辑的连接。图6说明了单个VersaBlock的结构。 一个可配置逻辑块(CLB)包含了四个逻辑单元，LC0，LC1，LC2和LC3。CLB 与可编程局部互连矩阵(LIM)耦合，LIM再通过四个四位直接连接与四个相邻 的VersaBlock耦合并且LIM通过双向节点24与GRM耦合。图7显示了单个 逻辑单元(LC)的结构。每个LC包含：有四个输入端F1，F2$F3和F4的功能生 成器F；一个配置为D触发器或者为锁存器的储存设备；和控制逻辑。图7 中标出的信号如下：DI＝数据输入；DO＝数据输出；CI＝进位输入；CO＝进 位输出：CE＝启动时钟：CK＝时钟；CL＝清零；D＝锁存数据输入；Q＝锁 存数据输出；和X＝未锁存输出。控制逻辑利用了三个多路复用器M1，M2 和M3，它们提供了用于快速实行算术功能的进位逻辑。控制逻辑也可以配置 为允许解码非常广范围输入的功能的级联链。从而，有五个输入到单元的端 (F1，F2，F3，F4，DI和CI)和四个输出端(CO，DO，Q和X)。输入端和输出端的独立 允许软件最大化每个LC里的资源利用率。信号CE、CK和CL，在一个 VersaBlock里对于所有单元是共同的，它们应用于写入和清空储存于锁存器FD 的值。每个LC也包含一个直接供给通过路径，不牺牲功能生成器或者寄存器 的使用。
使用XC5215IC很有优点，因为其成本低，并且可以简单的通过写新数 据到板上的储存寄存器重新编程。其他类型的FPGA，例如那些利用抗融断技 术的，也可以应用于本发明。然而，利用抗融断用于内部编程的FPGA只能 够编程一次。为了改正未正确编程的那种类型的FPGA，必须使用一个新的未 编程的FPGA。另一方面，Xilinx IC可以重复再次编程，用于改正错误并且用 于适应需要不同数据寄存器值的新驾驶室。尽管并行接口(例如ISA或者PCI 总线)应用于互连主机401和DSP406，也可以在此位置使用串行接口。相似的， 尽管使用串行接口耦合DSP406和FPGA408，也可以在此使用并行接口。 FPGA408依次与车辆驾驶室409耦合并且与车辆驾驶室409固定于其上的运 动基底410耦合。
现在参考图8，图8是显示FPGA408与运动基底410耦合并且与驾驶室 (未标出)耦合并且通过数字信号处理器406与主机数据处理系统401耦合 的简化示意图。此图的主要目的是给出FPGA408可以实行的某类功能的基本 概念。在FPGA408左边的信号线表示到DSP406的输入，以及从DSP406的 输出；右边的信号线表示输出到驾驶室仪表和计量表，到运动基底410的输 入，以及运动基底的输出和驾驶室407的控制输出。FPGA实行的一个主要任 务，如本发明具体表述的，是传送FPGA一侧的信号到另一侧的合适位置。 例如，信号CS1，CS2和CS3表示从车辆驾驶室(图中没有显示)里的开关发出 的车辆侧信号，信号DS1，DS2和DS3表示DSP侧的信号，它们各自对应于车 辆侧测量输入CS1，CS2和CS3。另一方面，信号DG1，DG2和DG3是DSP 侧FPGA测量信号，它们各自相应于车辆侧测量输入CG1，CG2和CG3。 FPGA408被编程，从而信号输入端被连接到它们相关的输出端。如果传送路 线不正确，可以简单的重新编程FPGA408以改正错误。信号CD1是一个驾驶 室侧的驾驶员输入。如果信号CD1与提供方向盘位置信启的光学编码器耦合， 逻辑块802将提供此解码此信息。滞迟数字解码器可以从FPGA电路元件构 成。这样的数字解码器可以确认旋转轴在360°旋转的多个相等弧范围中的一 个内的位置。可以调整弧范围的大小以提供更多或者更少的灵敏度。逻辑块802 也可以是，或者可以包含，一个锁存器。所述锁存器是由FPGA408内部的电 路构成的，所述FPGA408把车辆规定的电信号维持在某一个输入值上，直到 主机系统401通过DSP 406对电信号采样。
仍然参考图8，运动基底410使用了多个光学编码器以传感每个自由度上 的相对位置。运动基底410通过FPGA 408与DSP406耦合。DSP侧控制信号 DC2，DC3和DC4与车辆侧控制信号CC2，CC3，CC4，CC5，CC6和CC7耦合。后 面的信号直接与运动基底系统410耦合。运动基底410的绝对位置通过校准 运动系统410确定。通过运动系统在每个自由度下在行程内运动，实行了此 步骤。逻辑块804包含多个光学解码器，它们提供运动系统位置信息给主机 DPS401。将参考图9更详细的说明可以应用于逻辑块802和804内的光学解 码器电路。仍然参考图8，逻辑块803表示应用于使从DSP406接收的信号满 足条件的信号调整电路，从而其是与驾驶室要求一致的。例如，逻辑块803 可以是一个从FPGA内电路生成的锁存器。所述FPGA维持驾驶室规定的电 输入在作为从DSP406输出接收到的值，直到输出被主机系统401更新。
仍然参考图8，FPGA通过隔离电路间接的与运动绝对410和驾驶室电路 间接耦合。直接连接不是一个特别好的设计实践，由于直接连接将使FPGA408 受到静电放电，感应负荷回馈或者接错线导致的高过期望值的电压，接地回 路问题，或者有缺陷的布线导致的短路的影响。这些条件对FPGA408的影响 将危及FPGA的稳定性，或者将导致它整个瘫痪。尽管隔离电路可能包含电 容或者感应的耦合，对于本发明的较佳实施例，使用了多个光学隔离器011- 0114。每个光学隔离器，其最基本的形式包含与接收器晶体管相邻的发光二 极管(LED)。可替换的，光学隔离器可以从一对相邻的LED生成。其中一个LED 功能是发送器，另一个是接收器。从而排除了接地回路和其他隔离问题。对 于本发明的较佳实施例，光学隔离器011-0114是物理位于一个容易配置的 接口板上。而且，每个从驾驶室的开关输入配有一个施密特触发器，此施密 特触发器通过减少关闭开关时可能产生的信号弹性增强了信号稳定性。可以 看到，开关信号CS1，CS2和CS3分别与施密特触发器ST2，ST1和ST3相关。
图9显示了应用于解码正交编码设备的输出的电路的当前较佳的一个实 施例。由于在此领域熟知正交编码器，这里将不在说明它们的设计和功能。 这些解码电路主要应用于说明本说明书上下文中的FPGA408的多用途。在运 动基底上应用了多个正交编码器以提供旋转位置信息。也可以将它们应用于 驾驶室409的驾驶柱上以提供方向改变的输入。更具体地，图9不仅说明了 解码电路，而且还说明了三个其他任选项相关的电路。合适的将解码电路分 成两个较大的块：一个比较电路(块C)，和位置积累器(块D)。可任选的电路 是一个编码集成测试电路(块A)，一个干扰排斥电路(块B)和一个并行到串行 转换器(块E)。
可任选的编码器测试电路监视正交编码器的输出并且验证编码器输出端 是否激活并且验证差分输出(A，A*和B，B*)是否实际处于相对状态。一旦正交 编码器断电，或者线断了或者短路了，编码器OK信号将变低并且保持低值。 这个安全特征向控制处理器，无论它是否为主机数据处理系统401或者数字 信号处理器406，提供关于从正交编码器的当前位置输出值的有效性的信息。
块B的任选的干扰排斥电路是排斥来自编码器的线上的干扰的方法的一 般状态。此电路也受到编码器制造者影响。
块E的选择的并行到串行转换器简单的转换解码电路的并行输出值为接 口到串行设备的串行值。
块C的比较电路接收到异步数据并且输出同步数据。异步数据被转化成 同步数据，所述同步数据在块D的位置积累电路里有FPGA408内的主时钟信 号标记的位置值。正交编码器比率是每转的计数，或者每转的脉冲数。从而， 编码器说明书指出了编码器每转将产生的方波脉冲的数量。比较电路接收这 些方波脉冲为信号ENC，A OUT和ENC，B OUT。脉冲速率生成是直接的与 编码器的角速度(即转数每分钟)成正比。解码器设计为假定主时钟频率至少是 编码器频率的10倍。由于编码器说明书一般设置最大的操作频率为大约100 千赫，并且FPGA典型在小于1兆赫的频率下工作。从而，对于实际应用， 主时钟频率比最大编码器频率的比率将至少是10∶1。解码器电路一般设计为 在每编码器脉冲(即方波生成器的循环)一次计数下工作，或者每编码器脉冲4 次计数。为了提供最大分辨度，图9的电路设计为在每编码器脉冲4次计数 下工作。
仍然参考图9，比较电路和位置积累器通过比较接收到的编码器输出和以 前接收到的储存的输出值而运行。编码器输出4个唯一的状态，它是一个2- 位灰度代码(一个灰度代码是其中一次只改变一个位的代码)。位置积累器里的 最低两个储存位被转化成了编码器输出端可见的同样的灰度代码。比较电路 接着尝试同步位置积累器到编码器，从而位置积累器值等于编码器值。通过 检测两个计数之间的错误而完成此操作。如果发现一个错误(即，差值)，位置 积累器在编码器的运动方向上增加1或者减少1。具体说，比较电路通过在比 较两个值中实行滞迟而运行。电路使用在编码器和以前的输出值之间的1个 计数的差额以确定编码器的电流方向，在图中标为编码器方向。在发信号通 知位置积累器在编码器运动方向上改变其计数器1位之前，比较电路接着等 待下一个差值的计数，等待两个计数的总错误。这个信号标为步距输出值。 下面的表1是块C的比较电路的运算表。
                       表1
           比较电路运算表
编码器值     计数器值     修改值  
A     B       D1    D0     C1    C0
0     0       0     0      0     0
0     1       1     0      1     0      1
1     1       1     1      0     1      1
1     0       0     1      1     1      0
现在将分析解码器输出值关于解码器实际位置的状态。由于编码器以恒 定速率旋转，输出值将总滞后编码器实际位置至少一个计数，并且随着输出 值改变，在一个主时钟周期内，计数器将为编码器实际位置后的2个计数。 随着编码器停止并且运动关于特定位置的+或者-1个计数，解码器输出的值 将不会改变，从而输出错误将是+1，0或者-1个计数。当编码器开始在各 个方向上连续运动时，运行为如上所述。
尽管这里仅仅揭示了本发明的一些具体实施例，对于本领域技术一般的 人员，很明显可以对其进行改变和修改而不离开如权利要求所述的本发明的 范围和精神。