专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

CN109952656B 碳化硅半导体器件有权
公开(公告)号：CN109952656B
公开(公告)日：2021-11-05
申请号：CN201780069327.6
申请日：2017-10-03
申请人：住友电气工业株式会社
发明人：内田光亮 , 日吉透
IPC分类号： H01L29/78 , H01L29/06 , H01L29/12
摘要：有源区设置有由侧表面和底表面限定的至少一个栅沟槽。终端区包括围绕有源区的第二杂质区。侧表面具有面对第二杂质区的内端表面的第一外端表面。底表面具有第一底部部分和第二底部部分，第一底部部分与第一外端表面连续，第二底部部分与第一底部部分连续并且位于相对于所述第一底部部分位于与所述内端表面相反的一侧。碳化硅衬底具有第一区和第二区，第一区和第二区位于至少一个栅沟槽和第二主表面之间，并且彼此间隔开，漂移区被夹在其间。在平行于第一外端表面的方向上，位于第一底部部分和第二主表面之间的第一区和第二区之间的间隔小于位于第二底部部分和第二主表面之间的第一区和第二区之间的间隔。

2. 发明授权

CN106796886B 碳化硅半导体器件和用于制造碳化硅半导体器件的方法有权
公开(公告)号：CN106796886B
公开(公告)日：2020-05-01
申请号：CN201580046055.9
申请日：2015-07-22
申请人：住友电气工业株式会社
发明人：和田圭司 , 西口太郎 , 日吉透 , 堀井拓 , 内田光亮
IPC分类号： H01L21/336 , H01L21/20 , H01L29/12 , H01L29/78
摘要：一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。

3. 发明公开

CN105074933A 碳化硅半导体器件及其制造方法有权
公开(公告)号：CN105074933A
公开(公告)日：2015-11-18
申请号：CN201480008899.X
申请日：2014-02-04
申请人：住友电气工业株式会社
发明人：内田光亮 , 增田健良 , 斋藤雄
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L21/049 , H01L21/045 , H01L29/045 , H01L29/12 , H01L29/1608 , H01L29/4236 , H01L29/42368 , H01L29/513 , H01L29/66068 , H01L29/78 , H01L29/7813 , H01L29/7827
摘要：沟槽(TR)具有分别由第一至第三半导体层(121至123)构成的第一至第三侧表面(SW1至SW3)。在第一绝缘膜(210)中包括的第一侧壁部(201S)具有分别位于第一至第三侧表面(SW1至SW3)上的第一至第三区域(201a至201c)。第二绝缘膜(202)具有位于第一侧壁部(201S)上的第二侧壁部(202S)。第二侧壁部(202S)具有一端(E1)和另一端(E2)，一端(E1)连接到第二绝缘膜的第二底部(202S)，另一端(E2)位于第一区域(201a)或第二区域(201b)中的一个上，且距第三区域(201c)一定距离。因此，可以使得栅电极电容小。

4. 发明公开

CN117693824A 碳化硅半导体器件审中-实审
公开(公告)号：CN117693824A
公开(公告)日：2024-03-12
申请号：CN202280051598.X
申请日：2022-06-21
申请人：住友电气工业株式会社
发明人：内田光亮 , 斋藤雄
IPC分类号： H01L29/78 , H01L29/12 , H01L29/06
摘要：一种碳化硅半导体器件，具有：碳化硅衬底，具有第一主面；层间绝缘膜，覆盖所述第一主面；以及栅极焊盘及源极焊盘，设置于所述层间绝缘膜之上，在从与所述第一主面垂直的方向俯视观察时，所述碳化硅衬底具有：第一区域，包括多个单位单元；第二区域，与所述栅极焊盘重叠；以及第三区域，与所述第二区域相连，所述多个单位单元分别具有：漂移区，具有第一导电型；本体区，具有与所述第一导电型不同的第二导电型；源极区，设置于所述第一主面，通过所述本体区而与所述漂移区隔开，并且具有所述第一导电型；接触区，设置于所述第一主面，与所述本体区电连接，并且具有所述第二导电型；栅电极，与所述栅极焊盘电连接；以及栅极绝缘膜，设置于所述漂移区、所述本体区及所述源极区与所述栅电极之间，所述第二区域具有第一半导体区域，所述第一半导体区域具有所述第二导电型，所述第三区域具有第二半导体区域，所述第二半导体区域具有所述第二导电型，所述第一半导体区域及所述第二半导体区域在所述第一主面中彼此相连，在所述层间绝缘膜上形成有到达所述源极区及所述接触区的第一接触孔、以及到达所述第二半导体区域的第二接触孔，所述源极焊盘经由所述第一接触孔与所述源极区及接触区电连接，经由所述第二接触孔与所述第二半导体区域电连接，在从与所述第一主面平行的方向截面观察时，所述第二接触孔的短边方向上的第二尺寸比所述第一接触孔的短边方向上的第一尺寸大。

5. 发明公开

CN117693823A 碳化硅半导体器件审中-实审
公开(公告)号：CN117693823A
公开(公告)日：2024-03-12
申请号：CN202280051428.1
申请日：2022-07-13
申请人：住友电气工业株式会社
发明人：内田光亮 , 增田健良 , 斋藤雄
IPC分类号： H01L29/78 , H01L29/12 , H01L29/06
摘要：碳化硅半导体器件(201)具有碳化硅衬底(10)、以及第一主面(1)的上方的栅极焊盘(61)及源极焊盘(62)，在俯视观察时，所述碳化硅衬底具有：第一区域(101)，包括多个单位单元；第二区域(102)，与所述栅极焊盘重叠；以及第三区域(103)，与所述第二区域相连，所述多个单位单元分别具有：接触区(34)，设置于所述第一主面，与体区(32)电连接，具有第二导电型；以及栅极绝缘膜(43)，设置于漂移区(31)、所述体区及源极区(33)与栅电极(51)之间，所述第二区域具有所述第二导电型的第一半导体区域(121)，所述第三区域具有所述第二导电型的第二半导体区域(122)，所述第一半导体区域及所述第二半导体区域在所述第一主面中彼此相连，所述源极区、所述接触区及所述第二半导体区域与所述源极焊盘电连接。

6. 发明公开

CN106796886A 碳化硅半导体器件和用于制造碳化硅半导体器件的方法有权
公开(公告)号：CN106796886A
公开(公告)日：2017-05-31
申请号：CN201580046055.9
申请日：2015-07-22
申请人：住友电气工业株式会社
发明人：和田圭司 , 西口太郎 , 日吉透 , 堀井拓 , 内田光亮
IPC分类号： H01L21/336 , H01L21/20 , H01L29/12 , H01L29/78
摘要：一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。

7. 发明公开

CN104428878A 碳化硅半导体器件及其制造方法有权
公开(公告)号：CN104428878A
公开(公告)日：2015-03-18
申请号：CN201380036253.8
申请日：2013-06-18
申请人：住友电气工业株式会社
发明人：日吉透 , 内田光亮 , 增田健良
IPC分类号： H01L21/316 , H01L21/324 , H01L21/336 , H01L29/12 , H01L29/78
CPC分类号： H01L29/1608 , H01L21/0445 , H01L21/049 , H01L21/2636 , H01L21/324 , H01L29/045 , H01L29/34 , H01L29/51 , H01L29/66068 , H01L29/7395 , H01L29/7802
摘要：该制造碳化硅半导体器件(100)的方法包括以下步骤。制备碳化硅衬底(10)；执行在氧气气氛中加热所述碳化硅衬底(10)的第一加热步骤；在所述第一加热步骤之后，执行在包含氮原子或者磷原子的气体气氛中将碳化硅衬底(10)加热到1300-1500℃的温度的第二加热步骤；在所述第二加热步骤之后，执行在第一惰性气体气氛中加热碳化硅衬底(10)的第三加热步骤。这允许提供具有低阈值电压变化的碳化硅半导体器件(100)及其制造方法。

8. 发明公开

CN116261787A 碳化硅半导体器件审中-实审
公开(公告)号：CN116261787A
公开(公告)日：2023-06-13
申请号：CN202180067015.8
申请日：2021-08-30
申请人：住友电气工业株式会社
发明人：内田光亮
IPC分类号： H01L29/12
摘要：碳化硅半导体器件具备碳化硅衬底，所述碳化硅衬底具有第一主面和与所述第一主面相对的第二主面，所述碳化硅衬底具有：漂移区，具有第一导电型；体区，设置在所述漂移区上，具有与所述第一导电型不同的第二导电型；源极区，以与所述漂移区隔开的方式设置在所述体区上，并且具有所述第一导电型；以及接触区，设置在所述体区上，并且具有所述第二导电型，在所述第一主面上设置有多个栅极沟槽，所述多个栅极沟槽由贯通所述源极区及所述体区而到达所述漂移区的侧面和与所述侧面相连的底面规定，并且在与所述第一主面平行的第一方向上延伸，所述接触区在与所述第一方向垂直的第二方向上从两侧与所述多个栅极沟槽中的一个第一栅极沟槽相接，并且在所述第二方向上从与所述第一栅极沟槽相邻的第二栅极沟槽分离。

9. 发明授权

CN105304713B 碳化硅半导体器件有权
公开(公告)号：CN105304713B
公开(公告)日：2019-07-19
申请号：CN201510434885.0
申请日：2015-07-22
申请人：住友电气工业株式会社
发明人：内田光亮 , 日吉透
IPC分类号： H01L29/78 , H01L29/36 , H01L21/336
CPC分类号： H01L29/7802 , H01L21/046 , H01L21/0485 , H01L29/045 , H01L29/0692 , H01L29/0696 , H01L29/1037 , H01L29/1095 , H01L29/1608 , H01L29/41758 , H01L29/4238 , H01L29/45 , H01L29/66068 , H01L29/7813
摘要：本发明涉及碳化硅半导体器件。提供了一种具有改善的开关特性的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极和源电极。碳化硅层包括漂移区、体区和接触区。在主表面中，源电极与接触区相接触。MOSFET被配置成使得源电极相对于接触区的接触电阻不小于1×10‑4Ωcm2且不大于1×10‑1Ωcm2。而且，当在主表面的平面图中看时，接触区的面积不小于体区的面积的10％。

10. 发明授权

CN105304702B 碳化硅半导体器件有权
公开(公告)号：CN105304702B
公开(公告)日：2019-04-23
申请号：CN201510434978.3
申请日：2015-07-22
申请人：住友电气工业株式会社
发明人：内田光亮 , 日吉透
IPC分类号： H01L29/772 , H01L29/78
摘要：本发明涉及碳化硅半导体器件。提供了一种可用于在负载短路时抑制元件损坏的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极、源电极和漏电极。碳化硅层包括漂移区、体区和源极区。MOSFET被配置成使得在碳化硅层的厚度方向和体区中载流子的迁移方向上的横截面中、在源极区和源电极的接触宽度用n(μm)表示的情况下，并且在沟道区中形成反型层的导通状态下的MOSFET的导通电阻用RonA(mΩcm2)表示的情况下，关系表达式n＜‑0.02RonA+0.7成立。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式