专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

131. 发明申请

WO2014177716A1 VERFAHREN ZUR HERSTELLUNG EINES WAFERS MIT TRÄGEREINHEIT 审中-公开
标题翻译：用于生产晶圆的支持单位
公开(公告)号：WO2014177716A1
公开(公告)日：2014-11-06
申请号：PCT/EP2014/059101
申请日：2014-05-05
申请人： SILTECTRA GMBH
发明人： LICHTENSTEIGER, Lukas
IPC分类号： H01L21/304 , H01L21/02
CPC分类号： H01L21/6835 , B32B15/08 , B32B27/283 , B32B37/18 , B32B38/10 , B32B43/006 , B32B2311/00 , B32B2383/00 , B32B2457/14 , H01L21/02002 , H01L21/0201 , H01L21/304 , H01L2221/68345 , H01L2221/68381
摘要： Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Festkörperschichten, insbesondere zur Verwendung als Wafer, mit den folgenden Schritten: Bereitstellen eines Werkstücks (4) zum Ablösen der Festkörperschichten, wobei das Werkstück (4) zumindest eine exponierte Oberfläche aufweist, Erzeugen und/oder Bereitstellen einer Trägereinheit zum Aufnehmen mindestens einer Festkörperschicht, wobei die Trägereinheit mehrschichtig aufgebaut wird, wobei die Trägereinheit eine Stabilisierungsschicht (1) aufweist und die Stabilisierungsschicht (1) zumindest abschnittsweise durch eine Aufnahmeschicht (2) überlagert wird, wobei die Aufnahmeschicht (2) zum Halten der Festkörperschicht ausgebildet wird, und wobei die Stabilisierungsschicht (1) zumindest abschnittsweise derart ausgebildet wird, dass sie einen E-Modul aufweist, der größer ist als der E-Modul der Aufnahmeschicht (2), Verbinden der Aufnahmeschicht (2) mit der exponierten Oberfläche des Werkstücks (4) unter Bildung einer Kompositstruktur, Beaufschlagen der Kompositstruktur mit einem inneren und/oder äußeren Spannungsfeld in der Art, dass die Festkörperschicht entlang einer sich innerhalb des Werkstücks (4) erstreckenden Ebene von dem Werkstück (4) abgelöst wird.
摘要翻译：本发明涉及一种用于固体层，特别是用作晶片的制备方法，其包括以下步骤：提供工件（4）以分离固体层，其中所述工件（4）具有至少一个暴露的表面，产生和/或用于接收至少一个固体层，其中所述载体部分是一种多层结构，其中所述支撑单元包括一个稳定层（1）提供一个载体单元和稳定层（1）至少在由保持层（2）的部分重叠，其中，用于保持所述记录层（2）所述固体层上形成，并且其中，所述稳定层（1）被至少部分地形成，使得其具有的弹性模量，其比所述记录层（2）的电子模块越大，记录层（2）与暴露的表面连接 Bildu下工件（4）的纳克的复合结构，使具有内部和/或外部应力场的复合结构，沿着延伸的所述工件（4）的平面中的工件（4）的内部的固体层被分离的方式。

132. 发明申请

WO2014089437A1 METHOD AND APPARATUS FOR TRANSFER OF FILMS AMONG SUBSTRATES 审中-公开
标题翻译：用于基片转移的方法和装置
公开(公告)号：WO2014089437A1
公开(公告)日：2014-06-12
申请号：PCT/US2013/073585
申请日：2013-12-06
申请人： GRAPHENE FRONTIERS, LLC
发明人： WILLNER, Bruce, Ira
IPC分类号： B44C3/08 , B28B19/00
CPC分类号： B32B37/24 , B32B38/08 , B32B38/10 , B32B2037/243 , B32B2037/246 , C01B32/184 , C01B32/194 , H01L21/0201 , H01L21/67092 , H01L21/67132
摘要： A method is disclosed which includes: forming at least one layer of material on at least part of a surface of a first substrate, wherein a first surface of the at least one layer of material is in contact with the first substrate thereby defining an interface; attaching a second substrate to a second surface of the at least one layer of material; forming bubbles at the interface; and applying mechanical force; whereby the second substrate and the at least one layer of material are jointly separated from the first substrate. Related arrangements are also described.
摘要翻译：公开了一种方法，其包括：在第一衬底的表面的至少一部分上形成至少一层材料，其中所述至少一层材料的第一表面与所述第一衬底接触，从而限定界面; 将第二衬底附接到所述至少一层材料的第二表面; 在界面处形成气泡; 并施加机械力; 由此所述第二基板和所述至少一个材料层与所述第一基板共同分离。还描述了相关的布置。

133. 发明申请

WO2012147279A1 半導体ウェーハ及びその製造方法审中-公开
标题翻译：半导体晶片及其制造方法
公开(公告)号：WO2012147279A1
公开(公告)日：2012-11-01
申请号：PCT/JP2012/002304
申请日：2012-04-03
申请人：信越半導体株式会社 , 佐藤三千登
发明人：佐藤　三千登
IPC分类号： H01L21/304
CPC分类号： H01L29/34 , H01L21/0201 , H01L21/02024
摘要：　本発明は、研磨時に外周にダレが形成された半導体ウェーハであって、前記半導体ウェーハの中心と外周ダレ開始位置の間における前記半導体ウェーハの厚み方向の変位量が１００ｎｍ以下で、前記半導体ウェーハの中心が凸の形状であり、前記半導体ウェーハの外周ダレ量が１００ｎｍ以下であり、かつ、前記外周ダレ開始位置が前記半導体ウェーハの外周端から２０ｍｍ以上中心側又はＥＳＦＱＲの測定対象となる前記半導体ウェーハの外周部よりも中心側であることを特徴とする半導体ウェーハを提供する。これにより、同一の加工条件で、ＳＦＱＲ、ＥＳＦＱＲ、ＺＤＤ、ＲＯＡ、ＧＢＩＲ、ＳＢＩＲなどの複数のフラットネス指標を同時に満たすことができる半導体ウェーハ及びその製造方法を提供することを目的とする。
摘要翻译：本发明提供一种半导体晶片，其中在抛光期间在外周形成下垂，其特征在于，半导体晶片在半导体晶片的中心与起始位置之间的厚度方向上的位移量的外周下垂等于或小于100nm; 半导体晶片的中心具有凸形轮廓; 半导体晶片的外周下垂量等于或小于100nm; 并且外周下垂的起始位置距离半导体晶片的外周边缘的中心进一步朝向中心还要比要被测量的ESFQR的半导体晶片的外圆周部分的中心更远。本发明的目的是提供：使用相同的加工条件可以同时满足诸如SFQR，ESFQR，ZDD，ROA，GBIR和SBIR的多个平坦度指标的半导体晶片; 以及半导体晶片的制造方法。

134. 发明申请

WO2011112963A2 DEFECT CAPPING FOR REDUCED DEFECT DENSITY EPITAXIAL ARTICLES 审中-公开
标题翻译：减少缺陷密度外延文章的缺陷提取
公开(公告)号：WO2011112963A2
公开(公告)日：2011-09-15
申请号：PCT/US2011028144
申请日：2011-03-11
申请人： SINMAT INC , UNIV FLORIDA , SINGH RAJIV K , ARJUNAN ARUL CHAKKARAVARTHI , SINGH DEEPIKA
发明人： SINGH RAJIV K , ARJUNAN ARUL CHAKKARAVARTHI , SINGH DEEPIKA
IPC分类号： H01L21/20
CPC分类号： H01L21/0201 , C30B25/186 , C30B29/36 , H01L21/0237 , H01L21/02378 , H01L21/02389 , H01L21/02439 , H01L21/02458 , H01L21/02521 , H01L21/02529 , H01L21/0254 , H01L21/02639 , H01L21/02647 , H01L21/30608 , H01L21/30617 , H01L21/30625 , H01L29/1608 , H01L29/2003
摘要： An epitaxial article (100) includes an epitaxial substrate (120) providing a substrate surface (103) having a substrate surface composition including crystalline defect or amorphous regions (111) and crystalline non-defect regions (112). The crystalline defect or amorphous regions are recessed from the substrate surface by surface recess regions, where a capping material (108) fills the surface recess regions to provide capped defects 113(a) that extend from a top of the defect regions to the substrate surface. The capping material is compositionally different from the substrate surface composition. An epitaxial layer (115) over the substrate surface provides an average crystalline defect density in at least one area having a size = 0.5 µm2 that is = two times lower than an average crystalline defect density in that area at or below the substrate surface.
摘要翻译：外延制品（100）包括外延衬底（120），其提供具有包括晶体缺陷或非晶区域（111）和晶体非缺陷区域（112）的衬底表面组成的衬底表面（103）。晶体缺陷或非晶区域从表面凹陷区域从基板表面凹陷，其中封盖材料（108）填充表面凹陷区域以提供从缺陷区域的顶部延伸到基板表面的封盖缺陷113（a）。封盖材料在组成上不同于基材表面组合物。在衬底表面上方的外延层（115）在尺寸=0.5μm2的至少一个区域中提供平均晶体缺陷密度，其比基底表面处或下方的该区域的平均结晶缺陷密度低两倍。

135. 发明申请

WO2011096417A1 シリコンウェーハおよび半導体装置审中-公开
标题翻译：硅晶圆和半导体器件
公开(公告)号：WO2011096417A1
公开(公告)日：2011-08-11
申请号：PCT/JP2011/052107
申请日：2011-02-02
申请人：国立大学法人東北大学 , 大見忠弘 , 寺本章伸 , 諏訪智之
发明人：大見　忠弘 , 寺本　章伸 , 諏訪　智之
IPC分类号： H01L21/02 , C30B29/06 , C30B33/02 , H01L21/324 , H01L29/78
CPC分类号： H01L21/0201 , C30B29/06 , C30B33/02 , H01L21/324 , H01L21/67126 , H01L21/67757 , H01L29/34 , H01L29/66568 , H01L29/78
摘要：　表面に原子一層のステップで段状とされた複数のテラスが形成されているシリコンウェーハにおいて、スリップラインが存在しない。
摘要翻译：公开了一种硅晶片，其中在具有由单原子层形成的台阶的表面上形成多个梯田。晶片没有滑线。

136. 发明申请

WO2011031123A2 유기 반사방지막 형성용 이소시아누레이트 화합물 및 이를 포함하는 조성물 审中-公开
标题翻译：用于形成有机防反射膜的异氰脲酸酯化合物和包含其的组合物
公开(公告)号：WO2011031123A2
公开(公告)日：2011-03-17
申请号：PCT/KR2010/006281
申请日：2010-09-14
申请人： 주식회사 동진쎄미켐 , 노효정 , 주동규 , 김현진 , 김덕배
发明人： 노효정 , 주동규 , 김현진 , 김덕배
IPC分类号： G03F7/09
CPC分类号： G03F7/091 , B05D3/02 , C07D251/06 , C08F283/00 , C08G75/00 , C08K5/0025 , C08K5/42 , C09D5/006 , G03F7/168 , H01L21/0201 , H01L21/0271 , H01L21/4757 , H01L31/02168 , H01L2924/0705 , H01L2924/364 , C08L81/00
摘要： 고온(25℃ 이상)에서의 안정성 및 에칭률(etch rate)이 우수하고, 고굴절률을 갖는 유기 반사방지막 형성용 이소시아누레이트 화합물 및 이를 포함하는 조성물이 개시된다. 상기 유기 반사방지막 형성용 이소시아누레이트 화합물은, 청구항 1의 화학식 1로 표시된다. 상기 화학식 1에서, R은 각각 독립적으로, 수소 또는 메틸기이고, R 1 은, 각각 독립적으로, 0 내지 6의 헤테로 원자를 포함하는 탄소수 1 내지 15의 사슬형 또는 고리형의 포화 또는 불포화 탄화수소이고, R 2 는 각각 독립적으로, 0 내지 15의 헤테로 원자를 포함하는 탄소수 1 내지 15 사슬형 또는 고리형의 포화 또는 불포화 탄화수소이다.
摘要翻译：公开了一种在高温（25℃以上）下具有优异的稳定性和蚀刻速率且具有高折射率的异氰脲酸酯化合物和含有该异氰脲酸酯化合物的组合物。用于形成有机抗反射膜的异氰脲酸酯化合物由权利要求1的式（1）表示。其中R独立地为氢或甲基，并且R 1独立地为具有1至15个碳原子且含有0至6个杂原子的链或环状烃基并且R 2各自独立地为具有1至15个碳原子且含有0至15的杂原子的饱和或不饱和烃链，或环状饱和或不饱和烃。

137. 发明授权

US10024809B2 Group III nitride wafers and fabrication method and testing method 有权
公开(公告)号：US10024809B2
公开(公告)日：2018-07-17
申请号：US14806632
申请日：2015-07-22
申请人： SIXPOINT MATERIALS, INC. , SEOUL SEMICONDUCTOR CO., LTD.
发明人： Tadao Hashimoto
IPC分类号： G01N23/207 , C01B21/06 , H01L21/306 , H01L21/02 , H01L29/04 , C30B29/40 , C30B33/00 , B24B37/04 , H01L21/66 , H01L29/20 , H01L21/78 , C30B33/06 , C30B7/10
CPC分类号： G01N23/207 , B24B37/044 , C01B21/0632 , C01P2002/74 , C30B7/105 , C30B29/403 , C30B29/406 , C30B33/00 , C30B33/06 , H01L21/0201 , H01L21/30625 , H01L21/78 , H01L22/12 , H01L29/045 , H01L29/2003 , H01L2924/0002 , H01L2924/00
摘要： The invention provides, in one instance, a group III nitride wafer sliced from a group III nitride ingot, polished to remove the surface damage layer and tested with x-ray diffraction. The x-ray incident beam is irradiated at an angle less than 15 degree and diffraction peak intensity is evaluated. The group III nitride wafer passing this test has sufficient surface quality for device fabrication. The invention also provides, in one instance, a method of producing group III nitride wafer by slicing a group III nitride ingot, polishing at least one surface of the wafer, and testing the surface quality with x-ray diffraction having an incident beam angle less than 15 degree to the surface. The invention also provides, in an instance, a test method for testing the surface quality of group III nitride wafers using x-ray diffraction having an incident beam angle less than 15 degree to the surface.

138. 发明授权

US09884389B2 SiC ingot slicing method 有权
公开(公告)号：US09884389B2
公开(公告)日：2018-02-06
申请号：US14850239
申请日：2015-09-10
申请人： DISCO CORPORATION
发明人： Kazuya Hirata , Yoko Nishino
IPC分类号： B23K26/00 , B23K26/082 , B28D5/00 , B23K26/53 , H01L31/00 , H01L21/02 , B23K26/70 , B23K103/00 , B23K101/40
CPC分类号： B23K26/0057 , B23K26/0006 , B23K26/082 , B23K26/53 , B23K26/702 , B23K2101/40 , B23K2103/52 , B23K2103/56 , B28D5/0005 , C30B29/36 , C30B33/06 , H01L21/02 , H01L21/02008 , H01L21/0201
摘要： Disclosed herein is an SiC ingot slicing method including: an initial separation layer formation step for scanning a focal point of a laser beam parallel to an end face of the SiC ingot along a scheduled separation plane, and forming a separation layer at a position at a distance from the end face; a repetition step for sequentially moving, after the initial separation layer formation step, the focal point by the distance equal to the thickness of an SiC plate from the separation layer toward the end face, scanning the focal point parallel to the end face, repeating the formation of the separation layer, and forming the plurality of separation layers; and a separation step for applying an external force to the plurality of separation layers formed by the repetition step, peeling off the SiC plates starting from the separation layers, and acquiring the plurality of SiC plates.

139. 发明授权

US09808884B2 Polycrystalline SiC wafer producing method 有权
公开(公告)号：US09808884B2
公开(公告)日：2017-11-07
申请号：US15204576
申请日：2016-07-07
申请人： DISCO CORPORATION
发明人： Kazuya Hirata , Yoko Nishino
IPC分类号： H01L21/02 , B23K26/00 , B23K26/0622 , B28D5/00 , B23K26/53 , B23K103/00
CPC分类号： B23K26/0057 , B23K26/0006 , B23K26/0622 , B23K26/53 , B23K2103/56 , B28D5/0011 , H01L21/02002 , H01L21/0201
摘要： There is provided a polycrystalline SiC wafer producing method. In this method, in a modified layer forming step for forming an interface for producing a polycrystalline SiC wafer from a polycrystalline SiC ingot, the formed interface is a surface formed by linking of modified layers formed in such a manner that an initial modified layer is formed through splitting of polycrystalline SiC into amorphous silicon and amorphous carbon at the light focus point of a pulse laser beam and then polycrystalline SiC splits into amorphous silicon and amorphous carbon at a position at which the power density is constant with absorption of the continuously-emitted pulse laser beam by amorphous carbon formed in advance.

140. 发明授权

US09728395B2 Method for manufacturing a semiconductor wafer, and semiconductor device having a low concentration of interstitial oxygen 有权
公开(公告)号：US09728395B2
公开(公告)日：2017-08-08
申请号：US14867839
申请日：2015-09-28
申请人： INFINEON TECHNOLOGIES AG
发明人： Helmut Oefner , Nico Caspary , Mohammad Momeni , Reinhard Ploss , Francisco Javier Santos Rodriguez , Hans-Joachim Schulze
IPC分类号： H01L21/02 , H01L21/268 , H01L21/324 , H01L29/66 , H01L21/18 , H01L21/225 , H01L21/28 , H01L21/322
CPC分类号： H01L29/7393 , H01L21/02002 , H01L21/02005 , H01L21/02008 , H01L21/0201 , H01L21/02016 , H01L21/187 , H01L21/2257 , H01L21/268 , H01L21/28238 , H01L21/3221 , H01L21/3225 , H01L21/324 , H01L21/3242 , H01L21/76256 , H01L29/1095 , H01L29/32 , H01L29/66325 , H01L29/66348 , H01L29/66734 , H01L29/7395 , H01L29/7397 , H01L29/7813
摘要： A method for manufacturing a substrate wafer 100 includes providing a device wafer (110) having a first side (111) and a second side (112); subjecting the device wafer (110) to a first high temperature process for reducing the oxygen content of the device wafer (110) at least in a region (112a) at the second side (112); bonding the second side (112) of the device wafer (110) to a first side (121) of a carrier wafer (120) to form a substrate wafer (100); processing the first side (101) of the substrate wafer (100) to reduce the thickness of the device wafer (110); subjecting the substrate wafer (100) to a second high temperature process for reducing the oxygen content at least of the device wafer (110); and at least partially integrating at least one semiconductor component (140) into the device wafer (110) after the second high temperature process.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式