专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明申请

WO2017171768A1 REORDERING MATRICES 审中-公开
标题翻译：重新排列矩阵
公开(公告)号：WO2017171768A1
公开(公告)日：2017-10-05
申请号：PCT/US2016/025141
申请日：2016-03-31
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： MURALIMANOHAR, Naveen , SHAFIEE ARDESTANI, Ali
IPC分类号： G11C13/00 , G06F12/02
CPC分类号： G06G7/16 , G11C13/0069
摘要： In an example, a method includes receiving, by at least one processor, an original matrix of values representing an operand to be used in processing data with a resistive memory array. The resistive memory array may include a plurality of resistive memory elements arranged in wordlines and bitlines, each wordline including an input. The values of the matrix may be arranged in lines to be represented as a resistance of a resistive memory element of a bitline of the resistive memory array. The method may include reordering, by the at least one processor, the lines of the original matrix to form a modified matrix. Compared to the original matrix, the reordered matrix may be such that, when the reordered lines are mapped to the bitlines of an array, the distribution of lower resistive elements is adjusted to be towards the inputs of the wordlines of the array.
摘要翻译：在一个示例中，一种方法包括通过至少一个处理器接收表示要在用电阻式存储器阵列处理数据中使用的操作数的值的原始矩阵。电阻式存储器阵列可以包括以字线和位线排列的多个电阻式存储器元件，每个字线包括输入。矩阵的值可以按行排列，以表示为电阻式存储器阵列的位线的电阻式存储器元件的电阻。该方法可以包括由至少一个处理器对原始矩阵的行进行重新排序以形成修改的矩阵。与原始矩阵相比，重排序矩阵可以是这样的，即当重新排序的行被映射到阵列的位线时，较低电阻元件的分布被调整为朝向阵列的字线的输入。

72. 发明申请

WO2017127086A1 ANALOG SUB-MATRIX COMPUTING FROM INPUT MATRIXES 审中-公开
标题翻译：输入矩阵的模拟子矩阵计算
公开(公告)号：WO2017127086A1
公开(公告)日：2017-07-27
申请号：PCT/US2016/014342
申请日：2016-01-21
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： MURALIMANOHAR, Naveen , FEINBERG, Ben
IPC分类号： G11C13/00 , G11C11/15
CPC分类号： G11C11/15 , G06F9/30 , G06G7/16 , G11C7/1006 , G11C13/00
摘要： A circuit includes an engine to compute analog multiplication results between vectors of a sub-matrix. An analog to digital converter (ADC) generates a digital value for the analog multiplication results computed by the engine. A shifter shifts the digital value of analog multiplication results a predetermined number of bits to generate a shifted result. An adder adds the shifted result to the digital value of a second multiplication result to generate a combined multiplication result.
摘要翻译：一种电路包括用于计算子矩阵的向量之间的模拟乘法结果的引擎。模数转换器（ADC）为发动机计算的模拟乘法结果生成一个数字值。移位器将模拟乘法结果的数字值移位预定数量的位，以生成移位结果。加法器将移位的结果加到第二乘法结果的数字值上，以产生组合的乘法结果。

73. 发明申请

WO2017026989A1 CROSSBAR ARRAYS FOR CALCULATING MATRIX MULTIPLICATION 审中-公开
标题翻译：用于计算矩阵乘法的十字架阵列
公开(公告)号：WO2017026989A1
公开(公告)日：2017-02-16
申请号：PCT/US2015/044246
申请日：2015-08-07
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： HU, Miao , STRACHAN, John Paul , LI, Zhiyong , WILLIAMS, Stanley
IPC分类号： G11C13/00 , G11C11/15
CPC分类号： G11C13/0069 , G06G7/16 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C2213/77
摘要： A crossbar array, comprises a plurality of row lines, a plurality of column lines intersecting the plurality of row lines at a plurality of intersections, and a plurality of junctions coupled between the plurality of row lines and the plurality of column lines at a portion of the plurality of intersections. Each junction comprises a resistive memory element, and the junctions are positioned to calculate a matrix multiplication of a first matrix and a second matrix.
摘要翻译：一种交叉开关阵列，包括多个行线，在多个交叉处与所述多个行线相交的多个列线，以及耦合在所述多条行线和所述多条列线之间的多个连接点的一部分多个交叉点。每个连接点包括电阻性存储器元件，并且所述连接点被定位成计算第一矩阵和第二矩阵的矩阵乘法。

74. 发明申请

WO2016080970A1 MEMRISTIVE DOT PRODUCT ENGINE WITH A NULLING AMPLIFIER 审中-公开
标题翻译：具有空位放大器功能的产品发动机
公开(公告)号：WO2016080970A1
公开(公告)日：2016-05-26
申请号：PCT/US2014/066195
申请日：2014-11-18
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： STRACHAN, John Paul , MONTGOMERY, Glen E. , GE, Ning , HU, Miao , YANG, Jianhua
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G01J1/00 , G06G7/16 , G11C7/062 , G11C7/067 , G11C7/1006 , G11C11/1673 , G11C13/0021 , G11C13/004 , G11C2013/0057 , G11C2013/0088 , G11C2213/77
摘要： A method of obtaining a dot product using a memristive dot product engine with a nulling amplifier includes applying a number of programming voltages to a number of row lines within a memristive crossbar array to change the resistance values of a corresponding number of memristors located at intersections between the row lines and a number of column lines. The method also includes applying a number of reference voltages to the number of the row lines and applying a number of operating voltages to the number of the row lines. The operating voltages represent a corresponding number of vector values. The method also includes determining an array output based on a reference output and an operating output collected from the number of column lines.
摘要翻译：使用具有零位放大器的忆阻点产品引擎获得点积的方法包括将多个编程电压施加到忆阻交叉串阵列内的多个行线，以改变相应数量的忆阻器的电阻值，该阻抗值位于行行和列行数。该方法还包括将多个参考电压施加到行数，并将多个工作电压施加到行数的数目。工作电压表示相应数量的矢量值。该方法还包括基于参考输出确定阵列输出和从列线数量收集的操作输出。

75. 发明申请

WO2013090561A1 RF POWER DETECTION CIRCUIT WITH INSENSITIVITY TO PROCESS, TEMPERATURE AND LOAD IMPEDANCE VARIATION 审中-公开
标题翻译：具有对过程，温度和负载阻抗变化的敏感性的RF功率检测电路
公开(公告)号：WO2013090561A1
公开(公告)日：2013-06-20
申请号：PCT/US2012/069491
申请日：2012-12-13
申请人： MARVELL WORLD TRADE LTD. , WINOTO, Renaldi , SIGNOFF, David M.
发明人： WINOTO, Renaldi , SIGNOFF, David M.
IPC分类号： H03D7/14
CPC分类号： G06G7/163 , G01R17/16 , G01R21/00 , G06G7/16 , H03D7/1441 , H03D7/1458 , H03D7/1466 , H03D2200/0043
摘要： A circuit includes a multiplier circuit including a mixer configured to multiply a first differential input signal and a second differential input signal. The mixer includes a plurality of transistors including control terminals. The control terminals of the plurality of transistors receive a bias signal and the first differential input signal. A bias circuit is configured to generate the bias signal. The bias signal generated by the bias circuit is based on a voltage threshold of one of the plurality of transistors and a product of constant reference current and a bias resistance.
摘要翻译：电路包括乘法器电路，该乘法器电路包括被配置为将第一差分输入信号和第二差分输入信号相乘的混频器。混频器包括多个包括控制端的晶体管。多个晶体管的控制端子接收偏置信号和第一差分输入信号。偏置电路被配置为产生偏置信号。由偏置电路产生的偏置信号基于多个晶体管之一的电压阈值和恒定参考电流与偏置电阻的乘积。

76. 发明申请

WO2008016705A1 EXTENDED RANGE RMS-DC CONVERTER 审中-公开
标题翻译：扩展范围RMS-DC转换器
公开(公告)号：WO2008016705A1
公开(公告)日：2008-02-07
申请号：PCT/US2007/017370
申请日：2007-08-02
申请人： NATIONAL SEMICONDUCTOR CORPORATION , KOUWENHOVEN, Michael Hendrikus Laurentius
发明人： KOUWENHOVEN, Michael Hendrikus Laurentius
IPC分类号： G05F1/575 , H02M3/155 , H04B1/06
CPC分类号： G06G7/16 , G01R19/02 , G01R19/22 , H04B1/30
摘要： Described herein is technology for, among other things, reducing offset errors in RMS-to-DC converters. The technology involves generating first and second feedback signals with first and second feedback paths respectively. A multiplier is then employed to receive first and second signals and provide a third signal based on multiplying the first signal and the second signal. The first signal is based on an input signal and the first feedback signal, and the second signal is based on the input signal and the second feedback signal. A chopper is then employed to receive an output signal, which is based on the third signal, and a chopping signal, and in turn provide a fourth signal based on multiplying the output signal with the chopping signal. As a consequence, the fourth signal represents the output signal shifted to a frequency different than that of low-frequency noise components of the first and second signals.
摘要翻译：这里描述的是用于减少RMS-DC转换器中的偏移误差的技术。该技术涉及分别产生具有第一和第二反馈路径的第一和第二反馈信号。然后采用乘法器来接收第一和第二信号，并且基于乘以第一信号和第二信号来提供第三信号。第一信号基于输入信号和第一反馈信号，第二信号基于输入信号和第二反馈信号。然后使用斩波器接收基于第三信号的输出信号和斩波信号，并且进而基于将输出信号与斩波信号相乘来提供第四信号。结果，第四信号表示被转换到与第一和第二信号的低频噪声分量不同的频率的输出信号。

77. 发明申请

WO2006112719A2 CURRENT MODE MULTIPLIER BASED ON SQUARE ROOT VOLTAGE-CURRENT RELATIONSHIP OF MOS TRANSTISTOR 审中-公开
标题翻译：基于平方根电流模式的MOST电压电流关系
公开(公告)号：WO2006112719A2
公开(公告)日：2006-10-26
申请号：PCT/NL2006050097
申请日：2006-04-24
申请人： SITEL SEMICONDUCTOR B V , NIJROLDER MANJO
发明人： NIJROLDER MANJO
IPC分类号： G06G7/16
CPC分类号： H03D7/1441 , G06G7/16 , H03D7/1458 , H03D2200/0033 , H03D2200/0084
摘要： A current mode multiplier circuit is provided based on the square root voltage-current relationship of an MOS transistor. The circuit includes first, second and third MOS transistors with a common aspect ratio, and first and second current sources that respectively provide first and second input currents that represent first and second factors to be multiplied. The first and second MOS transistors produce first and second voltages as a function of the first and second input currents, and the third MOS transistor produces a third current as a function of the first and second voltages. In response to the third current, the circuit produces a product signal that represents a product of the first and second factors.
摘要翻译：基于MOS晶体管的平方根电压 - 电流关系提供电流模式乘法器电路。该电路包括具有公共纵横比的第一，第二和第三MOS晶体管以及分别提供表示要乘以第一和第二因子的第一和第二输入电流的第一和第二电流源。第一和第二MOS晶体管产生作为第一和第二输入电流的函数的第一和第二电压，并且第三MOS晶体管产生作为第一和第二电压的函数的第三电流。响应于第三电流，电路产生代表第一和第二因子的乘积的乘积信号。

78. 发明申请

WO2005015383A1 SWITCHED CHARGE MULTIPLIER-DIVIDER 审中-公开
标题翻译：开关充电分路器
公开(公告)号：WO2005015383A1
公开(公告)日：2005-02-17
申请号：PCT/CN2004/000543
申请日：2004-05-26
申请人： SYSTEM GENERAL CORP. , YANG, Ta-yung , LIN, Jenn-yu, G. , LU, Rui-Hong
发明人： YANG, Ta-yung , LIN, Jenn-yu, G. , LU, Rui-Hong
IPC分类号： G06F7/52
CPC分类号： G06G7/16 , Y02P80/112
摘要： The switched charge multiplier-divider according to the present invention is constructed of CMOS devices. Capacitor charge theory is employed to implement the circuit of the switched charge multiplier-divider. The switched charge multiplier-divider includes an output capacitor and controls the voltage across the output capacitor, so that it is proportional to the product of the charge current and the charge-time interval. The switched charge multiplier-divider is ideal for use in the power factor correction (PFC) of switching mode power supplies. Potentially, it can also be applied to automatic gain control (AGC) circuits.
摘要翻译：根据本发明的开关电荷倍增器分频器由CMOS器件构成。采用电容充电理论来实现开关电荷分频器的电路。开关电荷倍增器分压器包括输出电容器并控制输出电容器两端的电压，使其与充电电流和充电时间间隔的乘积成比例。开关式电荷倍增器分频器非常适用于开关电源的功率因数校正（PFC）。潜在地，它也可以应用于自动增益控制（AGC）电路。

79. 发明专利

TW201124915A 混合式寬範圍乘法器及其方法 MIX MODE WIDE RANGE MULTIPLIER AND METHOD THEREOF 审中-公开
简体标题：混合式宽范围乘法器及其方法 MIX MODE WIDE RANGE MULTIPLIER AND METHOD THEREOF
公开(公告)号：TW201124915A
公开(公告)日：2011-07-16
申请号：TW099100522
申请日：2010-01-11
申请人：立錡科技股份有限公司
发明人：陳岳民 , 陳曜洲 , 呂紹鴻
IPC分类号： G06G
CPC分类号： G06G7/16
摘要：一種混合式寬範圍乘法器，用以將第一及第二信號相乘產生輸出信號。該乘法器包括增益調整器將參考值轉換為參考信號，增益追隨器將該第一信號轉換為該輸出信號，增益控制器將該第二信號轉換為目標值，比較器比較該參考信號及目標值而產生比較信號，數位電路根據該比較信號產生控制信號，據以調整該增益調整器的增益，以使該參考信號等於該目標值，以及調整該增益追隨器的增益，使其維持與該增益調整器的增益之比例關係。
简体摘要：一种混合式宽范围乘法器，用以将第一及第二信号相乘产生输出信号。该乘法器包括增益调整器将参考值转换为参考信号，增益追随器将该第一信号转换为该输出信号，增益控制器将该第二信号转换为目标值，比较器比较该参考信号及目标值而产生比较信号，数字电路根据该比较信号产生控制信号，据以调整该增益调整器的增益，以使该参考信号等于该目标值，以及调整该增益追随器的增益，使其维持与该增益调整器的增益之比例关系。

80. 发明专利

TWI249284B 線性乘法器電路 LINEAR MULTIPLIER CIRCUIT 有权
简体标题：线性乘法器电路 LINEAR MULTIPLIER CIRCUIT
公开(公告)号：TWI249284B
公开(公告)日：2006-02-11
申请号：TW093141937
申请日：2004-12-31
申请人：威盛電子股份有限公司 VIA TECHNOLOGIES, INC.
发明人：居維上 WEISHANG CHU
IPC分类号： H03F
CPC分类号： G06G7/16
摘要：一種線性乘法器電路，包括第一、第二、第三、以及第四電晶體，每一電晶體均具有一汲極、一源極、一閘極、以及大體相等的臨界電壓；固定第一、第二、第三、以及第四電晶體的汲極與源極間的電壓，以及閘極與源極間的電壓，使第一、第二、第三、以及第四電晶體均操作於飽和模式；第一與第二電晶體的源極耦接第三與第四電晶體的汲極；第一電晶體的閘極與源極間的電壓等於第一輸入信號、第二輸入信號、額外的輸入信號、與第一電晶體的臨界電壓的總和；第二電晶體的閘極與源極間的電壓等於額外的輸入信號、與第二電晶體的臨界電壓的總和；第三電晶體的閘極與源極間的電壓等於第一輸入信號、額外的輸入信號、與第三電晶體的臨界電壓的總和；第四電晶體的閘極與源極間的電壓等於第二輸入信號、額外的輸入信號、與第四電晶體的臨界電壓的總和。
简体摘要：一种线性乘法器电路，包括第一、第二、第三、以及第四晶体管，每一晶体管均具有一汲极、一源极、一闸极、以及大体相等的临界电压；固定第一、第二、第三、以及第四晶体管的汲极与源极间的电压，以及闸极与源极间的电压，使第一、第二、第三、以及第四晶体管均操作于饱和模式；第一与第二晶体管的源极耦接第三与第四晶体管的汲极；第一晶体管的闸极与源极间的电压等于第一输入信号、第二输入信号、额外的输入信号、与第一晶体管的临界电压的总和；第二晶体管的闸极与源极间的电压等于额外的输入信号、与第二晶体管的临界电压的总和；第三晶体管的闸极与源极间的电压等于第一输入信号、额外的输入信号、与第三晶体管的临界电压的总和；第四晶体管的闸极与源极间的电压等于第二输入信号、额外的输入信号、与第四晶体管的临界电压的总和。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式