专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

RU2452005C2 УСТРОЙСТВО ПОИСКА НИЖНЕЙ ОЦЕНКИ РАЗМЕЩЕНИЯ В МАТРИЧНЫХ СИСТЕМАХ ПРИ НАПРАВЛЕННОЙ ПЕРЕДАЧЕ ИНФОРМАЦИИ 未知
公开(公告)号：RU2452005C2
公开(公告)日：2012-05-27
申请号：RU2009130150
申请日：2009-08-05
申请人： FEDERAL NOE G BJUDZHETNOE OBRAZOVATEL NOE UCHREZHDENIE VYSSHEGO PROFESSIONAL NOGO OBRAZOVANIJA JUGO
发明人： BORZOV DMITRIJ BORISOVICH
IPC分类号： G06F30/33 , G06F30/3308 , G06F30/337
摘要： Изобретениеотноситсяк областицифровойвычислительнойтехникии предназначенодлямоделированиякомбинаторныхзадачприпроектированиивычислительныхсистем (ВС). Техническимрезультатомявляетсярасширениеобластипримененияустройствазасчетвведениясредствпоисканижнейоценкиразмещениявзвешенныхграфовв матричнойтопологическоймоделипокритериюминимизацииинтенсивностивзаимодействияпроцессови данных. Устройствосодержитрегистрысдвига, блокформированияперестановок, блокпостояннойпамяти, блокзапоминаниялучшеговарианта, коммутатор, АЛУ, дешифраторы, реверсивныйсчетчик, блокоперативнойпамяти, счетчики, умножитель, сумматор, регистры, элементысравнения, вычитатель, триггеры, электроннуюмодельграфа, группуэлементовИЛИ, группуэлементовИ, элементыИ, блокиэлементовИЛИ, одновибраторы, элементызадержки, блокформированиянижнейоценки, содержащийматрицусумматоров, двасчетчикастрок, двасчетчикастолбцов, матрицурегистров, двадешифраторагоризонтальнозафиксированныхдуг, двадешифраторавертикальнозафиксированныхдуг, матрицуэлементовИЛИ, двематрицыэлементовИ. 1 з.п. ф-лы, 4 ил.

2. 发明公开

CN118202359A 利用大规模搜索合成零损耗低功耗近似DNN加速器审中-公开
公开(公告)号：CN118202359A
公开(公告)日：2024-06-14
申请号：CN202280035529.X
申请日：2022-10-27
申请人：谷歌有限责任公司
发明人：阿扎利亚·米尔霍西尼 , 萨芬·休达 , 马丁·克里斯托弗·马斯 , 帕拉·杰格迪什·贾因 , 杰弗里·阿德盖特·迪恩
IPC分类号： G06F30/337
摘要：提供了用于设计近似的，低功耗的深度学习加速器芯片的系统和方法，所述近似的，低功耗的深度学习加速器芯片在执行深度学习模型时具有很小的或没有准确度损失。可以产生一组近似的脉动阵列。可以确定处理深度神经网络(DNN)的近似脉动阵列集合中的每个近似脉动阵列的性能。DNN中的每个层可以被映射到近似脉动阵列组中的近似脉动阵列。可以基于近似脉动阵列组中的每个近似脉动阵列的映射和性能来选择近似脉动阵列组的子集以包括在推理芯片的设计中。

3. 发明公开

CN118194785A 一种印刷电路板热仿真方法及相关设备审中-公开
公开(公告)号：CN118194785A
公开(公告)日：2024-06-14
申请号：CN202410612451.4
申请日：2024-05-17
申请人：芯瑞微（上海）电子科技有限公司
发明人：李懿楠 , 吴寅芝 , 徐刚 , 郭茹 , 陈瑛珞 , 吴培伟
IPC分类号： G06F30/3308 , G06F30/337 , G06F115/12 , G06F119/08
摘要：本发明提出一种印刷电路板热仿真方法及相关设备，该方法包括如下步骤：导入PCB设计文件，所述PCB设计文件包括层叠信息、元器件，所述元器件包括热源器件和非热源器件；设置热源器件的参数及非热源器件的参数创建PCB模型，所述热源器件的参数包括功耗、器件尺寸、封装尺寸、材料，所述非热源器件的参数包括封装尺寸和材料属性；对PCB模型进行热仿真，查看仿真结果。本发明可以充分考虑非热源器件对仿真结果的影响，提高仿真的精确性，且操作简单。

4. 发明公开

CN118133733A 一种针对FPGA上高带宽存储器的访问处理方法及装置审中-公开
公开(公告)号：CN118133733A
公开(公告)日：2024-06-04
申请号：CN202410094784.2
申请日：2024-01-23
申请人：华中科技大学 , 武汉金银湖实验室
发明人：鲁赵骏 , 徐鹏 , 汪奕杰 , 王蔚
IPC分类号： G06F30/33 , G06F30/337
摘要：本发明公开了一种针对FPGA上高带宽存储器的访问处理方法及装置，属于芯片设计与FPGA技术领域。一方面，该访问控制器为高带宽存储器(High Bandwidth Memory,HBM)的每一个AXI总线接口提供独立且并行的读写操作，通过实现outstanding传输功能为内存管理相关应用提供高吞吐量支持。其中写操作支持最高8个outstanding传输，写地址与写数据可同时进行，而读操作支持最高64个outstanding传输，大幅度降低了任意地址读写的平均延迟。另一方面，该访问控制器为上级模块提供了简单灵活的接口和时序，允许用户在不需要理解总线规则的情况下使用FPGA上的HBM实现复杂的内存管理算法，显著缩短开发周期。

5. 发明授权

CN117892667B 运算器芯片设置方法、计算子系统以及智能计算平台有权
公开(公告)号：CN117892667B
公开(公告)日：2024-06-04
申请号：CN202410295284.5
申请日：2024-03-15
申请人：广东琴智科技研究院有限公司
发明人：邓练兵 , 巩志国 , 官全龙
IPC分类号： G06F30/337 , G06F30/327 , G06F30/394 , G06F30/398 , G06F111/06 , G06F119/06 , G06F119/08
摘要：本申请属于数据处理领域，尤其涉及一种运算器芯片设置方法、计算子系统以及智能计算平台，该方法包括：响应于目标芯片的设置指令，生成目标芯片对应的初始芯片种群；采用动态评估优化模型，对初始芯片种群进行策略优化，以获得初始芯片种群中的最优初始个体；对最优初始个体执行交叉变异操作，以获得目标芯片的子代芯片种群；对子代芯片种群执行迭代循环，直到选取出满足芯片优化目标的子代个体，或者达到预设迭代停止条件时，基于最后一代芯片种群中的最优子代个体，设置目标芯片的芯片参数。该方法能够提升芯片优化效率，降低运算器的功耗、优化能效，为运算器实现低能耗与高性能的平衡，提高设备的运行效率。

6. 发明授权

CN112528581B 改善集成电路绕线后信号串扰的优化方法、装置和介质有权
公开(公告)号：CN112528581B
公开(公告)日：2024-06-04
申请号：CN202011442073.8
申请日：2020-12-08
申请人：北京百瑞互联技术股份有限公司
发明人：葛颖峰 , 李孙华 , 徐祎喆 , 朱勇
IPC分类号： G06F30/337
摘要：本发明一种改善集成电路绕线后信号串扰的优化方法、装置及存储介质，属于集成电路设计领域。包括：获取至少一个被信号串扰影响的信号被害线，并根据预设的信号速度阈值以及预设的长度阈值确定需添加信号保护线的信号被害线；添加信号保护线，并对添加是否顺利进行分析；当添加进行不顺利时，根据时序问题进行增大信号被害线与产生信号串扰影响的信号攻击线之间间隔的操作，或者进行删除信号保护线并增大信号被害线驱动的操作。本发明自动寻找和选择信号被害线，结合添加信号保护线、增大线间间隔以及增大信号被害线驱动的操作，对集成电路进行优化，可以在设计收敛前期整体降低设计中出现串扰的可能性，降低设计收敛的难度。

7. 发明公开

CN118114606A 芯片验证方法、装置、电子设备及可读存储介质审中-公开
公开(公告)号：CN118114606A
公开(公告)日：2024-05-31
申请号：CN202410288677.3
申请日：2024-03-13
申请人：龙芯中科技术股份有限公司
发明人：石晨晗 , 王朋宇
IPC分类号： G06F30/33 , G06F30/337
摘要：本发明实施例提供了一种芯片验证方法、装置、电子设备及可读存储介质，通过将多条初始测试向量作为待更新向量，获取各待更新向量对待验证芯片的测试覆盖率，并基于各待更新向量的测试覆盖率从待更新向量中确定参照向量；对于任一待更新向量，基于参照向量以及其他待更新向量对待更新向量进行更新，得到更新后向量；基于各更新后向量确定新的待更新向量，并重新执行获取各待更新向量对待验证芯片的测试覆盖率的操作；在满足更新停止条件的情况下，采用当前的更新后向量对待验证芯片进行验证，降低了芯片验证的时间成本。

8. 发明授权

CN114741970B 一种改进的深度确定性策略梯度算法的电路参数优化方法有权
公开(公告)号：CN114741970B
公开(公告)日：2024-05-24
申请号：CN202210467275.0
申请日：2022-04-29
申请人：广州大学
发明人：曾衍瀚 , 林培东 , 吕明瑞 , 俞晓飞 , 谢尚佐 , 李成霖 , 侯明江 , 张妤婷
IPC分类号： G06F30/27 , G06F30/337 , G06N3/042 , G06N3/092 , G06F111/04
摘要：本发明涉及电路参数优化技术领域，公开了一种改进的深度确定性策略梯度算法的电路参数优化方法，包括如下步骤：S1、根据hspice仿真工具对电路的性能指标进行初始仿真，得到仿真网表数据；S2、将电路仿真网表数据作为模拟集成电路自定义的系统环境；S3、根据初始仿真网表数据，获取网表中的最优仿真数据作为系统奖励值；S4、对电路系统环境，增加约束条件，增加电路可行性。本发明通过不断进行网络更新优化，使生成的电路性能参数可以达到甚至优于人工设计水平的模拟集成电路，以获取最大系统奖励值为目标，不断优化电路参数，得到更好的奖励值，即获得更好的电路性能指标。

9. 发明公开

CN118036518A 减小衬底电压对电阻体阻值影响的建模方法及系统审中-公开
公开(公告)号：CN118036518A
公开(公告)日：2024-05-14
申请号：CN202211422049.7
申请日：2022-11-14
申请人：无锡华润上华科技有限公司
发明人：韩晓婷 , 刘新新 , 郭硕硕 , 李新红 , 张心凤 , 沈丽君 , 杨洋 , 孙岩杰 , 常晶晶
IPC分类号： G06F30/33 , G06F30/337
摘要：本申请涉及一种减小衬底电压对电阻体阻值影响的建模方法及系统。该建模方法包括：获取N型电阻的第一影响参数和P型电阻的第二影响参数；根据第一影响参数和第二影响参数分别对N型电阻和P型电阻进行建模，以得到N型电阻的电阻值和不同衬底电压之间的第一对应关系，以及P型电阻的电阻值和不同衬底电压之间的第二对应关系；将N型电阻和P型电阻串联得到电阻体，对电阻体建模，并根据第一对应关系和第二对应关系确定电阻体中N型电阻和P型电阻的比例关系。本申请能够减小甚至消除衬底电压对电阻体的电阻值的影响。

10. 发明授权

CN117709260B 一种芯片设计方法、装置、电子设备及可读存储介质有权
公开(公告)号：CN117709260B
公开(公告)日：2024-05-14
申请号：CN202410146610.6
申请日：2024-02-01
申请人：北京开源芯片研究院
发明人：任睿 , 唐丹 , 包云岗
IPC分类号： G06F30/337 , G06F30/3308 , G06F115/02
摘要：本发明实施例提供一种芯片设计方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取目标顶层模板文件和配置文件模板；目标顶层模板文件包括用于实现目标设计需求的顶层逻辑代码；基于配置文件模板以及至少两个目标模块，生成目标配置文件；目标配置文件用于记录至少两个目标模块对应的模块配置信息；基于目标顶层模板文件以及目标配置文件，生成满足目标设计需求的目标芯片代码。在本发明实施例中，用户无需手动编写代码，整个芯片设计过程自动化，简化了芯片设计流程，降低了芯片设计复杂度，在确保芯片设计效果的前提下，提高了芯片设计效率。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式