专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明公开

CN105374817A 一种基于锗硅异质结工艺的SCR器件有权
公开(公告)号：CN105374817A
公开(公告)日：2016-03-02
申请号：CN201510980245.X
申请日：2015-12-23
申请人：电子科技大学
发明人：廖昌俊 , 刘继芝 , 成辉 , 刘志伟
IPC分类号： H01L27/02 , H01L29/87
CPC分类号： H01L27/0262 , H01L29/87
摘要：本发明属于集成电路的静电放电保护技术领域，提供一种基于锗硅异质结工艺的SCR器件，用于降低SCR器件的触发电压。本发明包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，两个阱区内分别设有第二种导电类型重掺杂区和第一种导电类型重掺杂区，第二种导电类型阱区的硅表面上无器件结构区域还设有第一种导电类型锗硅层，第一种导电类型锗硅层上设有第二种导电类型重掺杂多晶硅层，且第二种导电类型重掺杂多晶硅层与阴极相连。本发明将SCR结构与HBT结构结合在一起，有效降低了SCR器件的触发电压，并且本发明的SCR器件能够通过HBT结构调节SCR器件的触发电压。

32. 发明授权

CN102208455B 硅控整流器有权转让
公开(公告)号：CN102208455B
公开(公告)日：2016-01-06
申请号：CN201110076563.5
申请日：2011-03-29
申请人：上海华虹宏力半导体制造有限公司
发明人：胡剑
IPC分类号： H01L29/87 , H01L29/06
CPC分类号： H01L29/87
摘要：本发明公开一种硅控整流器，包括半导体衬底；形成于该半导体衬底上方的N阱和P阱；形成于该N阱中的第一P+掺杂区和第一N+掺杂区；形成于该P阱中的第二P+掺杂区和第二N+掺杂区；形成于该N阱与该P阱相接合位置的第三掺杂区；以及形成于该第三掺杂区上方的硅化金属阻止区，本发明通过采用硅化金属阻止区减小了电流路径，同时增大了PNPN结形成的寄生三极管的放大器系数，从而提升了硅控整流器的打开速度，提高了硅控整流器的ESD保护能力。

33. 发明公开

CN103378169A 双阱横向可控硅整流器有权
公开(公告)号：CN103378169A
公开(公告)日：2013-10-30
申请号：CN201310154008.9
申请日：2013-04-28
申请人：德克萨斯仪器股份有限公司
发明人： G·博塞利 , R·商杰罗林格
IPC分类号： H01L29/87 , H01L29/06 , H01L27/02
CPC分类号： H01L29/7436 , H01L23/62 , H01L27/0262 , H01L2924/0002 , H01L2924/00
摘要：本发明为双阱横向可控硅整流器，涉及LSCR，其包括具有p型掺杂的半导体表面的衬底。彼此分隔开的第一n阱和第二n阱在半导体表面中相距横向间隔距离。第一n+扩散区和第一p+扩散区在第一n阱中。第二n+扩散区在第二n阱中。第二p+扩散区在第一n阱和第二n阱之间，其提供到半导体表面的触点。电介质隔离在第一n+扩散区和第一p+扩散区之间，沿着第一n阱和半导体表面之间的外围，并沿着第二n阱和半导体表面之间的外围。电阻器提供第二n+扩散区和第二p+扩散区之间的耦合。

34. 发明公开

CN102244105A 具有高维持电压低触发电压ESD特性的晶闸管有权转让
公开(公告)号：CN102244105A
公开(公告)日：2011-11-16
申请号：CN201110166667.5
申请日：2011-06-20
申请人：北京大学
发明人：张鹏 , 王源 , 贾嵩 , 张钢刚 , 张兴
IPC分类号： H01L29/87 , H01L29/74 , H01L29/06
CPC分类号： H01L29/87
摘要：本发明涉及半导体集成芯片的保护电路技术领域，特别涉及一种具有高维持电压低触发电压ESD特性的晶闸管，所述晶闸管从下至上依次包括：衬底层(311)、阱区层和栅氧层，所述阱区层包括N阱区和P阱区，所述N阱区邻接所述P阱区，所述N阱区和P阱区均与所述衬底层(311)相接触，所述阱区层包括一个N阱区(309)和一个P阱区(310)，所述P阱区(310)和N阱区(309)交界处设有第一N+掺杂区(305)，所述N阱区(309)设有第一P+掺杂区(304)，所述P阱区(310)设有第二N+掺杂区(306)和第二P+掺杂区(307)。本发明通过在原有晶闸管结构上进行改进，降低了晶闸管的触发电压，并提高了晶闸管的维持电压，使得晶闸管可较为理想的作为ESD箝位保护器件。

35. 发明公开

CN1922739A 在接合焊盘下的低电容静电放电保护结构有权
公开(公告)号：CN1922739A
公开(公告)日：2007-02-28
申请号：CN200580005213.2
申请日：2005-02-24
申请人：密克罗奇普技术公司
发明人：兰迪·L·亚克
IPC分类号： H01L29/87 , H01L27/02
CPC分类号： H01L27/0259 , Y10S257/917
摘要：本发明揭示一种大体上位于一集成电路接合焊盘下的静电放电保护结构。通过将一正向二极管插入所述接合焊盘与所述静电放电箝位电路之间，来将此静电放电保护结构形成为一低电容结构。将所述静电放电保护结构放置在所述接合焊盘下可消除寄生衬底电容，且利用由所述插入的正向偏压二极管所形成的一寄生PNP晶体管。所述静电放电保护结构包含大体上位于一要受静电放电保护的接合焊盘下的相邻交替的P+和N+扩散。使用金属通孔将所述P+扩散连接到所述接合焊盘金属，所述金属通孔穿过一位于所述接合焊盘与所述P+和N+扩散之间的绝缘层。所述N+扩散邻近所述P+扩散。一N+扩散围绕所述N+和P+扩散，并将所述N+扩散连接在一起，以便形成一完全围绕所述P+扩散中每一者的连续的N+扩散。一N－阱大体上位于所述N+和P+扩散下。所述围绕的N+扩散部分地与其下的所述N－阱的边缘重叠。所述N+扩散的外侧部分(即与所述N－阱重叠的部分)位于一P－阱内。所述P－阱可为所述集成电路的衬底。另一N+扩散将围绕所述P+扩散的N+扩散包围起来。所述另一N+扩散位于所述P－阱中，且一场氧化物可位于所述N+扩散与所述另一N+扩散之间。形成一NPN场效晶体管，其中以所述N+扩散为晶体管集极，以所述P－阱为晶体管基极，且以所述另一N+扩散为射极。可通过一例如金属或低电阻半导体材料的导电连接件将所述另一N+扩散(射极)接地。

36. 发明授权

CN1291363C 使用了双向二端子元件的显示装置和显示装置的制造方法失效
公开(公告)号：CN1291363C
公开(公告)日：2006-12-20
申请号：CN02820135.3
申请日：2002-12-06
申请人：夏普株式会社
发明人：杉原利典 , 原猛
IPC分类号： G09F9/30 , G02F1/17 , G02F1/167 , G02F1/1365 , H01L29/87
CPC分类号： H01L27/3244 , G02F1/1362 , G02F1/1365 , G02F1/167
摘要：提供一种用比以前还简单的方法制造得到的有源矩阵型显示装置。显示装置(100)具有：多个第一电极(11)；多个双向二端子元件(12)；多个像素电极(14)，分别经多个双向二端子元件(12)中的至少一个双向二端子元件(12)电连接于多个第一电极(11)的之一；多个第二电极(17)；和设置在多个像素电极(14)与多个第二电极(17)之间的显示介质层。多个像素电极(14)的各个与至少一个双向二端子元件(12)的配置关系为随机的。

37. 发明公开

CN1667841A 过电压保护装置及其制备工艺失效
公开(公告)号：CN1667841A
公开(公告)日：2005-09-14
申请号：CN200410028243.2
申请日：2004-03-08
申请人：敦南科技股份有限公司
发明人：曾清秋
IPC分类号： H01L29/87
摘要：本发明提供一种过电压保护装置及其制备工艺，该保护装置至少包括：一基板；一基极区，设置于该基板上；多个射极区，设置于该基极区上；及一电压极限区，设置于该基极区外侧。该制备工艺是在组件中央接面的平行处设置一电压极限区域，以产生一横向的接面崩溃，该电压极限区域与中央接面的间距设定了该装置的崩溃电压值，而电压极限区域的总长度则设定了该装置的击穿电流值，通过本发明中电压极限区域的位置与总长度的选择，可制成拥有各种不同崩溃电压与较低的击穿电流即较敏锐的过电压保护装置。

38. 发明公开

CN1568494A 使用了双向二端子元件的显示装置和显示装置的制造方法失效
公开(公告)号：CN1568494A
公开(公告)日：2005-01-19
申请号：CN02820135.3
申请日：2002-12-06
申请人：夏普株式会社
发明人：杉原利典 , 原猛
IPC分类号： G09F9/30 , G02F1/17 , G02F1/167 , G02F1/1365 , H01L29/87
CPC分类号： H01L27/3244 , G02F1/1362 , G02F1/1365 , G02F1/167
摘要：提供一种用比以前还简单的方法制造得到的有源矩阵型显示装置。显示装置(100)具有：多个第一电极(11)；多个双向二端子元件(12)；多个像素电极(14)，分别经多个双向二端子元件(12)中的至少一个双向二端子元件(12)电连接于多个第一电极(11)的之一；多个第二电极(17)；和设置在多个像素电极(14)与多个第二电极(17)之间的显示介质层。多个像素电极(14)的各个与至少一个双向二端子元件(12)的配置关系为随机的。

39. 发明授权

CN1150628C 半导体集成电路器件及其制造方法失效
公开(公告)号：CN1150628C
公开(公告)日：2004-05-19
申请号：CN97199501.X
申请日：1997-10-30
申请人：株式会社日立制作所 , 日本超大规模集成电路系统株式会社
发明人：石塚裕康 , 奥山幸佑 , 久保田胜彦
IPC分类号： H01L29/87 , H01L27/04
CPC分类号： H01L27/0251 , H01L2924/0002 , H01L2924/00
摘要：为了消除由于加于外部端子上的过电压的极性造成的抗ESD性的差异，提高半导体集成电路器件对于正和负过压的抗ESD性，在外部端子和地电位之间，设置具有晶闸管结构的保护元件，用于保护内部电路不受正过压影响，提供由二极管D1构成的保护元件，保护内部电路不受负过压影响。

40. 发明授权

CN109473428B 过压保护部件有权
公开(公告)号：CN109473428B
公开(公告)日：2023-11-03
申请号：CN201910023468.5
申请日：2015-06-26
申请人：意法半导体(图尔)公司
发明人： M·罗维瑞 , L·穆安德龙 , C·巴龙
IPC分类号： H01L27/07 , H01L29/732 , H01L29/87 , H01L23/64 , H01L27/02
摘要：一种集成电路，包括垂直肖克利二极管和第一垂直晶体管。二极管从半导体衬底的顶部至底部由第一导电类型的第一区域、第二导电类型的衬底、以及具有形成在其中第二导电类型的第三区域的、第一导电类型的第二区域而形成。垂直晶体管也从顶部至底部由第二区域的一部分、以及第二导电类型的第四区域形成。第三和第四区域相互电连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式