专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

CN101180802A 共享内存分块的访问控制无效
公开(公告)号：CN101180802A
公开(公告)日：2008-05-14
申请号：CN200580049883.4
申请日：2005-09-22
申请人：安太科技株式会社
发明人：郑宗植
IPC分类号： H04B1/40
CPC分类号： G06F13/1605 , G11C8/16
摘要：公开了用于控制对共享内存分区的多重访问的方法和具有共享内存的便携终端。根据本发明的实施例，共享内存的存储区域划分成多个存储区域，并且为了存储数据每个控制部件通过每个访问端口访问存储区域并将访问有关存储区域的优先权传送到另一个控制部件，由此允许由另一个控制部件访问。通过本发明，可以最小化多个控制部件之间的数据通讯时间，并且可以优化每个控制部件的处理效率。

42. 发明公开

CN101149963A 多端口存储设备的读操作有权
公开(公告)号：CN101149963A
公开(公告)日：2008-03-26
申请号：CN200710152897.X
申请日：2007-09-21
申请人：海力士半导体有限公司
发明人：金载镒 , 都昌镐 , 郑镇一 , 任才爀
IPC分类号： G11C7/22 , G11C7/10
CPC分类号： G11C7/1075 , G11C7/1039 , G11C7/18 , G11C7/22 , G11C7/222 , G11C8/16 , G11C2207/108
摘要：多端口存储设备包括多个端口、多个存储体控制单元、多个存储体、读时钟产生单元和数据传输单元。每一个存储体与对应的存储体控制单元之一连接。读时钟产生单元响应读指令产生锁定四个时钟的读时钟。数据传输单元响应读时钟从存储体向对应的端口之一传输读数据。每一个存储体控制单元均与所有端口连接。

43. 发明授权

CN1271636C 基于动态随机存取存储器核心的多端口存储器失效转让
公开(公告)号：CN1271636C
公开(公告)日：2006-08-23
申请号：CN01139358.0
申请日：2001-11-26
申请人：富士通株式会社
发明人：松崎康郎 , 铃木孝章 , 山崎雅文 , 川崎健一 , 鎌田心之介
IPC分类号： G11C7/00 , H01L27/10
CPC分类号： G11C7/1051 , G11C7/1039 , G11C7/1075 , G11C7/1078 , G11C7/22 , G11C8/16 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/409 , G11C2207/107
摘要：半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。

44. 发明公开

CN1542971A 半导体存储装置失效转让
公开(公告)号：CN1542971A
公开(公告)日：2004-11-03
申请号：CN200410002764.0
申请日：2004-01-14
申请人：株式会社瑞萨科技
发明人：新居浩二
IPC分类号： H01L27/10 , H01L27/11 , G11C11/40
CPC分类号： G11C5/063 , G11C8/16
摘要：装有多端口存储器的本发明半导体存储装置，其中设有：行列状配置的多个存储单元MC；与第一端口(13a)连接的多条第一字线WLA0～WLAn；以及与第二端口(13b)连接的多条第二字线WLB0～WLBn。在平面布局中，多条第一字线WLA0～WLAn中的各条与多条第二字线WLB0～WLBn中的各条交互配置。由此，能够得到不使存储单元面积增大也可降低布线之间的耦合噪声的半导体存储装置。

45. 发明公开

CN1472746A 双端口静态存储器单元和包括该单元的半导体存储器装置失效
公开(公告)号：CN1472746A
公开(公告)日：2004-02-04
申请号：CN03147180.3
申请日：2003-07-08
申请人：三星电子株式会社
发明人：金泰亨 , 宋泰中
IPC分类号： G11C11/413
CPC分类号： G11C8/16
摘要：本发明涉及一种双端口静态存储器单元和包括该单元的半导体存储器装置，双端口静态存储器单元包括连接在位线和第一结点间的第一传输门、连接在补充位线和第二结点间的第二传输门、连接在第一结点和第二结点间的锁存器以及连接在第二结点和扫描位线间的PMOS晶体管，其中第一传输门的栅极连接至字线，第二传输门的栅极连接至字线，PMOS晶体管的栅极连接至扫描控制线。

46. 发明公开

CN1432153A 用于同时操作闪存的双端口内容可寻址内存失效转让
公开(公告)号：CN1432153A
公开(公告)日：2003-07-23
申请号：CN01810229.8
申请日：2001-05-21
申请人：先进微装置公司
发明人：阿里·阿尔-夏玛 , 李·克莱凡地
IPC分类号： G06F11/20
CPC分类号： G11C29/789 , G11C8/16 , G11C15/046
摘要：本发明说明具有冗余内容可寻址内存(CAM)电路(106)的闪存。该闪存能够用第二内存单元代替无效内存单元。闪存包含内存单元的主要阵列(118、120、122、124、134、136、138、140)、内存单元的冗余阵列(126、128、130、132、142、144、146、148)及冗余内容可寻址内存电路(106)。冗余内容可寻址内存电路(106)包含多个的双端口内容可寻址内存级(200)。每一个内容可寻址内存级(200)包含内容可寻址内存单元(202)、连接内容可寻址内存单元(202)的写入数据总线(204)及连接内容可寻址内存单元(202)的读取数据总线(206)。内容可定址内存单元(202)储存关于主要阵列(118、120、122、124、134、138、140)里的无效内存单元的位置的资料。无效内存单元需要以冗余阵列(126、128、130、132、142、144、146、148)里的第二内存单元来代替。写入数据总线(204)反应写入选择信号(WSELm)产生来自内容可寻址内存单元(202)的资料。该写入选择信号(WSELm)表示写入操作在主要阵列(118、120、122、124、134、138、140)里的内存单元位置来执行。读取数据总线(206)反应读取选择信号(RSELm)产生来自内容可寻址内存单元(202)的资料。该读取选择信号(RSELm)表示读取操作在主要阵列(118、120、122、124、134、138、140)里的内存单元位置来执行。

47. 发明公开

CN1360314A 基于动态随机存取存储器核心的多端口存储器失效转让
公开(公告)号：CN1360314A
公开(公告)日：2002-07-24
申请号：CN01139358.0
申请日：2001-11-26
申请人：富士通株式会社
发明人：松崎康郎 , 铃木孝章 , 山崎雅文 , 川崎健一 , 镰田心之介
IPC分类号： G11C7/00 , H01L27/10
CPC分类号： G11C7/1051 , G11C7/1039 , G11C7/1075 , G11C7/1078 , G11C7/22 , G11C8/16 , G11C11/406 , G11C11/40603 , G11C11/40615 , G11C11/40618 , G11C11/409 , G11C2207/107
摘要：半导体存储器件包括数量为N的多个外部端口,每个外部端口都接收指令,和一个内部电路,它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。

48. 发明公开

CN1212431A 半导体集成电路器件无效转让
公开(公告)号：CN1212431A
公开(公告)日：1999-03-31
申请号：CN98119638.1
申请日：1998-09-16
申请人：日本电气株式会社
发明人：前迫勇人 , 山本康树 , 松井义德 , 榊原贤一
IPC分类号： G11C7/00
CPC分类号： G11C7/103 , G11C7/10 , G11C8/16 , G11C11/005
摘要：一种半导体集成电路器件包括一个由多行多列设置在存储单元构成的主存储部分,一个由多行多列设置的多个存储单元构成的从存储部分,及用于通过数据传输总线分别连接所述主存储部分和所述从存储部分的双向数据传输电路,其中所述主存储部分的存储单元区域内的所述数据传输总线位与一列方向上的位线平行设置,并通过列选择电路连接所述位线。所以,本发明的半导体集成电路器件具有一个适用于从多个数据处理器存储取数据的主存储器。

49. 发明公开

CN1164742A 半导体存储装置失效
公开(公告)号：CN1164742A
公开(公告)日：1997-11-12
申请号：CN97102207.0
申请日：1997-01-10
申请人：三菱电机株式会社
发明人：中濑泰伸
IPC分类号： G11C11/40 , H01L27/10
CPC分类号： G11C7/1075 , G11C7/1051 , G11C7/1057 , G11C7/12 , G11C8/10 , G11C8/16 , G11C11/412 , G11C11/419
摘要：本发明的目的在于制得已使电路面积缩小化的2口构成的半导体存储装置。解决方法是：交叉开关CBS_i(i＝0～5)在口交换信号PSEL为低(L)电平时从输出部分CS_i0输出第0口PORT_0用的控制信号的同时，从输出部分CS_i1输出第1口PORT_1用的控制信号；在口交换信号PSEL为高(H)电平时，从输出部分CS_i1输出第0口PORT_0用的控制信号的同时从输出部分CS_i0输出第1口PORT_1用的控制信号来执行口切换动作。

50. 发明公开

CN87103783A 半导体存储器失效
公开(公告)号：CN87103783A
公开(公告)日：1987-11-04
申请号：CN87103783
申请日：1987-04-28
申请人：索尼公司
发明人：海老原规郎 , 佐佐木高行 , 喜多宏之 , 大泽洋仁
IPC分类号： G11C7/00 , G11C11/34
CPC分类号： G06F5/16 , G11C7/1006 , G11C7/103 , G11C7/1075 , G11C8/16 , H04N5/907
摘要：一种半导体存储器包括一个存储输入数据用的输入缓冲装置、一个存储该数据和输出该数据用的输出缓冲装置以及一个存储从该输入缓冲装置输出的数据和将该数据传送到该输出缓冲装置用的存储装置。输入缓冲装置包括若干个具有相等容量的存储器。输出缓冲装置也包括若干个具有相等容量的存储器。存储器装置的存储容量是每行存储装置存储容量除以一个因子。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式