1.一种时间交错式模拟数字转换器，包含：
多个电容阵列电路，用以按序取样一输入信号，并根据多个第一量化信号产生多个第一残值信号，其中所述多个第一量化信号是基于该输入信号所执行的一粗模拟数字转换所产生；
多个第一传递电路，用以根据多个第一控制信号按序自所述多个电容阵列电路传递所述多个第一残值信号；
一细转换器电路系统，用以根据一转换控制信号对所述多个第一残值信号中的一第一信号以及多个第二残值信号中的一第二信号执行一噪声整形式信号转换，以产生一第二量化信号；
一控制电路系统，用以根据该第二量化信号进行计数产生一计数信号与该转换控制信号，并根据所述多个第一控制信号将该计数信号输出为一切换信号；
多个第二传递电路，用以根据多个第二控制信号按序自所述多个电容阵列电路传递所述多个第二残值信号到该细转换器电路系统，其中所述多个电容阵列电路还响应该噪声整形式信号转换产生所述多个第二残值信号，并根据该切换信号调整所述多个第二残值信号；以及
一编码器电路，用以根据所述多个第一量化信号中的一对应第一量化信号与该第二量化信号产生一数字输出。
2.如权利要求1所述的时间交错式模拟数字转换器，其中该控制电路系统用以根据所述多个第一控制信号产生一时钟信号，并根据该时钟信号、该第二量化信号以及该计数信号的一最后位元产生该转换控制信号。
3.如权利要求2所述的时间交错式模拟数字转换器，其中该控制电路系统包含：
一逻辑门电路，用以根据所述多个第一控制信号产生该时钟信号。
4.如权利要求1所述的时间交错式模拟数字转换器，其中当所述多个第一传递电路中的一个第一传递电路根据所述多个第一控制信号中的一对应第一控制信号传递该第一信号时，该细转换器电路系统根据该转换控制信号执行该噪声整形式信号转换。
5.如权利要求1所述的时间交错式模拟数字转换器，其中当所述多个第一传递电路不传递所述多个第一残值信号时，该细转换器电路系统根据该转换控制信号进行重置。
6.如权利要求1所述的时间交错式模拟数字转换器，其中该控制电路系统包含：
一计数器电路，用以根据一时钟信号与该第二量化信号进行计数，以产生该计数信号以及该转换控制信号，
其中该细转换器电路系统还用以根据该转换控制信号选择性地进行该噪声整形式信号转换或是重置该第二量化信号。
7.如权利要求6所述的时间交错式模拟数字转换器，其中该计数器电路包含：
一第一逻辑门电路，用以检测该第二量化信号以产生一生效信号；
一触发器电路，用以根据该时钟信号重置，并根据该生效信号将一电压输出为该计数信号；以及
一第二逻辑门电路，用以根据该时钟信号、该生效信号以及该计数信号中的一最后位元产生该转换控制信号。
8.如权利要求6所述的时间交错式模拟数字转换器，其中该控制电路系统还包含：
一存储器电路，用以根据该计数信号将该第二量化信号输出为一第三信号，并根据一第四信号与该第三信号产生该切换信号，其中该第四信号为该计数信号的一延迟信号；以及
多个开关，用以根据所述多个第一控制信号将该切换信号输出到所述多个电容阵列电路中的一对应电容阵列电路。
9.如权利要求8所述的时间交错式模拟数字转换器，其中该存储器电路包含：
一触发器电路，用以根据该计数信号将该第二量化信号输出为该第三信号；
一延迟缓冲器电路，用以延迟该计数信号以产生该第四信号；以及
一逻辑门电路，用以根据该第四信号与该第三信号产生该切换信号。
10.如权利要求6所述的时间交错式模拟数字转换器，其中该控制电路系统还包含：
多个存储器电路，分别对应于所述多个电容阵列电路，其中所述多个存储器电路中每一存储器电路用以根据该计数信号将该第二量化信号输出为一第三信号，并根据一第四信号与该第三信号产生该切换信号，且该第四信号为该计数信号的一延迟信号；
多个第一开关，用以根据所述多个第一控制信号将该计数信号输出到所述多个存储器电路中的一个存储器电路；以及
多个第二开关，用以根据所述多个第一控制信号将该第二量化信号输出到所述多个存储器电路中的该一个存储器电路。