基本信息:
- 专利标题： 用于低功率半导体芯片布局方法以及低功率半导体芯片
- 专利标题（英）：Method for low power semiconductor chip layout and low power semiconductor chip
- 申请号：CN201110165758.7 申请日：2011-06-16
- 公开(公告)号：CN102339345A 公开(公告)日：2012-02-01
- 发明人： 周淳朴 , 林明村 , 薛福隆 , 庄少特
- 申请人： 台湾积体电路制造股份有限公司
- 申请人地址： 中国台湾新竹
- 专利权人： 台湾积体电路制造股份有限公司
- 当前专利权人： 台湾积体电路制造股份有限公司
- 当前专利权人地址： 中国台湾新竹
- 代理机构： 北京市德恒律师事务所
- 代理人： 陆鑫; 高雪琴
- 优先权： 61/364,278 2010.07.14 US; 12/852,664 2010.08.09 US
- 主分类号： G06F17/50
- IPC分类号： G06F17/50 ; H01L25/00
A layout system is described comprising a layout unit configured to layout cells in a mask design for a semiconductor chip based on library cells for a specified process node; a non-critical path determination unit configured to determine a non-critical path in the semiconductor chip; a cell determination unit configured to determine a group of cells in the mask design that form a part of the non-critical path and determine the corresponding library cell for at least one of the group of cells; a library cell modifying unit configured to modify one or more corresponding library cells to form a corresponding modified library cell; and a cell replacement unit configured to replace a library cell in the group of cells in the mask design that form a part of the non-critical path with the corresponding modified library cell.
公开/授权文献:
- CN102339345B 用于低功率半导体芯片布局方法以及低功率半导体芯片 公开/授权日：2015-04-01