基本信息:
- 专利标题： 芯片堆叠结构及其制备方法、电子设备
- 申请号：CN202410433100.7 申请日：2024-04-08
- 公开(公告)号：CN120786906A 公开(公告)日：2025-10-14
- 发明人： 方慧 , 刘曙光 , 景蔚亮 , 张师伟
- 申请人： 华为技术有限公司
- 申请人地址： 广东省深圳市龙岗区坂田华为总部办公楼
- 专利权人： 华为技术有限公司
- 当前专利权人： 华为技术有限公司
- 当前专利权人地址： 广东省深圳市龙岗区坂田华为总部办公楼
- 代理机构： 北京中博世达专利商标代理有限公司
- 代理人： 申健
- 主分类号： H10B80/00
- IPC分类号： H10B80/00 ; H10B12/00 ; H01L23/52 ; H01L23/64
摘要：
本申请实施例提供一种芯片堆叠结构及其制备方法、电子设备，涉及半导体技术领域，用于提高芯片堆叠结构的空间利用率。芯片堆叠结构包括电路结构层、芯片层和电子元件，芯片层位于电路结构层上。芯片层包括多个芯片，多个芯片并排设置，且相邻两个芯片之间具有间隙。电子元件位于间隙中，且与电路结构层和/或芯片相连。上述芯片堆叠结构应用于电子设备中，以提高电子设备的性能。
IPC结构图谱:
| H | 电学 |
| --H10 | 半导体器件；其他类目中不包括的电固体器件 |
| ----H10B | 电存储器件 |
| ------H10B80/00 | 多个器件的组装件，包括至少一个本小类所涵盖的存储器件 |