专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明专利

JP2019160133A 情報処理装置、情報処理システムおよび方法审中-公开
公开(公告)号：JP2019160133A
公开(公告)日：2019-09-19
申请号：JP2018049134
申请日：2018-03-16
申请人：株式会社リコー
发明人：飯田哲也 , 菊地洋介
IPC分类号： G06F8/61 , G06F9/445 , G06F8/71 , G06F9/50 , G06F21/44 , G06F9/455
摘要：【課題】情報処理装置を提供すること。【解決手段】情報処理装置130は、仮想化環境を有しており、さらに、仮想マシン170を起動するに際して、基本ソフトウェア172を含むディスクイメージ160であって、特定領域164に識別情報166を有するディスクイメージ160の該特定領域164から識別情報166を読み出す読出手段154を含む。情報処理装置130は、さらに、読み出した識別情報に基づいて、ディスクイメージ160の正当性を検証する検証手段150と、正当性が確認された場合に、ディスクイメージ160に基づいて仮想マシン170を起動する起動手段146とを含む。情報処理装置130は、起動した基本ソフトウェア172の停止に際して、ディスクイメージ160の特定領域164の所定位置に識別情報を書き込む書込手段154をさらに含む。【選択図】図3

93. 发明专利

JPWO2019026248A1 プログラム開発支援装置、プログラム開発支援方法、及びプログラム開発支援プログラム审中-公开
公开(公告)号：JPWO2019026248A1
公开(公告)日：2019-08-08
申请号：JP2017028278
申请日：2017-08-03
申请人：株式会社日立製作所
发明人：守屋哲 , 那須弘志 , 長沼佑樹 , 木下順史
IPC分类号： G06F8/34 , G06F8/71
摘要：ビジュアルプログラム装置は、第1フロー定義を基にして変更が施された第3フロー定義を記憶するローカルリポジトリ58と、第1フロー定義と、第1フロー定義に対して変更が反映された第2フロー定義とを取得し、第3フロー定義と第2フロー定義とが衝突するか否かを判定し、衝突すると判定した場合に、第1フロー定義と第2フロー定義との処理ノードの差分を検出するとともに、第1フロー定義と第3フロー定義との処理ノードの差分を検出するVCS連携部55と、第1フロー定義と第2フロー定義との処理ノードの差異の有無により、第2フロー定義の処理ノードのオブジェクトの表示態様を変えて表示するとともに、第1フロー定義と第3フロー定義との処理ノードの差異の有無により、第3フロー定義の処理ノードのオブジェクトの表示態様を変えて表示するフロー編集部54と、を備える。

94. 发明专利

JP6541902B1 プログラム管理システム、プログラミング支援装置、プログラム管理方法、およびプログラミング支援プログラム有权
公开(公告)号：JP6541902B1
公开(公告)日：2019-07-10
申请号：JP2018563933
申请日：2018-05-29
申请人：三菱電機株式会社
发明人：橋本遼太
IPC分类号： G06F8/71 , G06F8/658 , G06F8/656 , G05B19/05
摘要：プログラム管理システムは、プログラムPv2を編集してプログラムPv3を作成し、コンパイルによって、プログラムPv2との差分に対応する実行モジュールM3を作成するプログラミング支援装置と、制御装置で実行中の実行モジュールと、最新バージョンのプログラムと、最新バージョンのプログラムがコンパイル済みであるか否かを示すコンパイル情報と、を管理する管理装置と、を備える。管理装置は、実行モジュールM1を実行中のPLCに実行モジュールM3が書き込まれる場合には、プログラムPv3と、実行モジュールM3に固有の情報と、プログラムPv3がコンパイル済みであることを示すコンパイルフラグとを管理し、実行モジュールM3がPLCに書き込まれない場合には、プログラムPv3と、実行モジュールM1に固有の情報と、プログラムPv3が未コンパイルであることを示すコンパイルフラグとを管理する。

95. 发明专利

JP6518211B2 遠隔書込みシステム、および、そのプログラムファイル更新方法有权
公开(公告)号：JP6518211B2
公开(公告)日：2019-05-22
申请号：JP2016103262
申请日：2016-05-24
申请人：株式会社日立ビルシステム
发明人：小林敬幸 , 高野安司
IPC分类号： G06F8/71 , G06F8/65

96. 发明专利

JP6432127B2 通信装置、通信システム、通信方法及び通信プログラム审中-公开
公开(公告)号：JP6432127B2
公开(公告)日：2018-12-05
申请号：JP2013233765
申请日：2013-11-12
申请人：株式会社リコー
发明人：中村滋
IPC分类号： G06F8/71 , H04N21/435 , H04N21/442 , G06F8/658
CPC分类号： H04W8/245 , G06F8/65 , H04L67/2804 , H04L67/34

97. 发明专利

JP6351225B2 画像処理装置、情報処理システム、及びその制御方法、並びに情報処理装置と画像処理装置のプログラム有权
公开(公告)号：JP6351225B2
公开(公告)日：2018-07-04
申请号：JP2013181353
申请日：2013-09-02
申请人：キヤノン株式会社
发明人：清水将太 , 土樋直基 , 安川朱里
IPC分类号： G06F8/71 , G06F21/12 , H04N1/00 , G06F8/65
CPC分类号： H04L63/20 , H04L63/0254 , H04L63/0263

98. 发明专利

JPH09511351A 失效
公开(公告)号：JPH09511351A
公开(公告)日：1997-11-11
申请号：JP52275796
申请日：1996-01-26
IPC分类号： G06F8/71 , G06F9/44 , G06F9/445 , H04M3/00 , H04M3/42 , H04Q3/545 , H04Q3/60
摘要： PCT No. PCT/IB96/00070 Sec. 371 Date Sep. 26, 1996 Sec. 102(e) Date Sep. 26, 1996 PCT Filed Jan. 26, 1996 PCT Pub. No. WO96/23255 PCT Pub. Date Aug. 1, 1996The invention relates to a telecommunication device having software that is used for controlling function routines, which software includes several separately compilable program units. To reduce the time necessary for manufacturing the telecommunication device and the time necessary for implementing software changes, the program units each have a header which contains addresses (Ap1, Ap2, Ad) used for addressing procedures and/or data combined in the program units. Furthermore, a catalogue is provided which is available to all the loaded program units, which catalogue contains references for addressing the headers of the program units. Within the framework of the manufacture of the telecommunication device, the predefined program units need not be linked when the software of the telecommunication device is implemented.

99. 实用新型

CN220855650U 一种多FPGA系统的上电配置电路有权
公开(公告)号：CN220855650U
公开(公告)日：2024-04-26
申请号：CN202322056311.7
申请日：2023-08-02
申请人：上海毫微太科技有限公司
发明人：李寅飞 , 齐俊 , 王斌 , 陈工羽 , 瞿金桥
IPC分类号： G06F8/65 , G06F8/71
摘要：本实用新型公开了一种多FPGA系统的上电配置电路，包括控制模块和至少n级FPGA板卡；FPGA板卡包括配置模块；至少第一级FPGA板卡还包括信号透传模块；至少第二级FPGA板卡的配置模块与第一级FPGA板卡的信号透传模块的输出端连接，控制模块用于将第一级FPGA板卡的升级固件通过第一配置接口写入第一级FPGA板卡的配置模块中；控制模块还用于在第i级FPGA板卡配置完成后，将第i+1级FPGA板卡的升级固件读入到控制模块的内存中，并将第i+1级FPGA板卡的升级固件至少通过第一级FPGA板卡的信号透传模块传输至第i+1级FPGA板卡的配置模块。本实用新型可以实现对多级FPGA系统的远程更新，硬件上无需JTAG烧写器以及外挂flash存储器，成本较低，而且可以节省时间。

100. 实用新型

CN218825504U 一种程序刷写电路有权
公开(公告)号：CN218825504U
公开(公告)日：2023-04-07
申请号：CN202223582979.7
申请日：2022-12-30
申请人：福思(杭州)智能科技有限公司
发明人：侯庆蛟
IPC分类号： G06F8/654 , G06F8/71
摘要：本申请涉及一种程序刷写电路，其中，该程序刷写电路包括：检测模块，开关模块，第一配置模块，第二配置模块，检测模块和开关模块连接，开关模块分别和第一配置模块、第二配置模块连接；其中，当检测模块检测到有存储卡插入时，检测模块控制开关模块置于第一开关状态以连通第一配置模块和第二配置模块，并通过第一配置模块和第二配置模块接收存储卡输出的信号，解决了域控制器程序刷写方法复杂的问题，实现了域控制器程序刷方法的简化和成本的降低。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式