专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN106006539A 一种B掺杂SiC纳米线大应变系数高灵敏压力传感器有权
公开(公告)号：CN106006539A
公开(公告)日：2016-10-12
申请号：CN201610446759.1
申请日：2016-06-20
申请人：宁波工程学院
发明人：高凤梅 , 李笑笑 , 陈善亮 , 王霖 , 尚明辉 , 杨为佑
IPC分类号： B81B7/00 , G01L1/18 , G01L9/06 , B81C3/00 , B82Y15/00
CPC分类号： B81B7/0032 , B81B7/0087 , B81B2207/015 , B81C3/008 , B81C2203/00 , B82Y15/00 , G01L1/18 , G01L9/065
摘要：本发明涉及一种B掺杂SiC纳米线大应变系数高灵敏压力传感器，包括原子力显微镜探针(含Pt/It镀层)、Si片和负载于Si片上的B掺杂SiC纳米线。其制备方法为：将有机前驱体进行预处理得到有机前躯体粉末，取有机前躯体粉末和氧化硼粉末为原料；将催化剂形成于柔性衬底上；然后将原料及柔性衬底一起置于气氛烧结炉中，经程序升温进行热解后再经程序降温生长，制备得到B掺杂SiC纳米线。然后将B掺杂SiC纳米线分散于溶剂中形成混合溶液，然后通过该混合溶液将B掺杂SiC纳米线负载于Si片上，制备成一种应变系数高、灵敏度高的B掺杂SiC纳米线大应变系数高灵敏压力传感器。

2. 发明公开

CN104045048A 堆叠半导体器件及其形成方法有权
公开(公告)号：CN104045048A
公开(公告)日：2014-09-17
申请号：CN201410093116.4
申请日：2014-03-13
申请人：台湾积体电路制造股份有限公司
发明人：朱家骅 , 郑钧文
IPC分类号： B81B7/00 , B81C1/00
CPC分类号： B81B7/0041 , B81C1/00158 , B81C1/00238 , B81C1/00301 , B81C2201/019 , B81C2203/00 , B81C2203/0714 , B81C2203/0792 , H01L23/10 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/83 , H01L25/50 , H01L2224/04026 , H01L2224/2745 , H01L2224/27452 , H01L2224/27831 , H01L2224/29011 , H01L2224/291 , H01L2224/29124 , H01L2224/29147 , H01L2224/32145 , H01L2224/83805 , H01L2224/8382 , H01L2924/01322 , H01L2924/1461 , H01L2924/00014 , H01L2924/00
摘要：一种堆叠半导体器件包括CMOS器件和MEMS器件。CMOS器件包括多层互连件，在该多层互连件上方设置有金属元件。MEMS器件包括金属部分，在该金属部分上方设置有第一介电层。位于第一介电层中的腔露出部分金属部分。介电停止层至少设置在腔的内表面的上方。可移动结构设置在第一介电层的正面上方并悬于腔的上方。可移动结构包括位于第一介电层的正面上方且悬于腔上方的第二介电层、位于第二介电层上方的金属部件和位于金属部件上方的柔性介电膜。CMOS器件通过朝向柔性介电膜的金属元件接合至MEMS器件。本发明还提供了堆叠半导体器件的形成方法。

3. 发明公开

CN107337173A 多室换能器模块、含多室换能器模块的装置及其制造方法有权
公开(公告)号：CN107337173A
公开(公告)日：2017-11-10
申请号：CN201611218910.2
申请日：2016-12-26
申请人：意法半导体股份有限公司
发明人： M·O·格西多尼 , R·布廖斯基
IPC分类号： B81B3/00 , B81C1/00
CPC分类号： B81B7/02 , B81B7/0061 , B81B2201/0257 , B81B2207/012 , B81B2207/05 , B81B2207/07 , B81B2207/092 , B81B2207/096 , B81C1/0023 , H04R1/04 , H04R1/406 , H04R19/005 , H04R2201/003 , B81B3/0027 , B81B3/0018 , B81C1/00134 , B81C2201/01 , B81C2203/00
摘要：本公开涉及多室换能器模块、含多室换能器模块的装置及其制造方法。换能器模块(10)包括：支持衬底(23)，具有第一侧(23a)和第二侧(23b)；盖(27)，在支持衬底的第一侧上方延伸并且与支持衬底一起限定内部彼此隔离的第一室(108)和第二室(109)；第一换能器(1)，位于第一室(8)中；第二换能器(42)，位于第二使(18)中；以及控制芯片(22)，至少部分地在第一室和/或第二室中延伸，并且功能性地耦合至第一换能器和第二换能器，用于在使用中分别接收由第一和第二换能器转换的信号。

4. 发明授权

CN104045048B 堆叠半导体器件及其形成方法有权
公开(公告)号：CN104045048B
公开(公告)日：2016-06-29
申请号：CN201410093116.4
申请日：2014-03-13
申请人：台湾积体电路制造股份有限公司
发明人：朱家骅 , 郑钧文
IPC分类号： B81B7/00 , B81C1/00
CPC分类号： B81B7/0041 , B81C1/00158 , B81C1/00238 , B81C1/00301 , B81C2201/019 , B81C2203/00 , B81C2203/0714 , B81C2203/0792 , H01L23/10 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/83 , H01L25/50 , H01L2224/04026 , H01L2224/2745 , H01L2224/27452 , H01L2224/27831 , H01L2224/29011 , H01L2224/291 , H01L2224/29124 , H01L2224/29147 , H01L2224/32145 , H01L2224/83805 , H01L2224/8382 , H01L2924/01322 , H01L2924/1461 , H01L2924/00014 , H01L2924/00
摘要：一种堆叠半导体器件包括CMOS器件和MEMS器件。CMOS器件包括多层互连件，在该多层互连件上方设置有金属元件。MEMS器件包括金属部分，在该金属部分上方设置有第一介电层。位于第一介电层中的腔露出部分金属部分。介电停止层至少设置在腔的内表面的上方。可移动结构设置在第一介电层的正面上方并悬于腔的上方。可移动结构包括位于第一介电层的正面上方且悬于腔上方的第二介电层、位于第二介电层上方的金属部件和位于金属部件上方的柔性介电膜。CMOS器件通过朝向柔性介电膜的金属元件接合至MEMS器件。本发明还提供了堆叠半导体器件的形成方法。

5. 发明申请

US20150291414A1 MEMS DEVICE HAVING CONDUCTIVE MICROSTRUCTURES LATERALLY SURROUNDED BY OXIDE MATERIAL 审中-公开
标题翻译：具有导电性微结构的MEMS器件由氧化物材料
公开(公告)号：US20150291414A1
公开(公告)日：2015-10-15
申请号：US14688546
申请日：2015-04-16
申请人： Freescale Semiconductor, Inc.
发明人： LIANJUN LIU
IPC分类号： B81B3/00
CPC分类号： B81B3/0021 , B81B2207/096 , B81C1/00134 , B81C1/00611 , B81C2201/0121 , B81C2203/00
摘要： A MEMS device includes a first substrate structure and a second substrate structure. The first substrate structure has a conductive microstructure and an oxide material surrounding lateral side of the conductive microstructure. A thickness of the conductive microstructure and a thickness of the oxide material are approximately equivalent. The second substrate structure has an active region of the MEMS device, and the second substrate structure is coupled in spaced apart relationship with the first substrate structure to produce a cavity between the structures. The active region of the MEMS device is suspended above the cavity and the conductive microstructure underlies the cavity. The conductive microstructure is formed from a polysilicon structure layer and a local oxidation of silicon process is implemented to thermally grow the oxide material using the polysilicon of the structural layer. The second substrate structure may be coupled to the first substrate structure by fusion bonding.
摘要翻译： MEMS器件包括第一衬底结构和第二衬底结构。第一衬底结构具有导电微结构和围绕导电微结构的侧面的氧化物材料。导电微结构的厚度和氧化物材料的厚度大致相等。第二衬底结构具有MEMS器件的有源区，并且第二衬底结构以与第一衬底结构间隔开的关系耦合以在结构之间产生腔。 MEMS器件的有源区域悬挂在空腔上方，导电微结构位于空腔的下面。导电微结构由多晶硅结构层形成，并且实施硅工艺的局部氧化以使用结构层的多晶硅热生长氧化物材料。第二衬底结构可以通过熔融结合耦合到第一衬底结构。

6. 发明公开

EP2823358A1 METHOD FOR REMOVING A HIGH DEFINITION NANOSTRUCTURE, A PARTLY FREESTANDING LAYER, A SENSOR COMPRISING SAID LAYER AND A METHOD USING SAID SENSOR 审中-公开
标题翻译：脱除高分辨率纳米结构的方法，部分分离层传感器，所述层和使用方法此类传感器
公开(公告)号：EP2823358A1
公开(公告)日：2015-01-14
申请号：EP13710624.1
申请日：2013-03-04
申请人： Technische Universiteit Delft
发明人： XU, Qiang , SCHNEIDER, Grégory , ZANDBERGEN, Henny , WU, Mengyue , SONG, Bo , DE HEER, Cornelius Dekker
IPC分类号： G03F7/00 , G03F7/20 , G01N33/487 , H01L29/16
CPC分类号： G01N33/48721 , B81C1/00492 , B81C1/00531 , B81C2201/0143 , B81C2203/00 , B82Y30/00 , B82Y40/00 , G03F7/00 , G03F7/2037 , G03F7/2059 , Y10T428/24355
摘要： The present invention is in the field of a method for removing a high definition nanostructure in a partly free-standing layer, the layer, a sensor comprising said layer, a use of said sensor, and a method of detecting a species, and optional further characteristics thereof, using said sensor. The sensor and method are suited for detecting single ions, molecules, low concentrations thereof, and identifying sequences of base pairs, e.g. in a DNA-strand.

7. 发明授权

US09446943B2 Wafer-level packaging of integrated devices, and manufacturing method thereof 有权
标题翻译：集成器件的晶圆级封装及其制造方法
公开(公告)号：US09446943B2
公开(公告)日：2016-09-20
申请号：US14288130
申请日：2014-05-27
申请人： STMicroelectronics S.r.l. , STMicroelectronics (Malta) Ltd
发明人： Kevin Formosa , Luca Maggi
IPC分类号： H01L29/84 , B81B7/00 , H01L25/065 , H01L25/00 , B81B3/00 , B81C1/00 , H01L23/00 , H01L23/31 , H01L21/56
CPC分类号： B81B7/007 , B81B3/0094 , B81B2207/012 , B81B2207/07 , B81B2207/095 , B81B2207/097 , B81C1/00238 , B81C1/00301 , B81C2203/00 , B81C2203/0136 , B81C2203/0792 , H01L21/561 , H01L23/3114 , H01L24/73 , H01L24/94 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L29/84 , H01L2224/16145 , H01L2224/32145 , H01L2224/48145 , H01L2224/73265 , H01L2224/81005 , H01L2224/94 , H01L2224/97 , H01L2225/06506 , H01L2225/06513 , H01L2225/06524 , H01L2225/06548 , H01L2924/12042 , H01L2924/181 , H01L2224/85 , H01L2224/83 , H01L2224/81 , H01L2924/00012 , H01L2924/00
摘要： A wafer-level packaging, comprising: a first semiconductor body integrating a MEMS structure; a second semiconductor body, including a surface electrical-contact region and an ASIC coupled to the MEMS structure and to said electrical-contact region; a first coating layer, made of resin, which englobes and protects the first body, the second body, and the electrical-contact region; at least one first conductive through via, which extends through the first coating layer in an area corresponding, and electrically coupled, to the first electrical-contact region; an electrical-contact pad, which extends over the first coating layer, electrically coupled to the first conductive through via; a third semiconductor body, integrating an electronic circuit, glued on the first coating layer; a second coating layer, made of resin, which englobes and protects the third body; at least one second conductive through via, which extends completely through the second coating layer in an area corresponding, and electrically coupled, to the electrical-contact pad; and a further electrical-contact pad electrically coupled to the second conductive through via.
摘要翻译：一种晶片级封装，包括：集成MEMS结构的第一半导体本体; 包括表面电接触区域和耦合到所述MEMS结构和所述电接触区域的ASIC的第二半导体本体; 由树脂制成的第一涂层，其包围并保护第一主体，第二主体和电接触区域; 至少一个第一导电通孔，其在与第一电接触区域对应并电耦合的区域中延伸穿过第一涂层; 电接触焊盘，其在所述第一涂层上延伸，电耦合到所述第一导电通孔; 第三半导体本体，集成在第一涂层上的电子电路; 由树脂制成的第二涂层，其缠绕并保护第三体; 至少一个第二导电通孔，其在对应于并电耦合到所述电接触焊盘的区域中完全延伸穿过所述第二涂层; 以及电耦合到第二导电通孔的另一个电接触焊盘。

8. 发明授权

US09034679B2 Method for fabricating multiple types of MEMS devices 有权
标题翻译：制造多种MEMS器件的方法
公开(公告)号：US09034679B2
公开(公告)日：2015-05-19
申请号：US13926652
申请日：2013-06-25
申请人： FREESCALE SEMICONDUCTOR, INC.
发明人： Lianjun Liu
IPC分类号： H01L29/84 , H01L21/02 , B81C1/00 , B81B3/00
CPC分类号： B81B3/0021 , B81B2207/096 , B81C1/00134 , B81C1/00611 , B81C2201/0121 , B81C2203/00
摘要： A method entails providing a substrate with a structural layer having a thickness. A partial etch process is performed at locations on the structural layer so that a portion of the structural layer remains at the locations. An oxidation process is performed at the locations which consumes the remaining portion of the structural layer and forms an oxide having a thickness that is similar to the thickness of the structural layer. The oxide electrically isolates microstructures in the structural layer, thus producing a structure. A device substrate is coupled to the structure such that a cavity is formed between them. An active region is formed in the device substrate. A short etch process can be performed to expose the microstructures from an overlying oxide layer.
摘要翻译：一种方法需要为基底提供具有厚度的结构层。在结构层上的位置处执行局部蚀刻工艺，使得结构层的一部分保留在该位置。在消耗结构层的剩余部分的位置处进行氧化处理，并形成厚度类似于结构层的厚度的氧化物。氧化物电隔离结构层中的微结构，从而产生结构。器件衬底耦合到结构，使得在它们之间形成空腔。在器件衬底中形成有源区。可以进行短蚀刻工艺以从上覆的氧化物层露出微结构。

9. 发明授权

US08809972B2 Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same 有权
标题翻译：将微机电系统装置与电路芯片集成的装置及其制造方法
公开(公告)号：US08809972B2
公开(公告)日：2014-08-19
申请号：US13173119
申请日：2011-06-30
申请人： Chao Ta Huang , Shih Ting Lin , Yu Wen Hsu
发明人： Chao Ta Huang , Shih Ting Lin , Yu Wen Hsu
IPC分类号： H01L23/10
CPC分类号： B81C1/00134 , B81B7/0064 , B81C1/0023 , B81C2203/00 , B81C2203/0792 , H01L41/0933 , H01L41/1134 , H01L2224/11
摘要： One embodiment discloses an apparatus integrating a microelectromechanical system device with a circuit chip which comprises a circuit chip, a microelectromechanical system device, a sealing ring, and a lid. The circuit chip comprises a substrate and a plurality of metal bonding areas. The substrate has an active surface with electrical circuit area, and the metal bonding areas are disposed on the active surface and electrically connected to the electrical circuits. The microelectromechanical system device comprises a plurality of bases and at least one sensing element. The bases are connected to at least one of the metal bonding areas. The at least one sensing element is elastically connected to the bases. The sealing ring surrounds the bases, and is connected to at least one of the metal bonding areas. The lid is opposite to the active surface of the circuit chip, and is connected to the sealing ring to have a hermetic chamber which seals the sensing element and the active surface of the circuit chip.
摘要翻译：一个实施例公开了一种将微机电系统装置与包括电路芯片，微机电系统装置，密封环和盖子的电路芯片集成的装置。电路芯片包括基板和多个金属接合区域。基板具有具有电路面积的有源表面，并且金属接合区域设置在有源表面上并电连接到电路。微机电系统装置包括多个基座和至少一个感测元件。基底连接至至少一个金属接合区域。至少一个感测元件弹性地连接到基座。所述密封环围绕所述基部，并且与所述金属接合区域中的至少一个连接。盖与电路芯片的有效表面相对，并连接到密封环，以具有密封感测元件和电路芯片的有效表面的密封室。

10. 发明申请

WO2013133700A1 METHOD FOR REMOVING A HIGH DEFINITION NANOSTRUCTURE, A PARTLY FREESTANDING LAYER, A SENSOR COMPRISING SAID LAYER AND A METHOD USING SAID SENSOR 审中-公开
标题翻译：移除高定义纳米结构的方法，一部分自动层，包含上层的传感器和使用传感器的方法
公开(公告)号：WO2013133700A1
公开(公告)日：2013-09-12
申请号：PCT/NL2013/050136
申请日：2013-03-04
申请人： TECHNISCHE UNIVERSITEIT DELFT
发明人： XU, Qiang , SCHNEIDER, Grégory , ZANDBERGEN, Henny , WU, Mengyue , SONG, Bo
IPC分类号： G03F7/00 , G03F7/20 , G01N33/487 , H01L29/16
CPC分类号： G01N33/48721 , B81C1/00492 , B81C1/00531 , B81C2201/0143 , B81C2203/00 , B82Y30/00 , B82Y40/00 , G03F7/00 , G03F7/2037 , G03F7/2059 , Y10T428/24355
摘要： The present invention is in the field of a method for removing a high definition nanostructure in a partly free-standing layer, the layer, a sensor comprising said layer, a use of said sensor, and a method of detecting a species, and optional further characteristics thereof, using said sensor. The sensor and method are suited for detecting single ions, molecules, low concentrations thereof, and identifying sequences of base pairs, e.g. in a DNA-strand.
摘要翻译：本发明涉及用于去除部分自立层中的高分辨率纳米结构的方法领域，该层，包含所述层的传感器，所述传感器的使用以及检测物种的方法，以及任选的其它方法特征，使用所述传感器。传感器和方法适用于检测单个离子，分子，低浓度，以及鉴定碱基对序列，例如，在DNA链中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式