专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN1148920A 具有信道转换装置的数据通信系统无效
公开(公告)号：CN1148920A
公开(公告)日：1997-04-30
申请号：CN95193203.9
申请日：1995-05-30
申请人：英国电讯有限公司
发明人：戴维·道格拉斯 , 戈登·特雷弗·哈撒韦 , 斯蒂芬·西尔比
IPC分类号： H04L1/22 , H04L1/06 , H04B1/74 , H04J3/06
CPC分类号： H04L1/0006 , H04B1/74 , H04J3/0602 , H04J3/0626 , H04J3/0629 , H04J3/085 , H04J3/14 , H04L1/22
摘要：一种数据发送系统包括具有用于产生发送数据信号的延迟文本的缓存器(22)的发送单元(2)和包括用于产生已收数据信号的延迟文本的缓存器(47)的接收单元(4)；用于检测在已收数据信号中的误差的误差检测装置以及用于通知发送单元(2)发送该发送的数据信号的延迟文本的装置。该发送单元(2)包括用于把数据和控制数据进行多路发送并将该已经多路的信号经过至少两个发送线路进行发送的装置。

2. 发明授权

CN1747376B 同步装置和半导体装置有权
公开(公告)号：CN1747376B
公开(公告)日：2010-07-14
申请号：CN200510103716.5
申请日：2005-09-07
申请人：恩益禧电子股份有限公司
发明人：佐伯贵范 , 西泽稔 , 中川顺志 , 那须寿和
IPC分类号： H04L7/02
CPC分类号： H04J3/0629 , H03M9/00 , H04J3/0602
摘要：提供一种以低等待时间实现信道间的延迟校正和帧同步的装置。对于多个信道，分别具有：时钟和数据恢复电路(CDR)(11)，生成数据信号和恢复时钟信号；分频电路(13)，生成恢复时钟信号的分频时钟；相位检测及校准电路(14)，检测分频时钟信号的相位、和对上述装置内时钟信号进行分频后的时钟信号的相位差，并以使相位的差减小的方式进行调整；串并行转换电路(SP)(12)，将从CDR输出的数据信号转换为并行数据；寄存器阵列(16)，保存SP电路的并行输出；和帧头检测部(17)，从寄存器阵列的输出中检测帧头，并输出帧检测信号，并具有：电路(40)，接收各信道的帧检测信号，检测最后检出帧头的信道；和进行以下控制的电路(50)，进行偏差调整，使最后检出的帧头和装置内时钟的相位、信道的再定时时钟的分频时钟的相位大致一致。

3. 发明授权

CN100559750C 接收并行数据的装置及其方法失效
公开(公告)号：CN100559750C
公开(公告)日：2009-11-11
申请号：CN200510068099.X
申请日：2005-05-16
申请人：富士通株式会社
发明人：牟田俊之
IPC分类号： H04L7/10 , G06F13/42
CPC分类号： G06F13/4054 , H03L7/06 , H04J3/0629 , H04L7/005
摘要：接收并行数据的装置及其方法。一种数据接收装置，其根据调整时钟信号，利用数据信号，调整第一时钟信号并获取数据缓冲器中的数据信号，以对并行数据的各个比特或各组比特确保数据信号的创建时间和保持时间。然后，该装置根据第二时钟信号，按照时间顺序选择所述数据缓冲器中的多个比特的数据，并读出所选择的数据作为并行数据。

4. 发明授权

CN1033352C 并行/串行总线的帧群发送与接收失效
公开(公告)号：CN1033352C
公开(公告)日：1996-11-20
申请号：CN93100809.3
申请日：1993-01-20
申请人：国际商业机器公司
发明人：尼尔·B·巴托 , 保罗·J·布朗 , 罗伯特·S·卡波斯基 , 路易斯·T·法桑诺 , 托马斯·A·格雷格 , 格雷戈里·萨利尔 , 帕特里克·J·萨格鲁 , 道格拉斯·W·韦斯科特 , 小文森特·P·蔡阿克
IPC分类号： H04B10/12 , G06F13/38 , H04L29/00
CPC分类号： H04J3/0629 , H04L69/14 , H04L69/40 , Y02D50/30
摘要：通过多光纤以串行方式异步并行发送数据块的系统与方法。提供帧群机制能在每根光纤上串行发送相关数据。帧群无顺序号，接收器据各帧到达时间判断帧群部分。一实施例中，并行总线各成员收发机在光纤每端异步地达到同步，故不再需公共时钟。接收器通过校验报文上一歪斜测量为每个导体确定相关歪斜，校验报文是由总线另一方的发送器产生的。总线两端所有导体上歪斜已确定时，通过总线交换该歪斜值，以设置发送器的适当帧间隔。

5. 发明公开

CN1866815A 接收并行数据的装置及其方法失效
公开(公告)号：CN1866815A
公开(公告)日：2006-11-22
申请号：CN200510068099.X
申请日：2005-05-16
申请人：富士通株式会社
发明人：牟田俊之
IPC分类号： H04L7/10 , G06F13/42
CPC分类号： G06F13/4054 , H03L7/06 , H04J3/0629 , H04L7/005
摘要：接收并行数据的装置及其方法。一种数据接收装置，其根据调整时钟信号，利用数据信号，调整第一时钟信号并获取数据缓冲器中的数据信号，以对并行数据的各个比特或各组比特确保数据信号的创建时间和保持时间。然后，该装置根据第二时钟信号，按照时间顺序选择所述数据缓冲器中的多个比特的数据，并读出所选择的数据作为并行数据。

6. 发明公开

CN1747376A 同步装置和半导体装置有权
公开(公告)号：CN1747376A
公开(公告)日：2006-03-15
申请号：CN200510103716.5
申请日：2005-09-07
申请人：恩益禧电子股份有限公司
发明人：佐伯贵范 , 西泽稔 , 中川顺志 , 那须寿和
IPC分类号： H04L7/02
CPC分类号： H04J3/0629 , H03M9/00 , H04J3/0602
摘要：提供一种以低等待时间实现信道间的延迟校正和帧同步的装置。对于多个信道，分别具有：时钟和数据恢复电路(CDR)(11)，生成数据信号和恢复时钟信号；分频电路(13)，生成恢复时钟信号的分频时钟；相位检测及校准电路(14)，检测分频时钟信号的相位、和对上述装置内时钟信号进行分频后的时钟信号的相位差，并以使相位的差减小的方式进行调整；串并行转换电路(SP)(12)，将从CDR输出的数据信号转换为并行数据；寄存器阵列(16)，保存SP电路的并行输出；和帧头检测部(17)，从寄存器阵列的输出中检测帧头，并输出帧检测信号，并具有：电路(40)，接收各信道的帧检测信号，检测最后检出帧头的信道；和进行以下控制的电路(50)，进行偏差调整，使最后检出的帧头和装置内时钟的相位、信道的再定时时钟的分频时钟的相位大致一致。

7. 发明公开

CN1075580A 并行/串行总线的帧群发送与接收失效
公开(公告)号：CN1075580A
公开(公告)日：1993-08-25
申请号：CN93100809.3
申请日：1993-01-20
申请人：国际商业机器公司
发明人：尼尔·B·巴托 , 保罗·J·布朗 , 罗伯特·S·卡波斯基 , 路易斯·T·法桑诺 , 托马斯·A·格雷格 , 格雷戈里·萨利尔 , 帕特里克·J·萨格鲁 , 道格拉斯·W·韦斯科特 , 小文森特·P·蔡阿克
IPC分类号： H04B10/12 , G06F13/38 , H04L29/00
CPC分类号： H04J3/0629 , H04L69/14 , H04L69/40 , Y02D50/30
摘要：通过多光纤以串行方式异步并行发送数据块的系统与方法。提供帧群机制能在每根光纤上串行发送相关数据。帧群无顺序号，接收器据各帧到达时间判断帧群部分。一实施例中，并行总线各成员收发机在光纤每端异步地达到同步，故不再需公共时钟。接收器通过校验报文上一歪斜测量为每个导体确定相关歪斜，校验报文是由总线另一方的发送器产生的。总线两端所有导体上歪斜已确定时，通过总线交换该歪斜值，以设置发送器的适当帧间隔。

8. 发明申请

WO1989011188A1 COUPLING FIELD FOR DIGITAL AUDIO SIGNALS 审中-公开
标题翻译：数字音频信号耦合
公开(公告)号：WO1989011188A1
公开(公告)日：1989-11-16
申请号：PCT/EP1989000515
申请日：1989-05-11
申请人： SIEMENS AKTIENGESELLSCHAFT ÖSTERREICH , SIEMENS AKTIENGESELLSCHAFT , KRAKER, Alfred , NEUHOLD, Günter , KICKER, August , MITTERBAUER, Raimund
发明人： SIEMENS AKTIENGESELLSCHAFT ÖSTERREICH , SIEMENS AKTIENGESELLSCHAFT
IPC分类号： H04J03/06
CPC分类号： H04J3/0629 , H04H60/04
摘要： Coupling field for digital audio signals which are, in parallel representation, directed into the coupling field inputs over incoming data buses in individual scanning pulse sequences with differing scanning frequencies (fi) and transmitted to similar outgoing data buses in the same parallel representation over coupling field outputs which can be connected as desired. A specific coupling field scanning pulse with a scanning frequency (fK) is provided for circuit processes within the coupling field (KF); said scanning frequency (fK) is greater than all individual scanning frequencies (fi). An input intermediate storage chain (E1, E2...) with a corresponding comparative pulse circuit (V1, V2...) is provided for each coupling field input for obtaining a separate interference signal (I1, I2...) to measure the phase or frequency difference between the individual scanning frequency (fi1, f2) and the scanning frequency of the coupling field (fK). A pulse regenerating circuit (R1, R2...) controlled on the basis of the corresponding interference signal (I1, I2...) is provided with a corresponding output intermediate memory chain (A1, A2...) at each coupling field output. The interference signals (I1, I2...) from the comparative pulse circuits (V1, V2...) are coupled in coded form at the corresponding coupling field inputs into the data flows to the corresponding coupling field outputs and after they have been coupled out of the data flows at the coupling field outputs, they are directed towards the pulse regenerating circuits (R1, R2...).
摘要翻译：并行表示的数字音频信号的耦合场指向不同扫描频率（fi）的各个扫描脉冲序列中的输入数据总线上的耦合场输入，并以耦合场相同的并行表示方式发送到相似的输出数据总线可根据需要连接的输出。为耦合场（KF）内的电路工作提供具有扫描频率（fK）的特定耦合场扫描脉冲; 所述扫描频率（fK）大于所有单独的扫描频率（fi）。为每个耦合场输入提供具有对应比较脉冲电路（V1，V2 ...）的输入中间存储链（E1，E2 ...），以获得单独的干扰信号（I1，I2 ...）单个扫描频率（fi1，f2）和耦合场（fK）的扫描频率之间的相位或频率差。基于对应的干扰信号（I1，I2 ...）控制的脉冲再生电路（R1，R2 ...）在每个耦合场提供相应的输出中间存储器链（A1，A2 ...）输出。来自比较脉冲电路（V1，V2 ...）的干扰信号（I1，I2 ...）以对应的耦合场输入的编码形式被耦合到数据流中，到相应的耦合场输出，并且在它们已经被在耦合场输出处的数据流中耦合，它们被引导到脉冲再生电路（R1，R2 ...）。

9. 发明申请

WO1987001006A1 CIRCUIT ARRANGEMENT TO ALIGN THE PCM GROUPS ENTERING A COMMUNICATION BRANCH POINT WITH ANOTHER 审中-公开
标题翻译：调整PCM组的电路布置与另一个进入通信分支点
公开(公告)号：WO1987001006A1
公开(公告)日：1987-02-12
申请号：PCT/EP1986000330
申请日：1986-05-29
申请人： ITALTEL SOCIETA ITALIANA TELECOMMUNICAZIONI ... , MARCHELLI, Francesco , SARTO, Piercarlo
发明人： ITALTEL SOCIETA ITALIANA TELECOMMUNICAZIONI ...
IPC分类号： H04Q11/04
CPC分类号： H04Q11/04 , H04J3/0629 , H04L25/4904
摘要： The circuit arrangement is designed to manage bidirectional transmission of PCM channels and includes the presence of a transmitting section (ST), a receiving section (SR) and a basic time generating unit (TBG). The transmitting section (ST) encodes the PCM signals according to the regulations foreseen by the Manchester II code, and also introduces a violation of the said regulations each time it receives a synchronizing pulse (S1) from the said basic time generating unit (TBG). The receiving section (SR) decodes the received signals, extracts the synchronizing signal (Sr) and outputs the PCM signals with a lag that is a function of the temporal relationship between the synchronizing signal (Sr) extracted from the data stream and the synchronizing signal (S1) output by the basic time generating unit (TBG).
摘要翻译：电路装置被设计为管理PCM信道的双向传输，并且包括发送部分（ST），接收部分（SR）和基本时间生成单元（TBG）的存在。发送部分（ST）根据曼彻斯特II码所规定的规定对PCM信号进行编码，并且每当从基本时间生成单元（TBG）接收到同步脉冲（S1）时也引入违反上述规定的信号，。接收部分（SR）对接收到的信号进行解码，提取同步信号（Sr）并以与数据流提取的同步信号（Sr）和同步信号之间的时间关系的函数的滞后来输出PCM信号（S1G）由基本时刻生成部（TBG）输出。

10. 发明申请

WO9940715A2 B-CHANNEL SYNCHRONIZATION FOR G.723.1 VOCODING 审中-公开
标题翻译： G.723.1语音的B信道同步
公开(公告)号：WO9940715A2
公开(公告)日：1999-08-12
申请号：PCT/US9901352
申请日：1999-01-22
申请人： SIEMENS INF & COMM NETWORKS
发明人： NEUBAUER HARALD , SKRZYNSKI MARK , DUMAS GREG
IPC分类号： H04M7/00 , H04Q11/04
CPC分类号： H04M7/125 , H04J3/062 , H04J3/0629 , H04Q11/0457
摘要： A gateway (1000a) is provided including a telephony interface (1004), a network interface (1002), and a digital signal processor (DSP) (1008a) for encoding the incoming telephony channels. The telephony interface (1004) is configured to separate an incoming data stream into separate channels. The telephony interface (1004) is further configured to control operation of a plurality of clocks for synchronizing the transfer of the channels to the encoding DSP, thereby minimizing multiplexing delay. According to another embodiment, the incoming channels are separately initialized by a controller (1050), at a predetermined delay.
摘要翻译：提供了包括电话接口（1004），网络接口（1002）和用于对输入电话信道进行编码的数字信号处理器（DSP）（1008a）的网关（1000a）。电话接口（1004）被配置为将输入数据流分离成单独的信道。电话接口（1004）还被配置为控制多个时钟的操作，用于同步信道到编码DSP的传送，从而最小化复用延迟。根据另一个实施例，输入信道由控制器（1050）以预定的延迟单独初始化。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式