专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

CN105144128B 存储器访问控制有权转让
公开(公告)号：CN105144128B
公开(公告)日：2018-08-07
申请号：CN201480021912.5
申请日：2014-04-08
申请人： ARM , 有限公司 , 安谋科技(中国)有限公司
发明人：迈克尔·安德鲁·坎贝尔
IPC分类号： G06F13/16
CPC分类号： G06F15/167 , G06F12/0207 , G06F12/0623 , G06F13/1615
摘要：用于控制对包括彼此并列布置的多个存储器单元的存储器的访问的存储器访问电路。该存储器访问电路包括:两个访问单元,各自被配置为响应于接收到的存储器访问请求选择多个存储器单元中的个存储器单元,并且控制和追踪对所选择的存储器单元的后续访问,多个存储器单元包括至少三个存储器单元;仲裁电路,被配置为从系统接收存储器访问请求并且选择存储器访问请求并将存储器访问请求转发到两个访问单元中的个访问单元,仲裁电路被配置为将对于访问个存储器单元的多个存储器访问请求转发到两个访问单元中的第访问单元,并且将对于访问另存储器单元的多个存储器访问请求引导到两个访问单元中的第二访问单元,并且随后将对于访问又存储器单元的多个存储器访问请求引导到第访问单元或第二访问单元中的个访问单元。两个访问单元包括:存储电路,该存储电路在将请求传送到相应存储器单元之前将请求存储在队列中;以及追踪电路,该追踪电路追踪被发送到相应存储器单元的请求并且确定何时从队列传送后续请求。控制电路被配置为设置两个访问单元中的每个访问单元的状态,状态是以下各项中的项:活动、准备、和休眠,处于活动状态的访问单元能操作来向相应存储器单元传送访问请求和激活请求两者,激活请求为相应存储器单元中的访问做准备并且访问请求访问数据,处于准备状态的访问单元能够操作来传送激活请求而不能够操作来传送访问请求,处于休眠状态的访问单元既不能操作来传送访问请求也不能操作来传送激活请求,控制电路被配置为周期性地切换两个访问单元的状态并且在同时刻将访问单元中的不多于个访问单元设置为活动状态。

2. 发明公开

CN102282546A 资源控制有权转让
公开(公告)号：CN102282546A
公开(公告)日：2011-12-14
申请号：CN200980153669.1
申请日：2009-11-09
申请人：维尔基逻辑公司
发明人：托马斯·亨里克松 , 伊丽莎白·弗朗西斯卡·玛丽亚·斯特芬斯
IPC分类号： G06F13/16
CPC分类号： G06F13/1615
摘要：本发明涉及一种资源控制方法，包括：控制具有第一优先级的第一类请求的处理。所述方法包括控制具有第二优先级的第二类请求的处理，其中第一优先级被设置为使得处理第一类请求优先于处理第二类请求。所述方法包括通过检测何时满足关于提供给第二类请求的服务的预定条件的机构来阻塞第一类请求。

3. 发明授权

CN1707694B 用于多线程流水线总线系统的存储控制器失效
公开(公告)号：CN1707694B
公开(公告)日：2010-12-22
申请号：CN200510070482.9
申请日：2005-05-13
申请人：三星电子株式会社
发明人：徐允范 , 辛宗哲
IPC分类号： G11C11/409 , G11C7/12 , G06F12/00
CPC分类号： G06F13/1631 , G06F13/1615
摘要：在多线程流水线系统的存储控制方法中，从主机顺序接收存储单元中待访问的多排的地址。对于该多排中的每一排，判定当读/写命令输出到存储单元时对应于该排的地址是否从主机输入。当该判定结果表明对应于该排的地址已输入时，向该存储单元输出包括公开页信息和自动预充电信息中任一种在内的读/写命令。

4. 发明公开

CN1707694A 用于多线程流水线总线系统的存储控制器失效
公开(公告)号：CN1707694A
公开(公告)日：2005-12-14
申请号：CN200510070482.9
申请日：2005-05-13
申请人：三星电子株式会社
发明人：徐允范 , 辛宗哲
IPC分类号： G11C11/409 , G11C7/12 , G06F12/00
CPC分类号： G06F13/1631 , G06F13/1615
摘要：在多线程流水线系统的存储控制方法中，从主机顺序接收存储单元中待访问的多排的地址。对于该多排中的每一排，判定当读/写命令输出到存储单元时对应于该排的地址是否从主机输入。当该判定结果表明对应于该排的地址已输入时，向该存储单元输出包括公开页信息和自动预充电信息中任一种在内的读/写命令。

5. 发明授权

CN104025196B 涉及多存储体、双管道或多管道SRAM的系统和方法有权
公开(公告)号：CN104025196B
公开(公告)日：2017-05-03
申请号：CN201280050486.9
申请日：2012-08-13
申请人： GSI技术有限公司
发明人：罗伯特·海格 , 庄孜斌 , 曾志强 , 黄睦翔
IPC分类号： G11C11/409
CPC分类号： G11C11/40615 , G06F13/1615 , G11C7/1039 , G11C7/1072 , G11C11/419 , G11C2207/2281 , G11C2207/229
摘要：公开了用于提高静态随机存取存储器（SRAM）的性能的系统和方法。本文中的各种系统例如可以包括或涉及双管道或多管道、多存储体SRAM，诸如Quad‑B2SRAM。在一个说明性实施方式中，提供了一种SRAM存储装置，其包括具有多个SRAM存储体的存储器阵列、以及具有与SRAM存储体中的每个相关的单独且不同的管道的对，其中，每个管道对可以向其相关的SRAM存储体提供独立的访问。

6. 发明公开

CN105144128A 存储器访问控制有权转让
公开(公告)号：CN105144128A
公开(公告)日：2015-12-09
申请号：CN201480021912.5
申请日：2014-04-08
申请人： ARM有限公司
发明人：迈克尔·安德鲁·坎贝尔
IPC分类号： G06F13/16
CPC分类号： G06F15/167 , G06F12/0207 , G06F12/0623 , G06F13/1615
摘要：用于控制对包括彼此并列布置的多个存储器单元的存储器的访问的存储器访问电路。该存储器访问电路包括：两个访问单元，各自被配置为响应于接收到的存储器访问请求选择多个存储器单元中的一个存储器单元，并且控制和追踪对所选择的存储器单元的后续访问，多个存储器单元包括至少三个存储器单元；仲裁电路，被配置为从系统接收存储器访问请求并且选择存储器访问请求并将存储器访问请求转发到两个访问单元中的一个访问单元，仲裁电路被配置为将对于访问一个存储器单元的多个存储器访问请求转发到两个访问单元中的第一访问单元，并且将对于访问另一存储器单元的多个存储器访问请求引导到两个访问单元中的第二访问单元，并且随后将对于访问又一存储器单元的多个存储器访问请求引导到第一访问单元或第二访问单元中的一个访问单元。两个访问单元包括：存储电路，该存储电路在将请求传送到相应存储器单元之前将请求存储在队列中；以及追踪电路，该追踪电路追踪被发送到相应存储器单元的请求并且确定何时从队列传送后续请求。控制电路被配置为设置两个访问单元中的每个访问单元的状态，状态是以下各项中的一项：活动、准备、和休眠，处于活动状态的访问单元能操作来向相应存储器单元传送访问请求和激活请求两者，激活请求为相应存储器单元中的访问做准备并且访问请求访问数据，处于准备状态的访问单元能够操作来传送激活请求而不能够操作来传送访问请求，处于休眠状态的访问单元既不能操作来传送访问请求也不能操作来传送激活请求，控制电路被配置为周期性地切换两个访问单元的状态并且在同一时刻将访问单元中的不多于一个访问单元设置为活动状态。

7. 发明公开

CN103365802A 级联存储器装置无效
公开(公告)号：CN103365802A
公开(公告)日：2013-10-23
申请号：CN201310280671.3
申请日：2009-01-16
申请人： S.阿夸半导体有限公司
发明人： G·R·莫汉·拉奥
IPC分类号： G06F13/16 , G06F13/42
CPC分类号： G06F13/1615 , G06F13/1694 , G06F13/4234
摘要：本公开的实施例提供了包括存储器装置的方法、设备和系统，所述存储器装置包括：第一存储器；以及第二存储器，可操作地耦合至第一存储器，用作存储器装置对存储器装置外部的一个或更多个组件的外部接口，以同时访问第一存储器的不同部分。

8. 发明公开

CN87102176A 用于在数据处理系统的主存机中提供分布式控制的设备和方法失效
公开(公告)号：CN87102176A
公开(公告)日：1987-09-02
申请号：CN87102176
申请日：1987-01-29
申请人：数字设备公司
发明人：保罗·J·纳塔施 , 尤金·L·余 , 戴维·C·塞纳奇亚 , 小约翰·F·亨利
IPC分类号： G06F15/06
CPC分类号： G06F13/1615
摘要：用于数据处理系统的主存子系统包括多个储存逻辑信号组的存储器板。每一存储板包括多个阵列部件。每一阵列部件存储逻辑信号组，该逻辑信号组的长度与数据逻辑信号组字段的长度相等，且每一阵列部件具有使每一可寻址的数据信号组被存入的地址结构。每一地址字段被进一步改进，以降低干扰活动的概率。这种阵列独立地处理数据信号组，因此，涉及几个阵列的活动可以同时进行。存储子系统被做成可以提供流水线式重叠动作的结构，所以涉及几个阵列部件的活动能够同时进行。所以这种存储器部件适合于处理能连续地送入该系统的信号组。

9. 发明公开

CN108958797A 应用处理器和集成电路无效
公开(公告)号：CN108958797A
公开(公告)日：2018-12-07
申请号：CN201810343336.6
申请日：2018-04-17
申请人：三星电子株式会社
发明人：李庆九 , 李瑞勋
IPC分类号： G06F9/30 , G06F5/06
CPC分类号： G06F13/1673 , G06F5/065 , G06F13/1615 , G06F13/1694 , G06F15/76 , G06F15/7817 , G06F2205/067 , G06F9/30098 , G06F5/06
摘要：公开应用处理器和集成电路。一种应用处理器(AP)包括知识产权(IP)块和具有第一命令控制器和第二命令控制器的系统总线。第一命令控制器和第二命令控制器中的每一个包括：命令分配器、命令缓冲器和命令仲裁器。每一个命令分配器从中央处理单元(CPU)接收第一命令至第三命令。每一个命令缓冲器从命令分配器顺序地接收第一命令和第二命令，并且在不同的时隙输出第一命令和第二命令。每一个命令仲裁器从命令缓冲器接收第一命令和第二命令并从命令分配器接收第三命令，并且选择性地输出第一命令、第二命令和第三命令。对应于第一命令的第一数据、对应于第二命令的第二数据以及运行标记被存储在命令缓冲器中。

10. 发明公开

CN107077440A 紧密耦合的分布式非核一致结构无效
公开(公告)号：CN107077440A
公开(公告)日：2017-08-18
申请号：CN201580064462.2
申请日：2015-11-29
申请人：英特尔公司
发明人： R.纳加拉詹 , M.T.克林格勒-史密斯 , J.雷
IPC分类号： G06F13/16
CPC分类号： G06F13/1615 , G06F13/1663 , G06F15/7821 , Y02D10/14
摘要：片上系统（SoC）或其它嵌入式系统的非核结构的所选部分被划分成两个独立的流水线。每个流水线独立于另一流水线进行操作，并且每一个流水线仅访问系统存储器的一半，诸如交错式存储器中的奇数或偶数地址。然而，两个流水线被紧密耦合以维持该结构的一致性。可以例如通过共享时钟来实现耦合，所述共享时钟是用于该结构的基础时钟周期的一半。每个进入的地址可以由确定性散列来处理，被指派给所述流水线中的一个，通过存储器进行处理，并且然后传递至信用返回。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式