会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明专利
    • 集積回路におけるセルフテスト回路およびデータ処理回路
    • 自测电路和在集成电路中的数据处理电路
    • JP2017015597A
    • 2017-01-19
    • JP2015133726
    • 2015-07-02
    • 株式会社リコー
    • 植草 茂
    • H01L21/822H01L27/04G01R31/28
    • G01R31/31727G01R31/31723G01R31/3187
    • 【課題】回路をテスト動作モードに切り替えずに、回路を駆動するクロック速度を最高速度から落とすことなく、高い故障検出率を維持しながら、回路内の各FFの故障検出が可能な集積回路におけるセルフテスト回路を提供する。 【解決手段】1/N周期ずつ位相シフトされた第1位相から第N位相をそれぞれ有する同一周期のN個のクロック信号を含む多相クロック信号によって駆動される集積回路におけるセルフテスト回路10は、パラレル形式の入力テストデータ120をN並列にシリアル変換し、N並列出力される各ビットを、第1位相から第N位相までの各位相に対応するタイミングでシリアル出力信号152として冗長遅延量だけ遅延出力するシリアル化回路6と、4つの位相の各々に対応するタイミングに同期して、シリアル出力信号152を、N並列ビット列として取り込んで論理テストを行う論理テスト回路2と、を具備する。 【選択図】図2
    • 没有电路切换到操作的测试模式中,在不降低时钟速度从最大速度驱动电路,同时保持高的故障覆盖率A,故障检测是可能的集成电路电路中每个FF 以提供自测试电路。 自检电路10在分别与所述N个相位同期的N个时钟信号由所述多相位时钟信号包括1 / N周期由相移的第一阶段驱动集成电路, 并行格式到串变换成N个并行的120输入测试数据,每个位为N个并行输出端,冗余延迟量作为在对应于所述第一阶段的每个阶段的定时串行输出信号152,直到N个相位延迟 用于输出,同步地对应于每个四个阶段的定时,包括一串行输出信号152,逻辑测试电路2用于执行逻辑测试的串联电路6被取为N个并行位序列,使用。 .The
    • 7. 发明专利
    • 画像処理装置、画像形成装置および画像処理方法
    • JP2018052063A
    • 2018-04-05
    • JP2016193810
    • 2016-09-30
    • 株式会社リコー
    • 植草 茂
    • H04N1/409G03G15/00G03G21/14B41J2/47
    • 【課題】細線化処理により細線が消えてしまうことを抑制可能な画像処理装置、画像形成装置および画像処理方法を提供する。 【解決手段】設定部3271は、複数のテストパターンの出力結果に基づいて、細線構造の幅の閾値を設定する。第1の変換部3263は、対象画素が細線化処理の対象である場合、対象画素に対して細線化処理を行い、第1の解像度よりも高い第2の解像度に変換する処理を行い、第2の画像データに変換する。第2の変換部3264は、対象画素に対して解像度変換処理を行って第3の画像データに変換する。検知部3266は、対象画素が、閾値以下の幅を示す細線構造に含まれる画素であるか否かを検知する。選択部3268は、検知部3266により、対象画素が閾値以下の幅を示す細線構造に含まれる画素であると検知された場合は、第3の画像データを選択する一方、閾値以下の幅であると検知されなかった場合は、第2の画像データを選択する。 【選択図】図14