专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07710988B1 Method and system for non-deterministic finite automaton filtering 失效
标题翻译：非确定性有限自动机滤波的方法和系统
公开(公告)号：US07710988B1
公开(公告)日：2010-05-04
申请号：US11373228
申请日：2006-03-10
申请人： Devendra Tripathi , Keith Kong , Alak Deb , Debashis Chatterjee
发明人： Devendra Tripathi , Keith Kong , Alak Deb , Debashis Chatterjee
IPC分类号： H04L12/28
CPC分类号： H04L63/0227
摘要： A structural matching engine for non-deterministic filtering operations is provided. The structural matching engine includes an active node processor (ANP) configured to process a state of an active list to determine possible future states of a non-deterministic finite automaton (NFA). The ANP processes the state according to rules. The structural matching engine includes an active list processor (ALP) configured to initiate a lookup for a token value corresponding to the state of the active list. The ALP provides a next sate of the active list to the ANP for processing according to the rules upon completion of the processing of the state by the ANP, wherein the possible future states of the NFA are linked by the ALP to form a target list, the target list stacked on top of the active list in a data structure. A processor and a method for filtering data associated with non-deterministic states are also included.
摘要翻译：提供了一种用于非确定性过滤操作的结构匹配引擎。结构匹配引擎包括被配置为处理活动列表的状态以确定非确定性有限自动机（NFA）的可能未来状态的主动节点处理器（ANP）。 ANP根据规则处理状态。结构匹配引擎包括被配置为发起对应于活动列表的状态的令牌值的查找的活动列表处理器（ALP）。 ALP在完成ANP处理状态时根据规则向ANP提供活动列表的下一个状态，其中NFA的可能未来状态由ALP链接以形成目标列表，目标列表堆叠在数据结构中的活动列表的顶部。还包括用于过滤与非确定性状态相关联的数据的处理器和方法。

2. 发明授权

US07664938B1 Semantic processor systems and methods 失效
标题翻译：语义处理器系统和方法
公开(公告)号：US07664938B1
公开(公告)日：2010-02-16
申请号：US11675618
申请日：2007-02-15
申请人： Devendra Tripathi , Sarin Chandran , Raman Muthukrishnan
发明人： Devendra Tripathi , Sarin Chandran , Raman Muthukrishnan
IPC分类号： G06F9/44
CPC分类号： G06F9/3885 , G06F9/3802 , G06F9/3851
摘要： A system including a CPU including logic for executing code from a location and at a time determined by an external entity, a data cache and a CPU management entity (CME) including logic for receiving data one unit at a time from an external data feeder. The data unit being arbitrarily defined mutually between the data feeder and the CME. The CME being coupled to the CPU. The CME including logic to provide the received data unit, a corresponding context information and a corresponding code address to the CPU, wherein the CPU includes logic for notifying the CME of a completed execution.
摘要翻译：一种包括CPU的系统，包括用于从外部实体确定的位置和时间执行代码的逻辑，数据高速缓存和包括用于从外部数据馈送器一次一个接收数据的逻辑的CPU管理实体（CME）。数据单元在数据馈送器和CME之间相互任意定义。 CME耦合到CPU。 CME包括向CPU提供接收数据单元的逻辑，对应的上下文信息和相应的代码地址，其中CPU包括用于通知CME完成的执行的逻辑。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式