专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2022096886A1 DATA PROCESSING SYSTEMS 审中-公开
公开(公告)号：WO2022096886A1
公开(公告)日：2022-05-12
申请号：PCT/GB2021/052861
申请日：2021-11-04
申请人： ARM LIMITED
发明人： KERRY, Daniel James , GARBETT, David Thomas , PENNALA, Jussi Tuomas , MURPHY, Nicholas John Nelson
IPC分类号： G06F11/22 , G06F11/27 , G06F11/07
摘要： A data processing system (1) comprises a plurality of, e.g. graphics, processing units (11), and a management circuit (12) associated with the processing units and operable to configure the processing units of the plurality of processing units into respective groups of the processing units. The management circuit (12) is configured to always operate with a high level of fault protection, but the groups of the processing units can be selectively operated with either a higher level of fault protection or a lower level of fault protection, by selectively subjecting them to fault detection testing (60).

2. 发明申请

WO2016113530A1 ADAPTING THE USAGE CONFIGURATION OF INTEGRATED CIRCUIT INPUT-OUTPUT PADS 审中-公开
标题翻译：适用于集成电路输入输出口的使用配置
公开(公告)号：WO2016113530A1
公开(公告)日：2016-07-21
申请号：PCT/GB2015/054126
申请日：2015-12-22
申请人： ARM LIMITED
发明人： MYERS, James Edward , SAVANTH, Parameshwarappa Anand Kumar
IPC分类号： G06F11/27
CPC分类号： G01R31/31715 , G01R31/31721 , G01R31/31724 , G06F11/27
摘要： Techniques for implementing a self-test procedure of an integrated circuit are provided, where the self-test procedure comprises testing for an electrical connection between first and second input-output pads of the integrated circuit. A control device is capable of adapting a functional configuration of usage of the first and second input- output pads in dependence on presence of the electrical connection. A corresponding integrated circuit, printed circuit and method are also provided. These techniques allow the integrated circuit to be used in a variety of contexts, without requiring physical customisation of the integrated circuit to adapt it to its usage context, in particular where connections from the context to the pads of the integrated circuit may be made to individual pads in some contexts or may span more than one pad in other contexts.
摘要翻译：提供了用于实现集成电路的自检程序的技术，其中自检程序包括测试集成电路的第一和第二输入 - 输出焊盘之间的电连接。控制装置能够根据电连接的存在来适应第一和第二输入 - 输出焊盘的使用的功能配置。还提供了相应的集成电路，印刷电路和方法。这些技术允许集成电路在各种上下文中使用，而不需要集成电路的物理定制以使其适应其使用情况，特别是在可以将集成电路的上下文连接到集成电路的焊盘进行个体化在一些上下文中的垫或者可以在其他上下文中跨越多个垫。

3. 发明申请

WO2015180932A1 VERFAHREN ZUM RECHNERGESTÜTZTEN TESTEN EINES TECHNISCHEN SYSTEMS 审中-公开
标题翻译：对于计算机辅助方法测试技术体系
公开(公告)号：WO2015180932A1
公开(公告)日：2015-12-03
申请号：PCT/EP2015/059816
申请日：2015-05-05
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： FRÖHLICH, Joachim , ROTHBAUER, Stefan
IPC分类号： G06F11/27
CPC分类号： G06F11/27
摘要： Die Erfindung betrifft ein Verfahren zum rechnergestützten Testen eines technischen Systems, bei dem basierend auf einem vorgegebenen Takt zyklisch vorbestimmte Zeitschlitze reserviert werden, welche ausschließlich zum Testen des technischen Systems nutzbar sind, und in einem oder mehreren Rechnerknoten (R1, R2,..., SA4) des technischen Systems jeweils eine Testsonde (T) integriert ist. Durch eine jeweilige Testsonde (T) wird beim Testen des technischen Systems ein internes Testprogramm (ITP) ausgeführt, das in der jeweiligen Testsonde (T) hinterlegt ist, wobei die jeweilige Testsonde (T) mittels des internen Testprogramms (ITP) auf eine System-Datenbank (S-DB) zugreift, die Daten in der Form von Zustandsdaten des technischen Systems enthält und in dem Rechnerknoten (R1, R2,..., SA4) hinterlegt ist, in dem die jeweilige Testsonde (T) integriert ist.
摘要翻译：本发明涉及一种用于技术系统，其中，基于保留预定的时钟周期预定的时隙，它专门用于技术系统的测试和计算机辅助测试的方法（在一个或多个计算机节点R1，R2，...， SA 4）被集成在技术系统中的每个情形下，测试探针（T）。通过相应的测试探针（T）在技术系统的测试被执行，一个内部测试程序（ITP），其被存储在相应的测试探针（T），其中，所述各自的测试探针（T）通过在系统内部测试程序（ITP）的手段数据库（S-DB）访问在技术系统的状态数据的形式，并且在计算机中的节点包含数据（R1，R2，...，SA4）被存储，被集成在相应的测试探针（T）。

4. 发明申请

WO2011116116A3 LOGIC BUILT-IN SELF-TEST PROGRAMMABLE PATTERN BIT MASK 审中-公开
公开(公告)号：WO2011116116A3
公开(公告)日：2011-09-22
申请号：PCT/US2011/028699
申请日：2011-03-16
申请人： QUALCOMM INCORPORATED , KIM, Hong S. , POLICKE, Paul F. , BASSETT, Paul Douglas
发明人： KIM, Hong S. , POLICKE, Paul F. , BASSETT, Paul Douglas
IPC分类号： G06F11/27 , G01R31/3185
摘要： In a particular embodiment, a method is disclosed that includes mapping failing bit positions within multiple scan chains to memory locations of a memory mask. The method also includes executing logic built in self test (LBIST) testing on a semiconductor device using the memory mask to selectively mask certain results within the multiple scan chains. The results are associated with performance of LBIST testing on the semiconductor device.

5. 发明申请

WO2010060012A1 ON-CHIP LOGIC TO SUPPORT IN-FIELD OR POST-TAPE-OUT X-MASKING IN BIST DESIGNS 审中-公开
标题翻译：片上设计中的支持现场或后插拔X-MASK的片上逻辑
公开(公告)号：WO2010060012A1
公开(公告)日：2010-05-27
申请号：PCT/US2009/065465
申请日：2009-11-23
申请人： MENTOR GRAPHICS CORPORATION , HAPKE, Friedrich , WITTKE, Michael
发明人： HAPKE, Friedrich , WITTKE, Michael
IPC分类号： G06F11/27 , G01R31/317
CPC分类号： G06F11/27 , G01R31/318544
摘要： Techniques for masking unknown and irrelevant response values that may be produced by a BIST process. Masking circuitry is provided for selectively masking the response values obtained from a BIST process. The operation of the selective masking circuitry is controlled by a programmable mask circuitry controller that can be programmed after the integrated circuit has been manufactured. A user can analyze an integrated circuit after it has been manufactured to identify irrelevant and unknown data values in a BIST process. After the irrelevant and unknown data values have been identified, the user can program the programmable mask controller to have the selective masking circuitry mask the identified irrelevant and unknown data values.
摘要翻译：用于掩蔽可能由BIST过程产生的未知和不相关响应值的技术。提供掩蔽电路用于选择性地屏蔽从BIST过程获得的响应值。选择性屏蔽电路的操作由可编程掩模电路控制器控制，该控制器可以在制造集成电路之后进行编程。用户可以在集成电路制造后分析集成电路，以识别BIST过程中的不相关和未知数据值。在识别出不相关和未知的数据值之后，用户可以对可编程掩码控制器进行编程，使选择性屏蔽电路掩蔽所识别的不相关和未知数据值。

6. 发明申请

WO2010037814A1 A COMPUTERISED STORAGE SYSTEM COMPRISING REPLACEABLE UNITS FOR MANAGING TESTING OF REPLACEMENT UNITS 审中-公开
标题翻译：包含可更换单元的计算机存储系统，用于管理替换单元的测试
公开(公告)号：WO2010037814A1
公开(公告)日：2010-04-08
申请号：PCT/EP2009/062757
申请日：2009-10-01
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , CASHMAN, Paul, Nicholas , SETTLE, Jonathan, Ian , MCCARTHY, Timothy, Finbarr , MOORE, Roderick, Guy , SHORT, Jonathan, William, Lewis
发明人： CASHMAN, Paul, Nicholas , SETTLE, Jonathan, Ian , MCCARTHY, Timothy, Finbarr , MOORE, Roderick, Guy , SHORT, Jonathan, William, Lewis
IPC分类号： G06F11/27
CPC分类号： G06F11/0727 , G06F11/27
摘要： A method, apparatus and software is disclosed, for use in a computerised storage system comprising one or more replaceable units, for managing testing of one or more replacement units, where the storage system is automatically placed in a testing mode in response to a given unit being replaced and if testing fails the storage system automatically fails back to a service mode.
摘要翻译：公开了一种方法，装置和软件，用于包括一个或多个可更换单元的计算机化存储系统，用于管理一个或多个更换单元的测试，其中存储系统响应于给定单元而被自动置于测试模式被替换，如果测试失败，存储系统将自动故障恢复到服务模式。

7. 发明申请

WO2009083116A1 SIGNALVERARBEITUNGSVORRICHTUNG 审中-公开
标题翻译：信号处理装置
公开(公告)号：WO2009083116A1
公开(公告)日：2009-07-09
申请号：PCT/EP2008/010605
申请日：2008-12-12
申请人： PHOENIX CONTACT GMBH & CO. KG , ESCH, Rainer , OSTER, Viktor
发明人： ESCH, Rainer , OSTER, Viktor
IPC分类号： G06F11/20 , G06F11/27
CPC分类号： G06F11/2242 , G06F11/2023 , G06F11/2038 , G06F11/2051
摘要： Die Erfindung betrifft eine Signalverarbeitungsvorrichtung mit einer ersten Signalverarbeitungseinrichtung (101), einer zweiten Signalverarbeitungseinrichtung (103), einer dritten Signalverarbeitungseinrichtung (105) und einer Sicherheitseinrichtung (107), wobei die erste Signalverarbeitungseinrichtung (101) und die zweite Signalverarbeitungseinrichtung (103) zum Bereitstellen von Signalverarbeitungsredundanz parallel betreibbar und ausgebildet sind, ansprechend auf ein Eingangssignal jeweils ein Ausgangssignal auszugeben, und wobei die Sicherheitseinrichtung (107) ausgebildet ist, die erste Signalverarbeitungseinrichtung (101) oder die zweite Signalverarbeitungseinrichtung (103) durch die dritte Signalverarbeitungseinrichtung (105) zu ersetzen.
摘要翻译：本发明涉及到与第一信号处理装置（101），第二信号处理装置（103），第三信号处理装置（105）和安全装置（107）的信号处理装置，其中，所述第一信号处理装置（101）和用于提供所述第二信号处理装置（103）是信号处理冗余并联操作以及形成在响应以分别输出到输入信号的输出信号，并且其中，所述安全装置（107）被适配以替代所述第一信号处理装置（101）或由第三信号处理装置（105）的第二信号处理装置（103）。

8. 发明申请

WO2007131130A2 INTERFACE TEST CIRCUIT 审中-公开
标题翻译：接口测试电路
公开(公告)号：WO2007131130A2
公开(公告)日：2007-11-15
申请号：PCT/US2007/068177
申请日：2007-05-03
申请人： RAMBUS INC. , TRAN, Chanh, V. , STOTT, Bret , LAU, Benedict , BROOKS, John, W. , YEUNG, Philip , HO, Eugene, C.
发明人： TRAN, Chanh, V. , STOTT, Bret , LAU, Benedict , BROOKS, John, W. , YEUNG, Philip , HO, Eugene, C.
IPC分类号： G01R31/317 , G01R31/3187 , G06F11/27
CPC分类号： G01R31/31716 , G11C29/022
摘要： An integrated circuit is described. The integrated circuit includes an interface circuit that includes a transmitter and a receiver. A generator in the integrated circuit is selectively coupled to the transmitter. The generator is to provide a test sequence that is output by the transmitter during a test mode of operation. A memory in the integrated circuit is selectively coupled to the generator and the receiver. The memory is to receive and synchronize the test sequence and a signal corresponding to the test sequence that is received by the receiver. A logic circuit in the integrated circuit is to compare the test sequence and the signal.
摘要翻译：描述了集成电路。集成电路包括包括发射机和接收机的接口电路。集成电路中的发生器选择性地耦合到发射机。发生器将提供在测试操作模式期间由发射器输出的测试序列。集成电路中的存储器选择性地耦合到发生器和接收器。存储器是接收并同步测试序列和对应于由接收机接收的测试序列的信号。集成电路中的逻辑电路是比较测试序列和信号。

9. 发明申请

WO2007054275A3 VERFAHREN ZUM ÜBERWACHEN DER ANSTEUERUNG VON BILDDARSTELLUNGEN 审中-公开
公开(公告)号：WO2007054275A3
公开(公告)日：2007-05-18
申请号：PCT/EP2006/010686
申请日：2006-11-08
申请人： DIEHL AEROSPACE GMBH , SCHRÖDER, Rolf , KAMMER, Olaf
发明人： SCHRÖDER, Rolf , KAMMER, Olaf
IPC分类号： G01C23/00 , G06F11/26 , G06F11/27 , G06T15/00 , G09G5/00
摘要： Zur Kontrolle der Funktion der mit sicherheitsrelevanten Rohdaten, insbesondere Sensordaten, erfolgenden Grafikgenerierung, etwa unter geometrischer Transformation und Bildfilterung, werden zusätzlich zu den vorverarbeiteten Rohdaten noch Testvektoren verarbeitet und die daraus resultierenden Videodaten mit den Erwartungswerten verglichen, um auf etwaige Fehlfunktionen schließen zu können. Das erübrigt ein aufwändiges Rückrechnen der Videodaten zum Vergleich mit den ihnen zugrunde liegenden Grafikinstruktionen oder Rohdaten.

10. 发明申请

WO03023658A2 EMULATION SYSTEM AND METHOD 审中-公开
标题翻译：仿真系统和方法
公开(公告)号：WO03023658A2
公开(公告)日：2003-03-20
申请号：PCT/GB0204130
申请日：2002-09-11
申请人： BEACH SOLUTIONS LTD , BUCKLEY MATTHEW CHARLES
发明人： BUCKLEY MATTHEW CHARLES
IPC分类号： G06F11/26 , G06F11/27 , G06F17/50
CPC分类号： G06F11/27 , G06F11/261 , G06F17/5022 , G06F2217/86
摘要： An emulator block (30) for use in the development or testing of an embedded system, the emulator block (30) being configured to model a processing block (20) that includes a bus interface (22) and processing core logic (28), said emulator block comprising: an emulator bus interface comprising bus specific logic (24) and a Register Block (26), said emulator bus interface being configured to be substantially identical to the bus interface of the processing block that the emulator block is to model; and a core block emulator (32) configured, in use, to supply and receive signals to and from the Register Block (26) which mimic signals supplied and received to and from the processing core logic (28) of the processing block that the emulator block is to model.
摘要翻译：一种用于开发或测试嵌入式系统的仿真器模块（30），所述仿真器模块（30）被配置为模拟包括总线接口（22）和处理核心逻辑（28）的处理模块（20）所述仿真器块包括：包括总线专用逻辑（24）和寄存器块（26）的仿真器总线接口，所述仿真器总线接口被配置为与仿真器块将要建模的处理块的总线接口基本相同; 和核心模块仿真器（32），其被配置为在使用中向模块化器（26）供应信号和从模块化模块（26）接收信号，所述信号模拟向处理模块的处理核心逻辑（28）提供和从模拟器块是模型。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式