像素相关的专利数据

序号	专利名	申请号	申请日	公开（公告）号	公开（公告）日	发明人
1	像素及其像素电路	CN201310363247.5	2013-08-20	CN103400552B	2016-01-20	刘立伟; 许文曲
一种像素及其像素电路，该像素包含有机发光二极管、驱动晶体管、第一开关、第三开关及第四开关。驱动晶体管电性耦接于有机发光二极管。像素处于数据写入期间时，藉由第一开关将数据电压写入驱动晶体管的控制端。像素处于补偿期间时，第四开关导通驱动晶体管的控制端与第一端，使得驱动晶体管的控制端经由一电流路径以进行充放电，以使驱动晶体管的控制端的电压形成补偿电压，补偿电压于发光期间导通驱动晶体管，且第三开关被开启，使得驱动电流提供予有机发光二极管。另外，还揭示了一种像素电路。
2	像素及其像素电路	CN201310363247.5	2013-08-20	CN103400552A	2013-11-20	刘立伟; 许文曲
一种像素及其像素电路，该像素包含有机发光二极管、驱动晶体管、第一开关、第三开关及第四开关。驱动晶体管电性耦接于有机发光二极管。像素处于数据写入期间时，藉由第一开关将数据电压写入驱动晶体管的控制端。像素处于补偿期间时，第四开关导通驱动晶体管的控制端与第一端，使得驱动晶体管的控制端经由一电流路径以进行充放电，以使驱动晶体管的控制端的电压形成补偿电压，补偿电压于发光期间导通驱动晶体管，且第三开关被开启，使得驱动电流提供予有机发光二极管。另外，还揭示了一种像素电路。
3	像素电路、像素结构与相关的像素矩阵	CN202010382551.4	2020-05-08	CN111402808A	2020-07-10	吴佳恩; 李明贤; 邱韦嘉; 陈冠宇
一种像素电路、像素结构与相关的像素矩阵，像素电路包含驱动晶体管、发光单元、发光控制电路、补偿电路、存储电容与写入电路。发光控制电路用于选择性地将发光单元导通至驱动晶体管。补偿电路耦接于发光控制电路与驱动晶体管的控制端，用于与驱动晶体管形成二极管连接结构。存储电容包含第一端和第二端。存储电容的第一端耦接于驱动晶体管的控制端。发光控制电路用于选择性地将存储电容的第二端导通至第一电源端。写入电路用于提供不同电压至存储电容的第一端与存储电容的第二端。
4	像素结构及像素阵列	CN201510731684.7	2015-11-02	CN105301855B	2018-08-24	谢秀春; 陈亦伟; 陈明炎; 苏志中
一种像素结构，包括扫描线、第一数据线、第二数据线、主动元件、覆盖层、共享电极层、绝缘层以及像素电极。第一数据线以及第二数据线所传递的信号极性不相同。覆盖层覆盖扫描线、第一数据线、第二数据线以及主动元件。共享电极层，位于覆盖层上并具有第一开口以及第二开口。第一开口与主动元件至少一部份于垂直方向上重迭。第二开口与第二数据线至少一部分在垂直方向上重迭。绝缘层位于共享电极层上。像素电极位于绝缘层上且经由接触窗与主动元件电性连接。像素电极延伸覆盖第二开口并经由第二开口与第二数据线之间形成耦合电容。
5	像素电路和像素矩阵	CN201710061570.5	2017-01-26	CN108364609A	2018-08-03	佐野景一; 西川龙司
本发明提供了一种像素电路和像素矩阵，该像素电路包括一选择晶体管、一驱动晶体管、一发光元件、一第一电容以及一参考晶体管。选择晶体管耦接至一栅极线以及一数据线。驱动晶体管的一控制电极耦接至选择晶体管，并且驱动晶体管的第一电极耦接至一电源线。发光元件根据驱动晶体管所提供的一电流发光。第一电容包括耦接至驱动晶体管以及一发射信号线。参考晶体管的一控制电极耦接至提供切换于一第一既定电平与一第二既定电平的一可调电压的一参考信号线。参考晶体管的第一电极耦接至驱动晶体管的控制电极。
6	像素结构及具有此像素结构的像素阵列	CN201510440058.2	2015-07-24	CN105182631B	2018-06-19	施志昌; 龚欣玫; 李书恩; 田堃正; 廖乾煌
本发明公开一种像素结构及具有此像素结构的像素阵列，该像素结构包括控制元件、主像素电极、次像素电极。主像素电极与控制元件电连接，其中主像素电极具有多个主像素狭缝，且该些主像素狭缝的宽度为S。次像素电极与控制元件电连接且与主像素电极分离开来，且次像素电极包括第一电极图案以及第二电极图案。第一电极图案具有多个第一狭缝，且每一第一狭缝的宽度S1大于或等于主像素狭缝的宽度S。第二电极图案为不具有狭缝或是具有多个第二狭缝，其中每一第二狭缝的宽度S2小于主像素狭缝的宽度S。此外，包括上述像素结构的像素阵列也被提出。
7	像素电路、像素结构与相关的像素矩阵	CN202010382551.4	2020-05-08	CN111402808B	2021-12-21	吴佳恩; 李明贤; 邱韦嘉; 陈冠宇
一种像素电路、像素结构与相关的像素矩阵，像素电路包含驱动晶体管、发光单元、发光控制电路、补偿电路、存储电容与写入电路。发光控制电路用于选择性地将发光单元导通至驱动晶体管。补偿电路耦接于发光控制电路与驱动晶体管的控制端，用于与驱动晶体管形成二极管连接结构。存储电容包含第一端和第二端。存储电容的第一端耦接于驱动晶体管的控制端。发光控制电路用于选择性地将存储电容的第二端导通至第一电源端。写入电路用于提供不同电压至存储电容的第一端与存储电容的第二端。
8	像素结构及具有此像素结构的像素阵列	CN201510440058.2	2015-07-24	CN105182631A	2015-12-23	施志昌; 龚欣玫; 李书恩; 田堃正; 廖乾煌
本发明公开一种像素结构及具有此像素结构的像素阵列，该像素结构包括控制元件、主像素电极、次像素电极。主像素电极与控制元件电连接，其中主像素电极具有多个主像素狭缝，且该些主像素狭缝的宽度为S。次像素电极与控制元件电连接且与主像素电极分离开来，且次像素电极包括第一电极图案以及第二电极图案。第一电极图案具有多个第一狭缝，且每一第一狭缝的宽度S1大于或等于主像素狭缝的宽度S。第二电极图案为不具有狭缝或是具有多个第二狭缝，其中每一第二狭缝的宽度S2小于主像素狭缝的宽度S。此外，包括上述像素结构的像素阵列也被提出。
9	检测像素和像素系统	CN202110186787.5	2021-02-10	CN113253296A	2021-08-13	J·利奥贝; R·朱
一种用于成像装置的像素系统，可包括：一个或多个像素，所述一个或多个像素包括被配置为在一个或多个阈值电压下检测脉冲的脉冲触发器组件；计时器系统，所述计时器系统形成所述一个或多个像素的一部分和/或与其连接，所述计时器系统包括一个或多个触发器开关。所述脉冲触发器组件可被配置为响应于在所述一个或多个阈值下检测到所述脉冲而启动所述一个或多个触发器开关。所述像素系统可包括渡越时间(TOF)模块，在同时执行被动成像和异步激光脉冲检测中的任一者或两者时，所述TOF模块操作性地连接至所述一个或多个像素和/或所述计时器系统以基于来自所述计时器系统的输出来确定TOF。
10	像素结构及像素阵列	CN201510731684.7	2015-11-02	CN105301855A	2016-02-03	谢秀春; 陈亦伟; 陈明炎; 苏志中
一种像素结构，包括扫描线、第一数据线、第二数据线、主动元件、覆盖层、共享电极层、绝缘层以及像素电极。第一数据线以及第二数据线所传递的信号极性不相同。覆盖层覆盖扫描线、第一数据线、第二数据线以及主动元件。共享电极层，位于覆盖层上并具有第一开口以及第二开口。第一开口与主动元件至少一部份于垂直方向上重迭。第二开口与第二数据线至少一部分在垂直方向上重迭。绝缘层位于共享电极层上。像素电极位于绝缘层上且经由接触窗与主动元件电性连接。像素电极延伸覆盖第二开口并经由第二开口与第二数据线之间形成耦合电容。
11	像素电路和像素矩阵	CN201710061570.5	2017-01-26	CN108364609B	2019-01-29	佐野景一; 西川龙司
本发明提供了一种像素电路和像素矩阵，该像素电路包括一选择晶体管、一驱动晶体管、一发光元件、一第一电容以及一参考晶体管。选择晶体管耦接至一栅极线以及一数据线。驱动晶体管的一控制电极耦接至选择晶体管，并且驱动晶体管的第一电极耦接至一电源线。发光元件根据驱动晶体管所提供的一电流发光。第一电容包括耦接至驱动晶体管以及一发射信号线。参考晶体管的一控制电极耦接至提供切换于一第一既定电平与一第二既定电平的一可调电压的一参考信号线。参考晶体管的第一电极耦接至驱动晶体管的控制电极。
12	像素单元及像素阵列	CN201310104861.X	2013-03-28	CN103278985B	2015-08-05	黄郅轩
本发明提供一种像素阵列及其像素单元，适用于一显示面板。上述像素阵列包括多个像素单元，且各像素单元包括一第一栅极线、一第二栅极线、一数据线、一第一次像素、一第二次像素以及一第三次像素。第一次像素与第二栅极线电性连接并通过第三次像素与数据线电性连接。第二次像素与第二栅极线以及数据线电性连接。第三次像素与第一栅极线以及数据线电性连接。
13	像素单元及像素阵列	CN201310104861.X	2013-03-28	CN103278985A	2013-09-04	黄郅轩
本发明提供一种像素阵列及其像素单元，适用于一显示面板。上述像素阵列包括多个像素单元，且各像素单元包括一第一栅极线、一第二栅极线、一数据线、一第一次像素、一第二次像素以及一第三次像素。第一次像素与第二栅极线电性连接并通过第三次像素与数据线电性连接。第二次像素与第二栅极线以及数据线电性连接。第三次像素与第一栅极线以及数据线电性连接。
14	像素结构及像素电路	CN202010107878.0	2020-02-21	CN111176041A	2020-05-19	赵玲
本发明提供了一种像素结构及像素电路，该像素结构包括：第一金属层，包括扫描线、第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、第三薄膜晶体管的栅极、以及栅极公共电极线；第二金属层，包括数据线、第一薄膜晶体管的源极和漏极、第二薄膜晶体管的源极和漏极、第三薄膜晶体管的源极和漏极；像素电极层，设置在第二金属层远离第一金属层的一侧，包括主像素电极和次像素电极；其中，主像素电极与第一薄膜晶体管的漏极连接，次像素电极与第二薄膜晶体管的漏极、第三薄膜晶体管的源极连接，第三薄膜晶体管的漏极通过过孔与公共电极线连接。避免了现有像素结构中共享电极线的存在，影响开口率、产生白雾、易与数据线发生短接、不易检修等一系列问题。
15	像素驱动电路、像素结构及像素驱动方法	CN201610311555.7	2016-05-11	CN105741743B	2019-01-04	钱先锐
本发明公开了一种像素驱动电路、像素结构及像素驱动方法。该像素驱动电路包括：驱动晶体管M2；电容结构C；与所述驱动晶体管M2并联的补偿晶体管M4，栅极与所述电容结构C的第一端连接；电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管M4的阈值电压写入到所述电容结构C的第一端；在发光阶段，第一通道和第二通道同时导通；所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。所述第一通道中仅设置有一个晶体管。本发明改善了显示均匀性。
16	像素驱动电路、像素结构及像素驱动方法	CN201610311555.7	2016-05-11	CN105741743A	2016-07-06	钱先锐
本发明公开了一种像素驱动电路、像素结构及像素驱动方法。该像素驱动电路包括：驱动晶体管M2；电容结构C；与所述驱动晶体管M2并联的补偿晶体管M4，栅极与所述电容结构C的第一端连接；电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管M4的阈值电压写入到所述电容结构C的第一端；在发光阶段，第一通道和第二通道同时导通；所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。所述第一通道中仅设置有一个晶体管。本发明改善了显示均匀性。
17	像素单元以及像素阵列	CN201511018707.6	2015-12-30	CN105470265B	2018-07-17	林弘哲; 何升儒; 吴尚杰
本发明提供一种像素单元以及像素阵列，该像素单元包括扫描线、多条数据线、第一像素结构与第二像素结构、第一共用电极线与第二共用电极线以及共用连接部。第一像素结构包括第一开关元件、第一主像素电极、第一子像素电极以及第一主动元件。第二像素结构包括第二开关元件、第二主像素电极、第二子像素电极以及第二主动元件。第一主像素电极与子像素电极以及第一主动元件与第一开关元件电连接。第二主像素电极与子像素电极以及第二主动元件与第二开关元件电连接。第一共用电极线与第二共用电极线于扫描线通过之处彼此分离。共用连接部电连接第一共用电极线与第二共用电极线。
18	像素阵列以及像素结构	CN201610802380.X	2016-09-05	CN106125415A	2016-11-16	刘维勲; 李珉泽; 陈奎百
本发明提供一种像素阵列以及像素结构。像素阵列包括基板、子像素、数据线以及共通电极。子像素设置于基板上，且包含像素电极以及遮蔽电极。数据线设置于子像素之间，且像素电极与数据线之间具有一狭缝。共通电极沿着数据线设置，且共通电极包含彼此电性连接的第一子共通电极以及第二子共通电极，其中共通电极以及遮蔽电极与狭缝重叠设置。
19	由四管有源像素与数字像素组成的像素阵列	CN201210532764.6	2012-12-10	CN102984471A	2013-03-20	徐江涛; 金伟松; 高静; 史再峰; 姚素英; 高志远
本发明涉及集成电路领域。为提高基于PWM数字像素对外部光强尤其是偏弱光和偏强光的探测能力，即提高其动态范围，本发明采取的技术方案是，由四管有源像素与数字像素组成的像素阵列，由3×3的小单元组成，设置有内置存储器的4T有源像素位于小单元中心，周围8个像素为PWM型数字像素，4T有源像素的输出端Vout1经采样电路采样输出到PWM数字像素中的参考电压Vref上；4T有源像素的结构为：输出端Vout1经列输出线连接至ADC输入端，输出端Vout1连接至由简单放大器构成的采样电路输入端Vsam，该采样电路输出端连接至8个数字像素的Vref输入端。本发明主要应用于像素阵列设计。
20	像素阵列以及像素结构	CN201610802380.X	2016-09-05	CN106125415B	2019-01-04	刘维勲; 李珉泽; 陈奎百
本发明提供一种像素阵列以及像素结构。像素阵列包括基板、子像素、数据线以及共通电极。子像素设置于基板上，且包含像素电极以及遮蔽电极。数据线设置于子像素之间，且像素电极与数据线之间具有一狭缝。共通电极沿着数据线设置，且共通电极包含彼此电性连接的第一子共通电极以及第二子共通电极，其中共通电极以及遮蔽电极与狭缝重叠设置。

1 2 3 4 5 6 7 8 9 10

IPRDB

热门服务

关于我们

友情链接

联系方式