一种光学储存媒体读取通道的取样系统及取样方法

本发明涉及一种光学储存媒体读取通道的取样系统及方法，特 别是涉及以一种只读光盘驱动器(CD-ROM)或数字多用途光盘机 (DVD)模拟信号读取通道的取样系统及方法。

随着多媒体电脑与互联网络的流行，人类不但可以比从前更方 便的使用电脑，还可以获得舒适的视听享受。此外，人与人之间的 距离也随着通讯科技的进步而越来越近。而这其中最大的功臣之一， 便是储存媒体技术的快速进步，因为不但上述的应用程式可以使用 可携式高容量光学储存媒体，例如CD，VCD或DVD光碟片来传播， 电脑使用者也可以通过上述的光学储存媒体或通过互联网络来传递 资料、影像与声音等信息或者进行相关资料的备份，不但方便而且 更为安全可靠。

对于光学储存媒体技术，市场竞争的结果，不但是追求容量的 增大，例如由CD-ROM所能储存容量的极限，即从640(M byte) 百万位元组还进展至容量高一个数量级或以上的DVD片(G byte)。 更进一步地，也同时在进行速度的竞赛；不只是CD-ROM(唯读光 碟机)、CD-R(复写一次录放机)或CD-RW(可重复读写录放机)， 及至于DVD-ROM或DVD-RW等光学储存系统的发展都在进行速度倍 数竞赛。

为方便说明光学储存系统面对速度不断提高的要求与成本的降 低所要面临的问题，首先就需了解数字资料是如何储存于储存媒体 的，之后再说明储存于储存媒体的数字资料还原技术。众所周知， 光学或磁性储存系统是将数字或模拟资料记录于具有同心圆轨道 (track)的或螺旋轨道(spiral track)的圆盘状的储存媒体上， 例如光盘或磁碟片(盘)。数字资料调变写入头(write-head)的 操作以依序记录二进位的资料于快速旋转的碟片。对于光学记录系 统，数字资料是调变雷射束光的强度，以便记录一系列连续或不连 续的凹坑(pit)于光盘上。

当读取记录于光盘或磁碟片上的数字资料时，同样的读取头 (read-head)则以极为贴近碟片的距离对着快速旋转中的碟片读 取。读取头侦测储存媒体表面的变化而产生一序列的对应脉冲并以 模拟的读取信号存在，这些模拟信号可以由模拟式读取通道(analog read channel)读取，也可以由数字式读取通道(digital read channel)读取。模拟式读取通道电路以连续的时间侦测上述读取头 读出的模拟读取信号的尖峰(peak)，再分割(segmented)时间以 解译(interpreted)为多数个的位元胞周期(bit cell period)。 当位元胞周期有尖峰时，位元胞就以“1”表示，否则就以“0”表 示。然而，如果读取信号的尖峰没有正确的对准位元胞周期的中心 就会发生错误。因此，就需要定时回复(time recovery)电路校 正。

当资料密度增加时，很容易因尖峰信号的太过密集而使得非尖 峰的信号和尖峰的信号互相重叠而产生错误，因此，模拟读取头读 取资料时通常要以电压控制频率产生器(voltage control frequency generator；VCF)配合锁相回路(phase locked loop；PLL)以降 低资料的错误率。其次，当读取速率需求越高时，若以模拟式读取 通道电路处理，不但成本将因速度的要求而快速成长(需要更多的 组件)且对于信号的处理也不胜负荷。因为对于模拟读取头直流偏 位的处理速度(DC offset tracklng)过慢而且不具有传输错误的 侦测，所以模拟式读取通道电路通常适用于低速资料存取应用。

上述模拟式读取通道电路所面对的问题若改由数字式读取通道 读取处理时，则可以获得大致满意的解决。例如：数字式读取通道 以抗混淆信号(anti-aliasing)的低通滤波器做为模拟信号的取 样，且具有自适应等化器(adaptive equalizer)，其可以在资料传 输过程中因数字调变信号发生传输畸变情形时进行自动补偿而把非 线性相移等干扰减到最小的程度。其次，直流偏位的处理速度快速， 此外，且对于传输错误的侦测或说最大可能侦测(maximum likely detection)容易，因此，对于高倍速应用时代，数字式读取通道几 乎已完全取代模拟式读取通道。

有鉴于光学储存系统，高速读取已是一种趋势，传统方法虽已 由模拟读取通道发展至错误率较低的数字读取通道，然而由于通道 速率(baud rate)越来越高，例如以16倍速而言，速率约为16倍 速×26Mbit/s/倍速＝400Mbit/s，要以传统的数字读取通道读取， 将会很困难，因为，一般认为ADC取样频率(时序速率也是这样) 至少要跟得上通道速率，即取样频率约为耐奎斯特取样率(Nyquist rate)才不会产生错误。但面对如此高的速率，ADC的设计组成元 件更复杂且其成本也因此快速增加。即如最近的专利文献中，美国 专利第5966415号由Bliss在1999年10月所获得的专利，“Adaptive equalization in a sub-sampled read channel for a disk storage system”提供的sub-sampled的观念一样。其中“sub--sampled read channel”所指的便是ADC取样频率小于通道速率的技术。

Bliss提供的方法，可以以图1所示的方块图做一概述。图1 中，固定时序产生器10提供一频率f_s给A/D取样电路模组20以 进行模拟资料的分离时间(discrete time)取样。取样的速率，约 比读取通道的速率小10％，接着被取样的资料信号输入定时回复内 插电路模组(timing recovery interpolator module)30进行内 插取样，定时回复内插电路模组30还提供一信号50回授给时序控 制(timing control)模组40以调整定时回复内插电路模组30的 工作的时序(clock)。不过，其平均进行内插的速率约和读取通道 相等。因此就其实施例而言，内插的取样速率是向上调整(9/10T →T)和通道读取的速率同步，紧接着，内插取样值再经由等化器 (equalizer)60进行高频讯号的补偿以便横轴(零电压)上方的 信号或下方的信号更明显，以降低杂讯的干扰。最后，再由串列检 测器(sequence detector)70找出最大可能的数字资料以输出接 近零错误率的数字信号

然而，Bliss提供的方法仍旧需要下列步骤(1)ADC取样频率 接近于(小于或相等于9/10)通道频率；(2)定时回复内插器(timing recovery interpolator)执行取样转换，因此和速率同步(即1/ T)产生内插取样值；及(3)以等化器进行速率样本的内插值的资 料高频补偿。因此，对于降低ADC线路及定时回复内插器的设计复 杂度，帮助很有限。

本发明的目的在于提供一种具有低成本及高速资料存取特性的 一种光学储存媒体读取通道的取样系统。

本发明的另一目的在于因应ADC取样电路频率的降低而提供一 种光学储存媒体读取通道的取样方法，是一种新的内插法，它所需 工作频率也是通道速率的一半，因此可以大幅简化ADC取样电路所 需的元件并同时也省下一半内插电路的元件。

为实现上述目的，本发明提供了一种光学储存媒体读取通道的 取样系统，其特征在于：至少包含：

模拟转数字取样装置，该模拟转数字取样装置以约为读取通道 速率一半的频率读取一储存媒体的模拟信号；

定时回复内插模组，该定时回复内插模组与该模拟转数字取样 装置相耦合，以依据该模拟转数字取样装置输出的多数个样本进行 内插，而得到读取通道所有位元胞一半个数的内插资料样本；

2T时间等化电路模组，用以将内插资料样本进行资料的高频信 号补偿以提高该内插资料样本的信号振幅；及，

两倍因数内插电路模组，以内插法获得读取通道所有位元胞的 另一半位元胞的资料。

所述的光学储存媒体读取通道的取样系统，其特征在于：还包 含直流偏位控制电路及一混加器，该混加器将该2T时间等化电路模 组输出与该直流偏位控制电路相混合，用以将已高频信号补偿的内 插资料样本中的直流偏位信号去除。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的两倍因数内插电路模组还回授一信号至该直流偏位控制电路以开 启或关闭该直流偏位控制电路的运作及回授另一信号至一时序控制 模组。

所述的光学储存媒体读取通道的取样系统，其特征在于：还包 含一直流偏位控制电路及一混加器，该混加器将该定时回复内插模 组的输出与该直流偏位控制电路的输出相混合，用以将已定时回复 的内插资料样本中的直流偏位信号去除。

所述的光学储存媒体读取通道的取样系统，其特征在于：还包 含一直流偏位控制电路及一混加器，该混加器将该模拟转数字取样 装置的输出与该直流偏位控制电路的输出相混合，用以将该模拟转 数字取样的资料样本中的直流偏位信号去除。

所述的光学储存媒体读取通道的取样系统，其特征在于：还包 含一串列检测器，以与该两倍因数内插电路模组相耦合，用以将该 两相邻位元胞的串列数字资料进行检测并输出两个位元资料为一组 的二元数字码。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的模拟转数字取样装置是以读取通道速率的至少一半速率进行模拟 转数字取样。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的定时回复内插模组是以1/(2T)的读取通道速率进行每2T时间 一个资料样本的内插。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的定时回复内插模组是一有限脉冲响应过滤电路。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的定时回复内插模组对每2T时间资料样本的内插是利用一定时化的 系数表格，以获得多数个相邻2T时间点的内插值的多项式系数，并 予以计算而获得该时间点的内插值。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的另一半个数的位元胞资料是指所述每两个相邻且经高频信号补偿 的该内插资料中间的时间的资料以该两倍因数内插电路模组内插法 获得。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的两倍因数内插电路模组至少包含：

多数个资料暂存器，用以储存2T时间间隔的该已高频信号补偿 的内插资料样本；

多数个储存内插多项式系数的暂存器；

多数个乘法器，用以将该多数个内插多项式系数与经高频信号 补偿的内插资料样本分别相乘；及

一加法器用以将该多数个乘法器的内容相加以输出信号。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的两倍因数内插电路模组是以6个至8个固定值的多项式系数和最 相邻的6个至8个经高频信号补偿的该内插资料样本分别相乘，并 加总而得到该6个至8个已高频信号补偿的该内插资料样本最中间 的一位元输出，及其相邻的一个该经高频信号补偿的该内插资料样 本的另一位元输出。

所述的光学储存媒体读取通道的取样系统，其特征在于：所述 的串列检测器是以Trellls状态转移图校正输出资料的正确性。

本发明还提供了一种光学储存媒体读取通道的取样方法，其特 征在于：至少包含以下步骤：

以约为该读取通道速率的一半进行取样，并由此取得该读取通 道的模拟信号；

将所述模拟信号样本进行内插，以得到读取通道所有位元胞一 半个数的内插值样本；及

在每两个相邻内插值样本中间进行资料内插用以补足未取样的 中间样本。

所述的光学储存媒体读取通道的取样方法，其特征在于：所述 的取样是以模拟转数字取样装置进行取样。

所述的光学储存媒体读取通道的取样方法，其特征在于：所述 的内插取样是以定时回复内插模组而取得2T时间间隔的资料样本。

所述的光学储存媒体读取通道的取样方法，其特征在于：所述 的定时回复内插模组进行每2T时间一个资料样本的内插是利用定时 变化的内插多项式系数表格，以获得多数个相邻2T时间点的内插值 的多项式系数并予以计算而获得该时间点的内插值。

所述的光学储存媒体读取通道的取样方法，其特征在于：所述 的内插值高频信号补偿是以2T时间间隔等化器补偿高频信号。

所述的光学储存媒体读取通道的取样方法，其特征在于：所述 的进行两个相邻内插值样本中间漏失的资料内插是以两倍因数内插 电路产生。

所述的光学储存媒体读取通道的取样方法，其特征在于：所述 的两倍因数内插电路模组是以6个至8个固定值的多项式系数和最 相邻的6个至8个该内插资料样本分别相乘，并加总而得到该内插 资料样本最中间的一位元输出。

所述的光学储存媒体读取通道的取样方法，其特征在于：所述 的两倍因数内插电路模组一次输出两个位元资料，一个是待计算的 位元，另一个是该待计算的位元相邻的一个该内插资料样本。

所述的光学储存媒体读取通道的取样方法，其特征在于：还包 含在进行每两个相邻内插值样本中间漏失的资料内插步骤后以一串 列检测器校正该两倍因数内插电路模组所输出的两个位元资料的错 误资料。

所述的光学储存媒体读取通道的取样方法，其特征在于：该串 列检测器校正该两倍因数内插电路模组所输出的两个位元资料的错 误资料是以Trellis状态转移图校正输出资料的正确性。

所述的光学储存媒体读取通道的取样方法，其特征在于：还包 含在内插值样本的高频补偿步骤后以直流偏位电路去除直流成分的 信号。

所述的光学储存媒体读取通道的取样方法，其特征在于：还包 含在取样步骤后，及在模拟讯号样本进行内插前以直流偏位电路去 除直流成分的信号的步骤。

所述的光学储存媒体读取通道的取样方法，其特征在于：还包 含在模拟讯号样本进行内插步骤后，及内插值样本进行高频补偿步 骤前以直流偏位电路去除直流成分的信号的步骤。

采用了上述技术方案后，本发明的一种光学储存媒体读取通道 的取样系统，该系统至少包含一模拟转数字取样装置，模拟转数字 装置以约为读取通道速率一半的频率，例如8/7*1/(2T)，读取 储存媒体的模拟信号；此外，一定时回复内插模组(timing recovery interpolator module)根据模拟转数字取样装置输出的多数个样本 进行内插，用以得到读取通道所有位元胞一半个数的内插资料样本。

一2T时间答化电路模组(2T-spaced equalizer)随后将内插 资料样本进行资料的高频信号补偿，以提高内插资料样本的信号振 幅，这样可以减少杂讯干扰所导致的资料读取错误。一两倍因数内 插电路模组(factor2 interpolator)，则将读取通道所有位元胞 的另一半个数的位元胞的资料以内插法补回且一次输出两相邻位元 胞的串列数字资料。

最后，再以串列检测器(sequence detector)，利用两个样本 输入-两位元输出的Trellis状态转移图将串列数字资料检测并依 序以两样本进两位元出的方式输出零错误率位元资料。

因此，本发明具有低成本及高速资料存取特性；并且本发明的 方法是一种新的内插法，它所需工作频率也是通道速率的一半，所 以可以大幅简化ADC取样电路所需的元件并同时也省下一半内插电 路的元件。

下面，结合附图和具体实施方式对本发明做进一步详细的描述。

图1绘示依据传统方法设计的数字读取通道的方块示意图。

图2绘示依据本发明的第一实施例设计的光学储存系统数字读 取通道的方块示意图。

图3(A)至图3(E)绘示依据图2的方块示意图中各节点输 出信号的示意图，其中：

图3(A)绘示ADC取样后输出信号的示意图、图3(B)绘示 定时回复内插电路模组输出信号的示意图、图3(C)绘示2T时间 等化电路模组输出信号的示意图、图3(D)绘示两倍因数内插电路 模组输出信号的示意图，而图3(E)绘示串列检测器输出信号的示 意图。

图4绘示依据本发明方法设计的光学储存系统的两倍因数内插 电路模组细部方块图。

图5绘示依据本发明方法设计的光学储存系统的串列检测器以 Trellis状态转移图进行两个样本输入-两位元输出的示意图。

图6绘示依据本发明的第二实施例设计的光学储存系统数字读 取通道的方块示意图。

图7绘示依据本发明的第三实施例设计的光学储存系统数字读 取通道的方块示意图。

有鉴于光学储存系统，传统的模拟式读取通道或者数字式读取 通道所存在的问题，以本发明所提供的方法，相较于传统数字读取 通道取样方法或Bliss所提供的子取样(sub-sampled)将更具有 竞争性。由于光学储存媒体的模拟式信号读回(analog read-back signal)的频谱(frequency spectrum)的频宽极限制(bandwidth limit)是1/(4T)，因此本发明方法，是以(1)首先A/D速率 仅略大于一半的通道速率(约1/(2T))；(2)接着以定时回复内 插器以1/(2T)速率执行向下的取样，以产生内插取样；(3)以2T 时间间隔的等化器补偿上述一半速率的内插值且(4)最后再以2倍 个数内插电路产生两个相邻内插值中间漏失的资料。因此，A/D取 样电路的设计或者组成元件将更简单，同样的进行内插的电路也可 以因其速度不必像读取通道的速率一般快(仅需其一半即可)，因此 元件所需个数更是可以简化。

本发明数字通道读取系统的第一较佳实施例说明，参考图2所 示的方块图，至少包含A/D取样电路模组100、频率产生器模组110、 定时回复内插电路模组(timing recovery interpolator module 简称TRI)120、时序控制器(timing control circuit)130、2T 时间等化电路模组(2T-spaced equalizer)140、直流偏位控制电 路150、两倍因数内插电路模组(factor2 interpolator)160及 串列检测器(sequence detector)190。其中，两倍因数内插电路 模组(factor2 interpolator)160以串列式输出两相邻的内插资 料，并回授讯号170及180分别给直流偏位控制电路150及时序控 制模组130，以调整开启或关闭的时机。

以下将分别说明各电路模组的功能与其相互关系。首先A/D取 样电路模组100是由一低通滤波器及取样电路所组成，以频率产生 器模组110所提供的固定频率f_s进行读取通道模拟信号的取样， 以一较佳的实施例而言，f_s取样频率约为读取头所读取的模拟信 号速率(1/T)的一半或略高即可，以图3A的A/D取样输出示意 图为例，所选定速率约为8/7*1/(2T)。以此一取样频率，将可 以大幅减少A/D取样电路所需的元件数量。

仍参考图2，A/D取样电路模组100取样的资料，接着输入定 时回复内插电路模组TNI120以进行内插取样。定时回复内插电路 模组是一有限脉冲响应过滤电路(finite impulse response filter，简FIRF)。F1RF是一种对单位脉冲的输入信号的响应为有 限长度序列的数字过滤器，其具有精确的线性相位特性。

由于TRI120取样的频率是由时序控制模组130所提供，以一 较佳的实施例而言，时序控制模组130提供的频率约为读取通道的 频率的一半。时序控制模组130还受到两倍因数内插电路模组160 提供的回授信号180而调整TRI120进行内插取样的时机，即可决 定何时开启或关闭。在此步骤中仍然不将每一位元资料以内插补齐 (如此每两个通道的位元胞(bit cells)只需计算一个样本)，其 原因是：因晶片的时序(clock)是读取通道的时序除以2，即I/ (2T)，如此可简化定时回复内插电路模组120的组件(component) 个数与设计复杂度。

然而，由于TRI120自A/D取样电路模组100(频率约为8 /7*1/(2T)得到的资料，在进行某一时间点的内插(interpolation) 时，用以做为该时间点计算的A/D取样点和该时间点的距离并非 等距，而是随时间而变化。为满足这种情况，则是先建立一定时变 化的内插多项式系数(timing-varying coefficient)表格，然后，由 TRI 120依据时间查询表格内各时间点的差距而获得多项式系数， 以计算每2T时间点的内插值。例如，图3B的第k1时间的内插资 料是以图3A的m1、m2、m3、m4、m5、m6等时间点的多个资料 进行内插，因为既使m1、m2、m3、m4、m5、m6等距，但相对于 第k1时间，m4对k1与计算第k2时间的m5对k2并不等距。因此， 只有依据时间查询表格内的系数做为内插多项式的系数才能计算。

请注意，当IC时序以fs的频率供应A/D取样电路模组100 时，定时回复内插电路模组120则是以1/(2T)的每秒取样率同 步取样，换言之，当内插电路模组120产生一有效的取样值时，附 属时序便允许进行随后的下一个程序处理，当内插电路120不在作 用(not activated)时，附属时序便失效(disable)，这部分是由两倍 因数内插电路模组160提供的回授讯号180而控制。因此，平均而 言，每秒将有(fs-1/(2T))的时脉是失效的，1/(2T)的时 脉是致能的(enable)。

在进行1/(2T)定时内插取样后，一2T时间等化电路模组140 接着将1/(2T)定时内插资料值进行资料的高频信号补偿。这是 因一般DVD或CD光碟系统对二位元资料读取的判断是以在cross point上或下来判断资料为1或0，因此，只要有杂讯的干扰便极有 可能造成资料的判别错误。最好的方式便是把A/D取样时所遗漏 的高频信号补偿回来。如图3C所示每2T定时资料点的信号的振幅 将以放大器而适当提高，以使得信号振幅高低更加明显(远离绝对 时间轴)，但不可将高频部分过度补偿，否则可能有更多的的杂讯也 会被加入。

随后，两倍因数内插电路模组160同时也回授讯号170以控制 直流偏位控制电路150的作用(activated)或不作用(non-activated) 时期(period)后再经由混加器145消除非资料信号的直流偏位(负 值)。

由于上述的步骤中并未于每一个T都取得资料，而是在每2T间 隔时间内取一点，因此，两倍因数内插电路模组160(参考图2)便 是用以将每一位元的取样资料补齐(参考图3D)。以一较佳的实施 例而言，两倍因数内插电路是利用多数个资料点将做为运算的参考 资料，运用为内插的参考资料点越多效果当然更佳，不过基于硬件 架构的成本考虑与实际的需要约需6至8个资料点即可。为方便说 明如何运算起见，参考图4，图4中假设X(n)点是一待决定(pending) 的资料点，X(n)点前、后，每2T时间间隔分别有三个参考的资 料点X(n-5T)、X(n-3T)、X(n-1T)、X(n+1T)、X(n+3T)、 X(n+5T)，并分别储存于暂存器a、b、c、d、e、f中。六个储存 于暂存器210的常数系数C3、C2、C1、C1、C2、C3分别利用六个 乘法器220相乘，其乘积储存于一加法器230中。

经两倍因数内插电路模组160运算的结果，除了在时序致能 (clock enable)由加法器230输出待求点X(n)外，请注意图4中 另有进行时间延迟2T的缓冲器240，这样才能保证两个相邻样本可 以同时输出X(n-T)的值。两倍因数内插电路模组160运算的结 果虽然已经使信号的高或低可以分辨，如图3D所示。不过，为防 止杂讯的干扰仍需串列检测器190在时序致能期可一次处理两个输 入的资料样本并产生两个数字输出资料以进行串列二元码的输出， 其结果请参考图3E所示。

图5说明本发明串列检测器190(参考图2)如何利用Trellis状 态转移图一次处理由两倍因数内插电路模组160所输入的两个资料 样本以成为一组的串列资料，并顺序产生两个位元为一组的二元码 输出。由于光盘储存媒体，例如DVD，最小的执行长度(run-length) 为3，且不允许单独二元码出现，例如“010”、“101”的状态或只 有两个相同的二元码同时出现，例如串列顺序“0110”或“1001” 都是禁止的以避免读出因杂讯而造成错误的资料。因此在两倍因数 内插电路模组160一次要处理两个输入的资料样本，并产生两个数 字输出资料。其中第一纵列250的各位元组(b3b2b1)中的最后一 个位元(b1)是用以推测目前输入的两个输入资料样本如260所示 (c2c1)最大可能的情况，第三纵列270则是依据第一纵列250的一 位元组(b3b2b1)最后一位元(b1)及目前由260输入的两个输入 (c2c1)结合，以输出新的可能的位元组(d3d2d1)。

纵列270位元组(d3d2d1)，随即成为两倍因数内插电路模组160 下一组输出的先前可能位元组，即由(d3d2d1)a(b3b2b1)。依此， 当串列检测器(sequence detector)190依序接收了数组资料样本后， 即可以依据前后的路径，进行综合判断而校正因杂讯所造成的错误 以获得完全错误率极低或无(error free)的数字二元码的输出。

例如，目前串列检测器190最大可能的输入是“11”，先前已判 读的二元码有下列几个可能即“000”，“001”，”011”或“111”其 他均不可能，如纵列250所示。因此最后可能输出的数字二元码的 结果则是第二纵列270中的“011”或“111”，其他均不可能。此外， 又如果串列检测器240输入的是“01”，则先前第一纵列250只有 “000”或“110”为可能的，依此输出的二元码是只有“001”为允 许的。因此，利用上述的Trellis状态转移图，彼此互为校正的关系， 即可用以捡出杂讯所造成的错误。

由于，本发明的最重要观念是使用(1)等化器允许每2T-时 间间隔取一资料，(2)以两倍因数内插电路以确保降低A/D速率， 不会造成失真。至于直流偏位控制电路150的位置则并非关键，例 如，上述第一实施例中，是在2T-时间等化模组140先对资料信号 操作后，再去除直流成分，而依据本发明的第二实施例，如图6所 示的设计，直流偏位控制电路150及混加器145则是安排于定时回 复内插电路模组120与两倍时间等化模组140之间，因此，当定时 回复内插电路模组120进行与A/D取样模组100非同步内插后， 利用混加器145将直流偏位控制电路150导入以去除直流成分。

除此之外，本发明的较佳实施例，还可变化至如图7所示的第 三实施例。直流偏位控制电路150及混加器145在A/D取样模组 100进行取样后，即先行将直流成分去除，再进行定时回复内插电 路模组120的操作。由于上述第二实施例及第三实施例仅将直流偏 位控制电路150及混加器145的位置做适当的调整，其他各模组方 块功能相同，因此在此不予赘述。

本发明仅以较佳实施例说明如上，并非用以限定本发明的申请 范围。