基本信息:
- 专利标题： 在具有多个沟槽的半导体基板上形成层的方法
- 专利标题（英）：Method of forming a layer on a semiconductor substrate having a plurality of trenches
- 申请号：CN201010578003.5 申请日：2010-12-02
- 公开(公告)号：CN102347212B 公开(公告)日：2014-11-12
- 发明人： 郑钟秀 , 吴士豪 , 许志贤 , 钟嘉麒 , 曾伟岳
- 申请人： 台湾积体电路制造股份有限公司
- 申请人地址： 中国台湾新竹
- 专利权人： 台湾积体电路制造股份有限公司
- 当前专利权人： 台湾积体电路制造股份有限公司
- 当前专利权人地址： 中国台湾新竹
- 代理机构： 北京德恒律师事务所
- 代理人： 陆鑫; 熊须远
- 优先权： 12/845,531 2010.07.28 US
- 主分类号： H01L21/02
- IPC分类号： H01L21/02
摘要：
本申请描述了一种制造半导体器件的方法。提供具有多个沟槽的基板。该多个沟槽包括具有不同宽度的沟槽。在包括多个沟槽的基板上形成第一层。第一层的形成在叠加在沟槽(例如，宽沟槽)上的区域中在第一层中产生凹陷。在凹陷中形成第二层。第一层被蚀刻，同时第二层保留在凹陷中。该第二层可以防止凹陷区域的厚度进一步减小。在一个实施例中，第一层是多晶硅并且第二层是光刻胶的BARC。
公开/授权文献:
- CN102347212A 在具有多个沟槽的半导体基板上形成层的方法 公开/授权日：2012-02-08
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |