专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20090006755A1 Providing application-level information for use in cache management 有权
标题翻译：提供用于缓存管理的应用程序级信息
公开(公告)号：US20090006755A1
公开(公告)日：2009-01-01
申请号：US11823325
申请日：2007-06-27
申请人： Ramesh Illikkal , Ravishankar Iyer , Li Zhao , Donald Newell , Carl Lebsack , Quinn A. Jacobson , Suresh Srinivas , Mingqiu Sun
发明人： Ramesh Illikkal , Ravishankar Iyer , Li Zhao , Donald Newell , Carl Lebsack , Quinn A. Jacobson , Suresh Srinivas , Mingqiu Sun
IPC分类号： G06F12/08
CPC分类号： G06F12/0842 , G06F11/3409 , G06F11/3466 , G06F12/0862 , G06F12/126 , G06F2201/815 , G06F2201/88 , G06F2201/885
摘要： In one embodiment, the present invention includes a method for associating a first identifier with data stored by a first agent in a cache line of a cache to indicate the identity of the first agent, and storing the first identifier with the data in the cache line and updating at least one of a plurality of counters associated with the first agent in a metadata storage in the cache, where the counter includes information regarding inter-agent interaction with respect to the cache line. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，本发明包括一种方法，用于将第一标识符与由高速缓存的高速缓存行中的第一代理存储的数据相关联，以指示第一代理的身份，并将第一标识符与数据存储在高速缓存行中以及更新与所述高速缓存中的元数据存储器中的与所述第一代理相关联的多个计数器中的至少一个计数器，其中所述计数器包括关于所述高速缓存行的代理间交互的信息。描述和要求保护其他实施例。

2. 发明授权

US07991956B2 Providing application-level information for use in cache management 有权
标题翻译：提供用于缓存管理的应用程序级信息
公开(公告)号：US07991956B2
公开(公告)日：2011-08-02
申请号：US11823325
申请日：2007-06-27
申请人： Rameshkumar Illikkal , Ravishankar Iyer , Li Zhao , Donald Newell , Carl Lebsack , Quinn A. Jacobson , Suresh Srinivas , Mingqiu Sun
发明人： Rameshkumar Illikkal , Ravishankar Iyer , Li Zhao , Donald Newell , Carl Lebsack , Quinn A. Jacobson , Suresh Srinivas , Mingqiu Sun
IPC分类号： G06F12/00
CPC分类号： G06F12/0842 , G06F11/3409 , G06F11/3466 , G06F12/0862 , G06F12/126 , G06F2201/815 , G06F2201/88 , G06F2201/885
摘要： In one embodiment, the present invention includes a method for associating a first identifier with data stored by a first agent in a cache line of a cache to indicate the identity of the first agent, and storing the first identifier with the data in the cache line and updating at least one of a plurality of counters associated with the first agent in a metadata storage in the cache, where the counter includes information regarding inter-agent interaction with respect to the cache line. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，本发明包括一种方法，用于将第一标识符与由高速缓存的高速缓存行中的第一代理存储的数据相关联，以指示第一代理的身份，并将第一标识符与数据存储在高速缓存行中以及更新与所述高速缓存中的元数据存储器中的与所述第一代理相关联的多个计数器中的至少一个计数器，其中所述计数器包括关于所述高速缓存行的代理间交互的信息。描述和要求保护其他实施例。

3. 发明授权

US08560781B2 Technique for using memory attributes 有权
标题翻译：使用内存属性的技术
公开(公告)号：US08560781B2
公开(公告)日：2013-10-15
申请号：US13175928
申请日：2011-07-04
申请人： Quinn A. Jacobson , Anne Weinberger Bracy , Hong Wang , John P. Shen , Per Hammarlund , Matthew C. Merten , Suresh Srinivas , Kshitij A. Doshi , Gautham N. Chinya , Bratin Saba , Ali-Reza Adl-Tabatabai , Gad S. Sheaffer
发明人： Quinn A. Jacobson , Anne Weinberger Bracy , Hong Wang , John P. Shen , Per Hammarlund , Matthew C. Merten , Suresh Srinivas , Kshitij A. Doshi , Gautham N. Chinya , Bratin Saba , Ali-Reza Adl-Tabatabai , Gad S. Sheaffer
IPC分类号： G06F12/00
CPC分类号： G06F12/0815 , G06F11/3471 , G06F11/3648 , G06F12/0804 , G06F12/0817 , G06F12/0831 , G06F12/0842 , G06F12/145 , G06F2201/865
摘要： A technique for using memory attributes to relay information to a program or other agent. More particularly, embodiments of the invention relate to using memory attribute bits to check various memory properties in an efficient manner.
摘要翻译：一种使用存储器属性将信息中继到程序或其他代理的技术。更具体地，本发明的实施例涉及使用存储器属性位以有效的方式检查各种存储器特性。

4. 发明授权

US07991965B2 Technique for using memory attributes 有权
标题翻译：使用内存属性的技术
公开(公告)号：US07991965B2
公开(公告)日：2011-08-02
申请号：US11349661
申请日：2006-02-07
申请人： Quinn A. Jacobson , Anne Weinberger Bracy , Hong Wang , John P. Shen , Per Hammarlund , Matthew C. Merten , Suresh Srinivas , Kshitij A. Doshi , Gautham N. Chinya , Bratin Saha , Ali-Reza Adl-Tabatabai , Gad S. Sheaffer
发明人： Quinn A. Jacobson , Anne Weinberger Bracy , Hong Wang , John P. Shen , Per Hammarlund , Matthew C. Merten , Suresh Srinivas , Kshitij A. Doshi , Gautham N. Chinya , Bratin Saha , Ali-Reza Adl-Tabatabai , Gad S. Sheaffer
IPC分类号： G06F13/376
CPC分类号： G06F12/0815 , G06F11/3471 , G06F11/3648 , G06F12/0804 , G06F12/0817 , G06F12/0831 , G06F12/0842 , G06F12/145 , G06F2201/865
摘要： A technique for using memory attributes to relay information to a program or other agent. More particularly, embodiments of the invention relate to using memory attribute bits to check various memory properties in an efficient manner.
摘要翻译：使用存储器属性将信息中继到程序或其他代理的技术。更具体地，本发明的实施例涉及使用存储器属性位以有效的方式检查各种存储器特性。

5. 发明申请

US20140025901A1 TECHNIQUE FOR USING MEMORY ATTRIBUTES 有权
标题翻译：使用存储器属性的技术
公开(公告)号：US20140025901A1
公开(公告)日：2014-01-23
申请号：US14033463
申请日：2013-09-21
申请人： Quinn A. Jacobson , Anne C. Bracy , Hong Wang , John P. Shen , Per Hammarlund , Matthew C. Merten , Suresh Srinivas , Kshitij A. Doshi , Gautham Chinya , Bratin Saha , Ali-Reza Adi-Tabatabai , Gad Sheaffer
发明人： Quinn A. Jacobson , Anne C. Bracy , Hong Wang , John P. Shen , Per Hammarlund , Matthew C. Merten , Suresh Srinivas , Kshitij A. Doshi , Gautham Chinya , Bratin Saha , Ali-Reza Adi-Tabatabai , Gad Sheaffer
IPC分类号： G06F12/08
CPC分类号： G06F12/0815 , G06F11/3471 , G06F11/3648 , G06F12/0804 , G06F12/0817 , G06F12/0831 , G06F12/0842 , G06F12/145 , G06F2201/865
摘要： A technique for using memory attributes to relay information to a program or other agent. More particularly, embodiments of the invention relate to using memory attribute bits to check various memory properties in an efficient manner.
摘要翻译：使用存储器属性将信息中继到程序或其他代理的技术。更具体地，本发明的实施例涉及使用存储器属性位以有效的方式检查各种存储器特性。

6. 发明申请

US20110264866A1 TECHNIQUE FOR USING MEMORY ATTRIBUTES 有权
标题翻译：使用存储器属性的技术
公开(公告)号：US20110264866A1
公开(公告)日：2011-10-27
申请号：US13175928
申请日：2011-07-04
申请人： Quinn A. Jacobson , Anne Weinberger Bracy , Hong Wang , John P. Shen , Per Hammarlund , Matthew C. Merten , Suresh Srinivas , Kshitij A. Doshi , Gautham N. Chinya , Bratin Saba , Ali-Reza Adl-Tabatabai , Gad S. Sheaffer
发明人： Quinn A. Jacobson , Anne Weinberger Bracy , Hong Wang , John P. Shen , Per Hammarlund , Matthew C. Merten , Suresh Srinivas , Kshitij A. Doshi , Gautham N. Chinya , Bratin Saba , Ali-Reza Adl-Tabatabai , Gad S. Sheaffer
IPC分类号： G06F12/08
CPC分类号： G06F12/0815 , G06F11/3471 , G06F11/3648 , G06F12/0804 , G06F12/0817 , G06F12/0831 , G06F12/0842 , G06F12/145 , G06F2201/865
摘要： A technique for using memory attributes to relay information to a program or other agent. More particularly, embodiments of the invention relate to using memory attribute bits to check various memory properties in an efficient manner.
摘要翻译：使用存储器属性将信息中继到程序或其他代理的技术。更具体地，本发明的实施例涉及使用存储器属性位以有效的方式检查各种存储器特性。

7. 发明授权

US08745419B2 Logical power throttling of instruction decode rate for successive time periods 有权
标题翻译：连续时间段的逻辑功率节制指令解码速率
公开(公告)号：US08745419B2
公开(公告)日：2014-06-03
申请号：US13529761
申请日：2012-06-21
申请人： Shailender Chaudhry , Quinn A. Jacobson , Marc Tremblay
发明人： Shailender Chaudhry , Quinn A. Jacobson , Marc Tremblay
IPC分类号： G06F1/32 , G06F9/30
CPC分类号： G06F9/3867 , G06F1/206 , G06F1/3203 , G06F9/3869 , Y02D10/16
摘要： A processor includes a device providing a throttling power output signal. The throttling power output signal is used to determine when to logically throttle the power consumed by the processor. At least one core in the processor includes a pipeline having a decode pipe; and a logical power throttling unit coupled to the device to receive the output signal, and coupled to the decode pipe. Following the logical power throttling unit receiving the power throttling output signal satisfying a predetermined criterion, the logical power throttling unit causes the decode pipe to reduce an average number of instructions decoded per processor cycle without physically changing the processor cycle or any processor supply voltages.
摘要翻译：处理器包括提供节流功率输出信号的装置。节流电源输出信号用于确定何时逻辑地调节处理器消耗的功率。处理器中的至少一个核心包括具有解码管道的管线; 以及耦合到所述设备以接收所述输出信号并且耦合到所述解码管的逻辑功率节流单元。在接收到满足预定标准的功率节流输出信号的逻辑功率节流单元之后，逻辑功率节流单元使得解码管减少在每个处理器周期解码的平均指令数，而不会物理地改变处理器周期或任何处理器供电电压。

8. 发明授权

US08707332B2 Method and message handling hardware structure for virtualization and isolation of partitions 有权
标题翻译：用于虚拟化和隔离隔离的方法和消息处理硬件结构
公开(公告)号：US08707332B2
公开(公告)日：2014-04-22
申请号：US13588191
申请日：2012-08-17
申请人： Ashley Saulsbury , Quinn A. Jacobson
发明人： Ashley Saulsbury , Quinn A. Jacobson
IPC分类号： G06F9/54
CPC分类号： G06F9/545 , G06F9/45558 , G06F9/546 , G06F2209/548
摘要： A computer-based method configures a hardware circuit to transfer a message to a message queue in an operating system. The hardware circuit is used to transfer a message to the message queue in the operating system without requiring use of either the operating system or a hypervisor associated with the operating system. The using the hardware circuit uses a logical identifier associated with the message to select an entry in a mapping table of the hardware circuit. A value in the entry in the mapping table is used to select an entry in an action table. The entry in the action table is used to determine a tail pointer for the message queue. The hardware circuit appends the message to a location indicted by the tail pointer without requiring cycles of a hypervisor associated with the strand.
摘要翻译：基于计算机的方法配置硬件电路以将消息传送到操作系统中的消息队列。硬件电路用于将消息传送到操作系统中的消息队列，而不需要使用操作系统或与操作系统相关联的管理程序。使用硬件电路使用与消息相关联的逻辑标识符来选择硬件电路的映射表中的条目。映射表中条目中的值用于在操作表中选择一个条目。动作表中的条目用于确定消息队列的尾部指针。硬件电路将消息附加到由尾部指针指示的位置，而不需要与该线束相关联的管理程序的周期。

9. 发明申请

US20120317588A1 METHOD AND MESSAGE HANDLING HARDWARE STRUCTURE FOR VIRTUALIZATION AND ISOLATION OF PARTITIONS 有权
标题翻译：用于虚拟化和隔离的方法和消息处理硬件结构
公开(公告)号：US20120317588A1
公开(公告)日：2012-12-13
申请号：US13588191
申请日：2012-08-17
申请人： Ashley Saulsbury , Quinn A. Jacobson
发明人： Ashley Saulsbury , Quinn A. Jacobson
IPC分类号： G06F9/455
CPC分类号： G06F9/545 , G06F9/45558 , G06F9/546 , G06F2209/548
摘要： A computer-based method configures a hardware circuit to transfer a message to a message queue in an operating system. The hardware circuit is used to transfer a message to the message queue in the operating system without requiring use of either the operating system or a hypervisor associated with the operating system. The using the hardware circuit uses a logical identifier associated with the message to select an entry in a mapping table of the hardware circuit. A value in the entry in the mapping table is used to select an entry in an action table. The entry in the action table is used to determine a tail pointer for the message queue. The hardware circuit appends the message to a location indicted by the tail pointer without requiring cycles of a hypervisor associated with the strand.
摘要翻译：基于计算机的方法配置硬件电路以将消息传送到操作系统中的消息队列。硬件电路用于将消息传送到操作系统中的消息队列，而不需要使用操作系统或与操作系统相关联的管理程序。使用硬件电路使用与消息相关联的逻辑标识符来选择硬件电路的映射表中的条目。映射表中的条目中的值用于在操作表中选择一个条目。动作表中的条目用于确定消息队列的尾部指针。硬件电路将消息附加到由尾部指针指示的位置，而不需要与该线束相关联的管理程序的周期。

10. 发明授权

US07882339B2 Primitives to enhance thread-level speculation 有权
标题翻译：提高线程级推测的原语
公开(公告)号：US07882339B2
公开(公告)日：2011-02-01
申请号：US11165639
申请日：2005-06-23
申请人： Quinn A. Jacobson , Hong Wang , John Shen , Gautham N. Chinya , Per Hammarlund , Xiang Zou , Bryant Bigbee , Shivnandan D. Kaushik
发明人： Quinn A. Jacobson , Hong Wang , John Shen , Gautham N. Chinya , Per Hammarlund , Xiang Zou , Bryant Bigbee , Shivnandan D. Kaushik
IPC分类号： G06F7/38 , G06F9/00 , G06F9/44 , G06F15/00
CPC分类号： G06F9/526 , G06F9/30087 , G06F9/30101 , G06F9/3834 , G06F9/3842 , G06F9/3851 , G06F9/3861
摘要： A processor may include an address monitor table and an atomic update table to support speculative threading. The processor may also include one or more registers to maintain state associated with execution of speculative threads. The processor may support one or more of the following primitives: an instruction to write to a register of the state, an instruction to trigger the committing of buffered memory updates, an instruction to read the a status register of the state, and/or an instruction to clear one of the state bits associated with trap/exception/interrupt handling. Other embodiments are also described and claimed.
摘要翻译：处理器可以包括地址监视表和原子更新表以支持推测性线程。处理器还可以包括一个或多个寄存器以维持与推测线程的执行相关联的状态。处理器可以支持以下一个或多个原语：写入状态寄存器的指令，触发提交缓冲存储器更新的指令，读取状态状态寄存器的指令和/或指令清除与陷阱/异常/中断处理相关联的状态位之一。还描述和要求保护其他实施例。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式