专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

CN1041364C 隧道二极管和具有这种隧道二极管的存储元件失效
公开(公告)号：CN1041364C
公开(公告)日：1998-12-23
申请号：CN94113094.0
申请日：1994-12-09
申请人：皇家菲利浦电子有限公司
发明人： R·M·沃尔夫 , P·W·M·布罗姆 , M·P·C·M·克里恩
IPC分类号： H01L29/88
CPC分类号： H01L29/88 , G11C11/22 , G11C11/38 , G11C11/5657 , H01L27/115 , H01L28/55 , H01L29/0895 , H01L29/51 , H01L45/00
摘要：本发明涉及一种隧道二极管，它有二个金属导电电极(1，2)电极间有绝缘介质(3)，对电子构成一定的势垒高度，势垒的厚度使电子能穿过势垒从一电极到另一电极。在许多应用中希望隧道二极管保持一定的开关状态。本发明的隧道二极管的特征是介质(3)包括一层铁电体材料，此材料在室温下具有影响势垒高度的剩余极化。因而此隧道二极管有与介质(3)的剩余极化有关的许多开关状态。此开关状态一直保持到介质(3)的极化改变。

2. 发明公开

CN108604459A 用于可配置的阻抗阵列的电路和方法有权
公开(公告)号：CN108604459A
公开(公告)日：2018-09-28
申请号：CN201680075565.3
申请日：2016-12-14
申请人： ARM有限公司
发明人：阿齐兹·詹尼丁·巴夫纳加尔瓦拉 , 维卡斯·钱德拉 , 布莱恩·特雷西·克莱因
IPC分类号： G11C13/00 , H03M1/78 , H03M1/80
CPC分类号： G11C13/0069 , G11C11/38 , G11C13/0002 , G11C13/0004 , G11C13/003 , G11C13/004 , G11C17/12 , G11C2213/75 , H03M1/00 , H03M1/78 , H03M1/808
摘要：提供了一种可配置的阻抗器。该电路包括多个关联电子开关(CES)。每个CES能被配置至多个阻抗状态中的一个中。此外，提供了编程电路。该编程电路根据输入信号来提供多个编程信号。每个编程信号配置来自多个CES的相应的CES的阻抗状态。

3. 发明公开

CN101194321A 具有微分负电阻硫属化合物装置的静态随机存取存储器单元及其形成方法无效
公开(公告)号：CN101194321A
公开(公告)日：2008-06-04
申请号：CN200680020753.2
申请日：2006-04-19
申请人：美光科技公司
发明人：刘军 , 特里·L·吉尔东
IPC分类号： G11C11/38
CPC分类号： G11C11/38 , G11C13/0011 , G11C13/0014 , G11C13/0016 , G11C2211/5614
摘要：一种稳定性得到改进的SBAM存储器装置，其包含两个串联连接的装置，所述装置的至少一者是表现出微分负电阻特性的硫属化合物装置。所述两个装置中的一者用作另一者的负载。提供开关以偏压中间输入节点且在两个逻辑状态之间切换所述存储器装置。

4. 发明公开

CN1109639A 有几个稳定开关状态的隧道二极管失效
公开(公告)号：CN1109639A
公开(公告)日：1995-10-04
申请号：CN94113094.0
申请日：1994-12-09
申请人：菲利浦电子有限公司
发明人： R·M·沃尔夫 , P·W·M·布罗姆 , M·P·C·M·克里恩
IPC分类号： H01L29/88
CPC分类号： H01L29/88 , G11C11/22 , G11C11/38 , G11C11/5657 , H01L27/115 , H01L28/55 , H01L29/0895 , H01L29/51 , H01L45/00
摘要：本发明涉及一种隧道二极管，它有二个金属导电电极(1，2)，电极间有绝缘介质(3)，对电子构成一定的势垒高度，势垒的厚度使电子能穿过势垒从一电极到另一电极。在许多应用中希望隧道二极管保持一定的开关状态。本发明的隧道二极管的特征是介质(3)包括一层铁电体材料，此材料在室温下具有影响势垒高度的剩余极化。因而此隧道二极管有与介质(3)的剩余极化有关的许多开关状态。此开关状态一直保持到介质(3)的极化改变。

5. 发明公开

CN1108816A 具有肖特基隧道势垒的带存储器的开关元件无效
公开(公告)号：CN1108816A
公开(公告)日：1995-09-20
申请号：CN94113205.6
申请日：1994-12-23
申请人：菲利浦电子有限公司
发明人： R·M·沃尔夫 , P·W·M·布罗姆 , M·P·C·M·克里恩
IPC分类号： H01L29/91
CPC分类号： H01L27/11502 , G11C11/22 , G11C11/38 , H01L29/872 , H01L29/88
摘要：一种有两个电极(1，2)的开关元件，电极之间有半导体电介质(3)，电极(2)包括一与半导体电介质(3)形成肖特基接触的材料，而肖特基接触的空间电荷区(3′)在操作期间形成电子的隧道势垒。根据本发明，开关元件的特征在于，电介质(3)包括带有剩余极化的铁电材料，该剩余极化影响隧道势垒的尺寸。从而取决于电介质(3)的剩余极化，达到开关元件具有不同的转换状态。这些转换状态保持到电介质(3)的极化改变为止。

6. 发明申请

WO2007131226A2 MULTI-VALUED LOGIC/MEMORY AND METHODS THEREOF 审中-公开
标题翻译：多值逻辑/存储器及其方法
公开(公告)号：WO2007131226A2
公开(公告)日：2007-11-15
申请号：PCT/US2007068361
申请日：2007-05-07
申请人： ROCHESTER INST TECH
发明人： VEGA REINALDO , SUDIRGO STEPHEN
IPC分类号： G11C11/00
CPC分类号： G11C11/412 , G11C11/38 , G11C11/5692
摘要： A memory cell and method for making a memory cell in accordance with embodiments of the present invention includes two or more tunnel diodes, a loading system, and a driving system. The two or more tunnel diodes are coupled together, the loading system is coupled to the tunnel diodes and the driving system is coupled to the tunnel diodes and the loading system. The driving system drives a sense node from the tunnel diodes, the loading system, and the driving system between at least three or more substantially stable logic states.
摘要翻译：根据本发明的实施例的用于制造存储单元的存储单元和方法包括两个或更多个隧道二极管，负载系统和驱动系统。两个或更多个隧道二极管耦合在一起，负载系统耦合到隧道二极管，并且驱动系统耦合到隧道二极管和负载系统。驱动系统在至少三个或更多基本稳定的逻辑状态之间从隧道二极管，负载系统和驱动系统驱动感测节点。

7. 发明申请

WO01067458A1 ELECTRONIC SEMICONDUCTOR CIRCUIT WHICH INCLUDES A TUNNEL DIODE 审中-公开
标题翻译：电子半导体电路，其中包括隧道二极管
公开(公告)号：WO01067458A1
公开(公告)日：2001-09-13
申请号：PCT/US2001/006753
申请日：2001-03-02
IPC分类号： G11C11/38 , G11C11/412 , H01L21/8244 , H01L27/11 , G11C11/00 , G11C7/00 , G11C11/34
CPC分类号： H01L27/11 , G11C11/38 , G11C11/412 , H01L27/1104
摘要： A static RAM memory cell (30) uses cross-coupled enhancement mode, N-channel MOD drive transistors (36) to form a bistable flip-flop. A load circuit (34) couples between I/O ports (40) of the drive transistors (36) and Vcc. For each drive transistor (36), the load circuit includes a depletion mode, N-channel MOS load transistor (54) and a forward biased tunnel diode (32). The drain and gate of the load transistor (54) couple across the anode and cathode of the tunnel diode (32) so that the forward voltage (Vf) of the tunnel diode (32) controls the Vgs transfer curve (56) of the load transistor. The tunnel diode (32) may be formed at a junction between a mono-crystalline silicon layer (88) at a region (98, 100) which also serves as a source or drain of a transistor (36, 54) and a poly-crystalline silicon layer (106). The poly-crystalline silicon layer (106) also serves as a non-metallic, conductive interconnection (55) to save space.
摘要翻译：静态RAM存储单元（30）使用交叉耦合增强模式，N沟道MOD驱动晶体管（36）形成双稳态触发器。负载电路（34）耦合在驱动晶体管（36）和Vcc的I / O端口（40）之间。对于每个驱动晶体管（36），负载电路包括耗尽模式N沟道MOS负载晶体管（54）和正向偏置隧道二极管（32）。负载晶体管（54）的漏极和栅极耦合在隧道二极管（32）的阳极和阴极之间，使得隧道二极管（32）的正向电压（Vf）控制负载的Vgs转移曲线（56）晶体管。隧道二极管（32）可以形成在也用作晶体管（36,54）的源极或漏极的区域（98,100）处的单晶硅层（88）之间的结处，晶体硅层（106）。多晶硅层（106）还用作非金属导电互连（55）以节省空间。

8. 发明申请

WO2006113815A1 STATIC RAM MEMORY CELL WITH DNR CHALCOGENIDE DEVICES AND METHOD OF FORMING 审中-公开
标题翻译：具有DNR氯化氢装置的静态RAM存储器单元及其形成方法
公开(公告)号：WO2006113815A1
公开(公告)日：2006-10-26
申请号：PCT/US2006/014762
申请日：2006-04-19
申请人： MICRON TECHNOLOGY, INC. , LIU, Jun , GILTON, Terry, L.
发明人： LIU, Jun , GILTON, Terry, L.
IPC分类号： G11C11/38
CPC分类号： G11C11/38 , G11C13/0011 , G11C13/0014 , G11C13/0016 , G11C2211/5614
摘要： [0042] An SBAM memory device having improved stability including two series connected devices, at least one of the devices being a chalcogenide device exhibiting differential negative resistance characteristics. One of the two devices serves as the load of the other. A switch is provided to bias a middle input node and switch the memory device between two logic states.
摘要翻译：具有改进的稳定性的SBAM存储器件包括两个串联连接的器件，所述器件中的至少一个是呈现差分负电阻特性的硫族化物器件。两个设备中的一个用作另一个设备的负载。提供开关以偏置中间输入节点并且在两个逻辑状态之间切换存储器件。

9. 发明公开

EP0088421A3 Semiconductor memory device having tunnel diodes 失效
标题翻译：具有隧道二极管的半导体存储器件
公开(公告)号：EP0088421A3
公开(公告)日：1986-11-26
申请号：EP83102232
申请日：1983-03-07
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Matsukawa, Naohiro
IPC分类号： G11C11/34 , G11C11/38
CPC分类号： G11C11/38
摘要： A semiconductor memory device has at least one memory cell (MC11 to MCMN) which includes first and second tunnel diodes (TD1 and TD2) connected in series in a forward-bias direction between first and second power source terminals (VD and VS). The first and second power source terminals (VD and VS) are held at constant potentials. A switching MOS transistor (TR1) is connected at one end to a connection point between the first and second tunnel diodes (TD1 and TD2). The potential at the connection point between the first and second tunnel diodes (TD1 and TD2) is determined by the potential at the other end of the switching MOS transistor (TR1).

10. 发明公开

EP0068164A2 Two state memory cell 失效
标题翻译：与两个开关状态的存储器单元。
公开(公告)号：EP0068164A2
公开(公告)日：1983-01-05
申请号：EP82104821.2
申请日：1982-06-02
申请人： International Business Machines Corporation
发明人： Malaviya, Shashi Dhar
IPC分类号： G11C11/38
CPC分类号： G11C11/38
摘要： A two state memory cell includes a bipolar transistor (11) and a tunnel diode (16) shunted across the base-collector junction thereof. A constant operating current is established through the transistor (11) and the tunnel diode (16). The voltage across the tunnel diode (16) may thus be maintained at one of two stable levels, while the bipolar transistor (11) is kept on regardless of the tunnel diode voltage, which determines the ZERO or ONE state of the cell.
Since the transistor (11) is not switched on and off when the memory state (corresponding to the two tunnel diode voltage levels) changes, memory cell switching speed is not degraded by transistor switching delay. Moreover, since the current in the tunnel diode (16) is maintained constant, preferably at a value midway between the tunnel diode peak and valley currents, the noise margin of the memory cell is enhanced and the possibility of false switching reduced. The tunnel diode/bipolar transistor combination may be formed on a semiconductor substrate as an integrated structure, thereby providing a high density memory cell.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式