专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN1407720A 可变抽样率的递归数字滤波器失效
公开(公告)号：CN1407720A
公开(公告)日：2003-04-02
申请号：CN02129721.5
申请日：2002-08-08
申请人：特克特朗尼克公司
发明人： K·M·费尔古森
IPC分类号： H03H21/00 , H03H17/00
CPC分类号： H03H17/0294 , H03H17/0416
摘要：本发明提供可变抽样率的递归数字滤波器，它根据各个相当的抽样率改变自适应数字滤波器的滤波系数。最初针对特定的抽样率来校准自适应数字滤波器，所述特定的抽样率确定要采用的特定的滤波系数。当改变抽样率时，确定经校准的或者初始的抽样率与新抽样率之比，并根据该比值计算系数因子。系数因子用于修改对应于经校准的抽样率的初始滤波系数，从而产生对应于新抽样率的新系数。把新系数应用于自适应数字滤波器以提供所需的信号处理而不需要再抽样或再校准，而且不改变频率响应。

2. 发明公开

CN109698701A 具有内插的数字硅麦克风有权
公开(公告)号：CN109698701A
公开(公告)日：2019-04-30
申请号：CN201811239342.3
申请日：2018-10-23
申请人：英飞凌科技股份有限公司
发明人： E·巴赫 , D·斯特雷尤斯尼格 , L·瓦利
IPC分类号： H03M3/00 , H04R1/08
CPC分类号： H03M3/496 , H03H17/0416 , H03M3/32 , H03M3/368 , H03M3/414 , H03M3/458 , H03M3/498 , H04R3/00 , H04R2201/003 , H03M3/494 , H03M3/406 , H04R1/08
摘要：本公开涉及具有内插的数字硅麦克风。根据一个实施例，数字麦克风接口电路包括：Δ-Σ模数转换器(ADC)，具有被配置为耦合到麦克风的输入；数字低通滤波器，被耦合到Δ-ΣADC的输出；以及数字Σ-Δ调制器，被耦合到数字低通滤波器的输出。数字Σ-ΔADC、数字低通滤波器和数字Σ-Δ调制器被配置为在不同的采样频率处操作。

3. 发明授权

CN100592627C 可变抽样率的递归数字滤波器及对应的方法失效
公开(公告)号：CN100592627C
公开(公告)日：2010-02-24
申请号：CN02129721.5
申请日：2002-08-08
申请人：特克特朗尼克公司
发明人： K·M·费尔古森
IPC分类号： H03H21/00 , H03H17/00
CPC分类号： H03H17/0294 , H03H17/0416
摘要：本发明提供可变抽样率的递归数字滤波器，它根据各个相当的抽样率改变自适应数字滤波器的滤波系数。最初针对特定的抽样率来校准自适应数字滤波器，所述特定的抽样率确定要采用的特定的滤波系数。当改变抽样率时，确定经校准的或者初始的抽样率与新抽样率之比，并根据该比值计算系数因子。系数因子用于修改对应于经校准的抽样率的初始滤波系数，从而产生对应于新抽样率的新系数。把新系数应用于自适应数字滤波器以提供所需的信号处理而不需要再抽样或再校准，而且不改变频率响应。

4. 发明公开

CN101394161A 采样率转换器无效
公开(公告)号：CN101394161A
公开(公告)日：2009-03-25
申请号：CN200810125963.9
申请日：2008-06-11
申请人：株式会社东芝
发明人：古田雅则 , 山路隆文 , 上野武司
IPC分类号： H03H17/00 , H03H17/02 , H03H17/06 , H03K5/159
CPC分类号： H03H17/04 , H03H17/0416
摘要：一种采样率转换器，包括：合成单元，其在从0到fS/N(其中N表示自然数)的频段中，以至少大于1的增益，将以频率fS采样的输入信号与频率为fS的反馈信号进行合成，以生成合成信号；下采样器，其对所述合成信号进行下采样，以获取采样率为fS/N的输出信号；以及上采样器，其对所述输出信号进行上采样，以生成所述反馈信号。

5. 发明公开

CN1305356A 前向－反向信道内插器无效
公开(公告)号：CN1305356A
公开(公告)日：2001-07-25
申请号：CN99807489.6
申请日：1999-05-25
申请人：格莱纳瑞电子公司
发明人：克劳迪奥·G·雷伊 , 奥格詹·B·凯蒂克
IPC分类号： A61B19/00 , H03M13/00 , H03H7/30 , G06F17/10
CPC分类号： H03H17/0461 , H03H17/0288 , H03H17/0416 , H04L25/0232 , H04L2025/0349
摘要：具有线性响应的内插器(40)具有利用ⅡR滤波器(42)实现的第一级,以利用相对较少的滤波器系数实现窄的过渡带宽。采用填零和滤波来实现内插。接着利用前向－反向滤波方法来实现ⅡR滤波器(42)的线性响应。要被内插的输入序列被填零,且首次经过ⅡR滤波器(42)滤波。接着由此生成的序列的时间顺序被反向,并且再次通过ⅡR滤波器(42)滤波。之后,生成的输出序列再次被反向。保护块被添加到输入序列的两端,接着一个由0组成的码块被附加到填0的被保护输入序列后。附加的0码块使得ⅡR滤波器的阶跃响应(42)的起始和结束瞬变影响在两端相等,这样就能改善内插的精度。接下来利用FIR滤波器(44)级填零和滤波,以进一步增加内插。在FIR滤波器(44)级之后还可包括一个线性内插器。

6. 发明授权

CN1126251C 梳形滤波器失效转让
公开(公告)号：CN1126251C
公开(公告)日：2003-10-29
申请号：CN98801392.4
申请日：1998-08-21
申请人：西门子公司
发明人： D·德拉克瑟马尔
IPC分类号： H03H17/04 , H03H17/02
CPC分类号： H03H17/045 , H03H17/0251 , H03H17/0416
摘要：本发明涉及了一个由串联积分器(I1，I2，I3)组成的梳形滤波器，用于提供低扫描频率的数字式数据流，该梳形滤波器输入的是高扫描频率的数字式数据流。数字式数据流的最高值位在第一和第二积分器(I1，I2)中被复位，这里第一积分器(I)中数据位的复位被存储在计数器(Z)里。计数器(Z)的计数结果在复位时被输入给末级积分器(I3)的最高值位。

7. 发明公开

CN1239604A 梳形滤波器失效转让
公开(公告)号：CN1239604A
公开(公告)日：1999-12-22
申请号：CN98801392.4
申请日：1998-08-21
申请人：西门子公司
发明人： D·德拉克瑟马尔
IPC分类号： H03H17/04 , H03H17/02
CPC分类号： H03H17/045 , H03H17/0251 , H03H17/0416
摘要：本发明涉及了一个由串联积分器(Ⅰ1，Ⅰ2，Ⅰ3)组成的梳形滤波器，用于提供低扫描频率的数字或数据流，该梳形滤波器输入的是高扫描频率的数字式数据流。数字式数据流的最高值位在第一和第二积分器(Ⅰ1，Ⅰ2)中被复位，这里第一积分器(Ⅰ)中数据位的复位被存储在计数器(Z)里。计数器(Z)的计数结果在复位时被输入给末级积分器(Ⅰ3)的最高值位。

8. 发明申请

WO2008034027A3 PROCESSOR ARCHITECTURE FOR PROGRAMMABLE DIGITAL FILTERS IN A MULTI-STANDARD INTEGRATED CIRCUIT 审中-公开
标题翻译：多标准集成电路中可编程数字滤波器的处理器架构
公开(公告)号：WO2008034027A3
公开(公告)日：2008-09-12
申请号：PCT/US2007078439
申请日：2007-09-14
申请人： TEXAS INSTRUMENTS INC , SADAFALE MANGESH DEVIDAS , KRATOCHWIL KONRAD , KHASNIS HIMAMSHU GOPALAKRISHNA
发明人： SADAFALE MANGESH DEVIDAS , KRATOCHWIL KONRAD , KHASNIS HIMAMSHU GOPALAKRISHNA
IPC分类号： G06F17/17
CPC分类号： H03H17/0294 , H03H17/0223 , H03H17/0416 , H03H2218/10
摘要： An architecture for cascaded digital filters (104-1, 106-1 to 104-6, 106-6) comprises independently programmable controlling registers and independent interpolating factors (Il to 16); a digital to analog converter (108) for converting the digital signals into analog signals with a constant sampling rate which matches with the interpolating factors of the cascaded digital filters. Each filter (106-1 to 106-6) property (filters order, coefficient symmetry, half- band, and poly-phase) can be programmed independently to support different system requirements and extract maximum throuput from a given hardware. The method of filtering digital signals comprises the steps of determining an interpolation factor of the cascaded digital filters with the lowest number of computations so as to match with the single sampling rate of the digital to analog converter, determining active filters and an interpolation factor of each digital filter in the cascaded digital filters, and determining a mode of operation of the cascaded digital filters.
摘要翻译：用于级联数字滤波器（104-1,106-1至104-6,106-6）的架构包括独立可编程控制寄存器和独立内插因子（Il至16）; 数模转换器（108），用于将数字信号转换成具有与级联数字滤波器的内插因子相匹配的恒定采样率的模拟信号。每个滤波器（106-1至106-6）的属性（滤波器顺序，系数对称，半频带和多相）可以独立编程，以支持不同的系统要求，并从给定的硬件中提取最大的输出。滤波数字信号的方法包括以下步骤：确定具有最低计算次数的级联数字滤波器的内插因子，以便与数模转换器的单采样率相匹配，确定有源滤波器和每个级联数字滤波器中的数字滤波器，以及确定级联数字滤波器的操作模式。

9. 发明申请

WO2008034027A2 PROCESSOR ARCHITECTURE FOR PROGRAMMABLE DIGITAL FILTERS IN A MULTI-STANDARD INTEGRATED CIRCUIT 审中-公开
标题翻译：用于多标准集成电路中可编程数字滤波器的处理器架构
公开(公告)号：WO2008034027A2
公开(公告)日：2008-03-20
申请号：PCT/US2007/078439
申请日：2007-09-14
申请人： TEXAS INSTRUMENTS INCORPORATED , SADAFALE, Mangesh, Devidas , KRATOCHWIL, Konrad , KHASNIS, Himamshu, Gopalakrishna
发明人： SADAFALE, Mangesh, Devidas , KRATOCHWIL, Konrad , KHASNIS, Himamshu, Gopalakrishna
IPC分类号： G06F17/17
CPC分类号： H03H17/0294 , H03H17/0223 , H03H17/0416 , H03H2218/10
摘要： An architecture for cascaded digital filters (104-1, 106-1 to 104-6, 106-6) comprises independently programmable controlling registers and independent interpolating factors (Il to 16); a digital to analog converter (108) for converting the digital signals into analog signals with a constant sampling rate which matches with the interpolating factors of the cascaded digital filters. Each filter (106-1 to 106-6) property (filters order, coefficient symmetry, half- band, and poly-phase) can be programmed independently to support different system requirements and extract maximum throuput from a given hardware. The method of filtering digital signals comprises the steps of determining an interpolation factor of the cascaded digital filters with the lowest number of computations so as to match with the single sampling rate of the digital to analog converter, determining active filters and an interpolation factor of each digital filter in the cascaded digital filters, and determining a mode of operation of the cascaded digital filters.
摘要翻译：级联数字滤波器（104-1,106-1至104-6,106-6）的架构包括独立可编程控制寄存器和独立内插因子（II至16）; 数字到模拟转换器（108），用于以与级联数字滤波器的内插因子匹配的恒定采样速率将数字信号转换成模拟信号。每个滤波器（106-1至106-6）属性（滤波器阶数，系数对称，半带和多相）可以独立编程以支持不同的系统要求，并从给定硬件中提取最大的throuput。滤波数字信号的方法包括以下步骤：确定具有最少计算次数的级联数字滤波器的内插因子，以便与数模转换器的单个采样率相匹配，确定有源滤波器和每个滤波器的内插因子数字滤波器，以及确定级联数字滤波器的工作模式。

10. 发明专利

JP4159318B2 Variable sample rate recursive digital filter and filtering method 有权
公开(公告)号：JP4159318B2
公开(公告)日：2008-10-01
申请号：JP2002221582
申请日：2002-07-30
申请人：テクトロニクス・インコーポレイテッドTektronix,Inc.
发明人：ケヴィン・エム・ファーガソン
IPC分类号： H03H17/00 , H04N5/14 , H03H17/02 , H03H17/04 , H03H17/06 , H03H21/00
CPC分类号： H03H17/0294 , H03H17/0416

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式