专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101903346B1 기억 소자, 기억 장치, 신호 처리 회로, 기억 소자의 구동 방법 有权
公开(公告)号：KR101903346B1
公开(公告)日：2018-10-04
申请号：KR1020120003720
申请日：2012-01-12
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키
IPC分类号： G11C7/10 , G11C5/06 , H01L29/786 , G06F1/32
CPC分类号： G11C14/00 , G11C7/1006 , G11C11/412 , G11C19/28 , H01L21/84 , H01L27/0688 , H01L27/105 , H01L27/10852 , H01L27/10873 , H01L27/10894 , H01L27/10897 , H01L27/115 , H01L27/1203 , H01L27/1225
摘要： 전원전압의공급이정지된후에도데이터유지가능한기억소자를제공한다. 소비전력이저감가능한신호처리회로를제공한다. 클록신호에동기하여데이터를유지하는기억소자에있어서, 산화물반도체층에채널이형성되는트랜지스터및 용량소자를사용함으로써, 전원전압의공급이정지된동안에도데이터유지를할 수있다. 여기에서, 전원전압의공급을정지하기전에, 클록신호의레벨을일정하게유지한상태에서상기트랜지스터를오프상태로함으로써, 데이터를정확하게용량소자에유지시킬수 있다. 또한이러한기억소자를, CPU, 메모리, 및주변제어장치의각각에사용함으로써, CPU를사용한시스템전체에서, 전원전압의공급정지를가능하게하여상기시스템전체의소비전력을삭감할수 있다.

2. 发明授权

KR101881366B1 반도체 장치 및 그 동작 방법 有权
公开(公告)号：KR101881366B1
公开(公告)日：2018-07-24
申请号：KR1020120060066
申请日：2012-06-04
申请人： 에스케이하이닉스 주식회사
发明人： 문영석 , 이형동 , 권용기 , 양형균 , 김홍식
IPC分类号： G11C29/00 , G11C7/24
CPC分类号： G06F11/073 , G06F11/004 , G06F12/00 , G06F12/0804 , G06F2212/3042 , G11C7/02 , G11C7/1006 , G11C11/40603 , G11C11/4085
摘要： 본발명은워드라인디스터번스로인하여셀 데이터가손상되는것을방지할수 있는반도체장치및 그동작방법을제공하는것을목적으로한다.본발명에의한반도체장치의동작방법은제 1 기억장치에대한요청을수신하는단계;, 데이터손상위험성을나타내는정보를참고하여요청된주소에대응하는상기제 1 기억장치의제 1 워드라인에인접하는제 2 워드라인에연결된셀들의데이터손상위험성을판단하는단계, 데이터손상위험성이있는것으로판단하는경우상기제 2 워드라인에연결된셀들의데이터를제 2 기억장치에저장하는단계를포함한다.

3. 发明公开

KR20180064088A 메모리 제어 장치 및 방법 审中-公开
公开(公告)号：KR20180064088A
公开(公告)日：2018-06-14
申请号：KR20160164263
申请日：2016-12-05
IPC分类号： G06F11/14 , G11C29/02
CPC分类号： G11C7/1006 , G06F3/0619 , G06F3/064 , G06F11/08 , G11C7/14 , G11C11/5642 , G11C16/26 , G11C29/021 , G11C29/42 , G11C29/50 , G11C2211/5634
摘要： 본기술은, 메모리제어장치및 방법에관한것으로, 메모리제어장치는리드리트라이(read retry, RR) 테이블과, 리드되는데이터의에러를정정하는에러정정부및 상기 RR 테이블및 에러정정부에기능적으로연결되는프로세서를포함할수 있다. 그리고메모리제어방법은, 리드페일이인식되면상기 RR 테이블의기준리드전압을선택하고, 상기기준리드전압에의해리드되는셀의수를분석하여기준리드전압의쉬프트방향을설정하며, 상기 RR 테이블에서설정된쉬프트방향의리드전압들에기반하여상기메모리장치의리드리트라이동작을제어할수 있다.

4. 发明公开

KR20180058378A 버퍼 회로, 이를 이용하는 반도체 장치 및 시스템 审中-公开
公开(公告)号：KR20180058378A
公开(公告)日：2018-06-01
申请号：KR20160157265
申请日：2016-11-24
IPC分类号： G11C7/10 , H03F3/45
CPC分类号： G11C11/4093 , G11C5/147 , G11C7/1006 , G11C7/1051 , G11C7/106 , G11C7/1072 , G11C7/1078 , G11C7/1084 , G11C7/1093
摘要： 버퍼회로는공통노드구동부, 제 1 증폭부, 제 2 구동부및 제 2 증폭부를포함할수 있다. 상기공통노드구동부는클럭신호에기초하여공통노드의전압레벨을변화시킬수 있다. 상기제 1 증폭부는상기클럭신호에기초하여증폭동작을수행할수 있다. 상기제 2 구동부는상기공통노드로부터출력되는신호에기초하여상기제 2 증폭부를활성화시켜상기제 2 증폭부가증폭동작을수행하도록할 수있다. 따라서, 상기제 1 증폭부및 상기제 2 증폭부는하나의클럭신호에기초하여증폭동작을수행할수 있다.

5. 发明公开

KR20180046846A 디램 기반 프로세싱 유닛 审中-公开
公开(公告)号：KR20180046846A
公开(公告)日：2018-05-09
申请号：KR20170059473
申请日：2017-05-12
IPC分类号： G06F13/16 , G11C11/40
CPC分类号： G11C11/4091 , G11C7/1006 , G11C11/4076 , G11C11/4087 , G11C11/4096
摘要： 본발명의실시예는적어도하나의컴퓨팅셀 어레이를포함하는 DPU(Dynamic Random Access Memory Processing Unit)를포함할수 있다. 적어도하나의컴퓨팅셀 어레이는적어도하나의컬럼을포함하는어레이내에배치된복수의 DRAM 기반의컴퓨팅셀들을포함할수 있다. 적어도하나의컬럼은적어도세 개의로우의 DRAM 기반의컴퓨팅셀들을포함하고, 적어도세 개의로우의 DRAM 기반의컴퓨팅셀들은적어도세 개의로우의제 1 로우및 제 2 로우상에서동작하는로직기능을제공하고적어도세 개의로우의제 3 로우내에로직기능의결과를저장하도록구성될수 있다.

6. 发明授权

KR101856286B1 비-휘발성 메모리의 소거 동안의 더미 워드 라인 바이어스의 제어 有权
公开(公告)号：KR101856286B1
公开(公告)日：2018-05-09
申请号：KR20147036418
申请日：2013-05-02
IPC分类号： G11C16/16 , G11C7/10 , G11C11/56
CPC分类号： G11C16/14 , G11C7/1006 , G11C11/5635 , G11C16/0483 , G11C16/16
摘要： NAND 스트링과같은비-휘발성메모리를소거하는기법은비-사용자데이터또는더미저장소자들을포함한다. 상기비-사용자데이터저장소자들의전압들은기판에인가되는소거전압의제어된상승에의해더 높게용량적으로결합된다. 상기전압들은패스게이트트랜지스터를비-전도성상태로만듦에의해플로팅되고, 상기패스게이트트랜지스터는전압드라이버와비-사용자데이터저장소자사이에있다. 선택게이트트랜지스터들의전압들또한더 높게용량적으로결합될수 있다. 기판전압은계단식으로및/또는연속적인램프로증가될수 있다. 한접근방식에서, 내부더미저장소자들은드라이브됨에반해, 외부더미저장소자들은플로팅된다. 다른접근방식에서, 외부그리고내부더미저장소자들은플로팅된다. 저장소자들의기록-소거내구성은기판의감소된전하의트랩으로인해증가된다.

7. 发明公开

KR20180034842A 메모리 제어장치 및 방법 审中-公开
标题翻译：控制存储设备的装置和方法
公开(公告)号：KR20180034842A
公开(公告)日：2018-04-05
申请号：KR20160124551
申请日：2016-09-28
IPC分类号： G06F3/06 , G06F12/02
CPC分类号： G11C7/1006 , G06F12/1018 , G06F13/1684 , G06F2212/1044 , G11C7/1048 , G11C7/109 , G11C29/10 , G11C29/20
摘要： 본기술은, 메모리장치로데이터를처리하는메모리제어장치및 메모리제어장치의동작방법에관한것으로, 메모리제어장치는, 수신되는제1 어드레스의프로그램데이터를압축데이터로변환하는단계; 압축데이터, 상기압축데이터에대응되는비압축데이터가라이트된상기메모리장치의제2 어드레스및 상기데이터의라이트횟수를나타내는카운터등을포함하는중복제거테이블에서상기변환된압축데이터를검색하는중복제거테이블검색단계; 및상기중복제거테이블에서상기변환된압축데이터를검색되면, 상기중복제거테이블에서상기압축데이터에대응되는제2 어드레스를상기제1 어드레스에맵핑하고상기메모리장치의라이트동작을수행하지않으며, 상기검색테이블을갱신하는단계를포함할수 있다.
摘要翻译：该技术涉及用于将数据处理成存储器件的存储器控制装置以及存储器控制装置的操作方法。用于控制存储器的方法可以包括：将接收到的具有第一地址的程序数据转换成压缩数据;搜索包括压缩数据的去重复表;存储装置的第二地址，其中与压缩数据相对应的非压缩数据已被写入; 指示转换的压缩数据的数据的写入次数的计数器，并且如果在去重复表中搜索转换的压缩数据，则将与去重复表中的压缩数据相对应的第二地址映射到第一地址，不执行存储器装置对所接收的节目数据的写入操作，以及更新去重复表。

8. 发明公开

KR20180025811A 반도체 기억장치 审中-公开
标题翻译：半导体存储器件
公开(公告)号：KR20180025811A
公开(公告)日：2018-03-09
申请号：KR20170102599
申请日：2017-08-11
申请人： WINBOND ELECTRONICS CORP
发明人： MURAKAMI HIROKI , SENO MAKOTO
IPC分类号： G11C16/32 , G11C7/04 , G11C7/22 , G11C16/04
CPC分类号： G11C7/109 , G11C7/1006 , G11C7/1063 , G11C7/1066 , G11C7/1093 , G11C7/222 , G11C8/18 , G11C11/4093 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/26 , G11C16/32
摘要： [과제] 외부로부터의제어신호에동기해서고속동작하는것이가능한반도체기억장치를제공한다. [해결수단] 외부제어신호에응답해서커맨드나어드레스등의입력데이터를수취하는데이터입력부(110)와, 복수의메모리소자를포함하는메모리어레이부(130)와, 외부제어신호에응답해서메모리어레이부로부터독출된데이터를출력하는데이터출력부(140)와, 지연보상하는기능을구비한제어부(160)를포함한다. 지연보상하는기능은, 입력데이터가수취되고있는사이에, 내부회로의지연시간을평가하고, 평가에의해얻어진지연정보를기억수단에기억하고, 지연정보에의거해서데이터출력부(140)의출력타이밍을조정한다.
摘要翻译：提供了能够与外部控制信号同步的高速操作的半导体存储器件。半导体存储器件具有数据输入部分，存储器阵列，数据输出部分和控制部分。数据输入部分响应于外部控制信号而接收命令和地址输入数据。存储器阵列具有多个存储器元件。数据输出部分响应于外部控制信号输出从存储器阵列读取的数据。控制部分具有延迟补偿的功能。在接收输入数据的时间间隔期间，延迟补偿的功能估计内部电路的延迟时间，将估计的延迟时间存储在存储器单元中，并且调整数据输出部分的输出时序。

9. 发明公开

KR20180006783A 반도체 메모리 장치 审中-公开
标题翻译：半导体存储器件
公开(公告)号：KR20180006783A
公开(公告)日：2018-01-19
申请号：KR20160087621
申请日：2016-07-11
申请人： SK HYNIX INC
发明人： PARK WON SUN
IPC分类号： G11C16/08 , G06F12/02 , G06F13/16 , G11C16/04 , G11C16/30
CPC分类号： G11C16/32 , G11C7/1006 , G11C16/0483 , G11C16/08 , G11C16/3459
摘要： 본기술은반도체메모리장치에관한것으로, 본발명의실시예에따른반도체메모리장치는다수의메모리블럭들을포함하는메모리셀 어레이와, 다수의동작전압들을생성하기위한전압생성회로와, 순차적으로입력되는데이터신호에응답하여상기다수의동작전압들을상기메모리셀 어레이로전송하기위한디코더회로, 및커멘드에응답하여상기데이터신호, 내부어드레스신호들, 및내부클럭신호를생성하기위한제어로직을포함한다.
摘要翻译：这里提供了一种半导体存储器件。该半导体存储器件包括：包括多个存储块的存储单元阵列; 电压生成电路，被配置为生成多个操作电压; 解码器电路，其被配置为响应于顺序输入的串行数据信号而将所述多个操作电压传输到所述存储器单元阵列; 以及控制逻辑，被配置为响应于命令产生数据信号，内部地址信号和内部时钟信号。

10. 发明公开

KR1020170111386A 데이터 저장 장치 및 그것의 동작 방법 审中-实审
标题翻译：数据存储设备及其操作方法
公开(公告)号：KR1020170111386A
公开(公告)日：2017-10-12
申请号：KR1020160036730
申请日：2016-03-28
申请人： 에스케이하이닉스 주식회사
发明人： 김세현 , 박진
IPC分类号： G06F9/30 , G06F11/14 , G06F3/06 , G06F12/02
CPC分类号： G06F11/0793 , G06F3/0619 , G06F3/064 , G06F3/0679 , G06F11/0727 , G06F11/0754 , G06F11/079 , G11C7/1006 , G11C16/10 , G11C16/105 , G11C16/20 , G11C16/26
摘要： 본발명은불휘발성메모리장치를저장매체로서사용하는데이터저장장치에관한것이다. 상기데이터저장장치는, 불휘발성메모리장치; 시드값을사용해서, 상기불휘발성메모리장치에저장될데이터를랜덤화하고, 상기불휘발성메모리장치로부터읽혀진데이터를디-랜덤화하는랜덤화유닛; 및정전상태로부터정상상태로복귀된경우, 전원문제가발생된상기불휘발성메모리장치의페이지를검출하고, 상기랜덤화유닛을통해서상기전원문제가발생된페이지의데이터를상기전원문제가발생된페이지에대응하는시드값과는다른시드값을사용해서랜덤화하는컨트롤유닛을포함한다.
摘要翻译：本发明涉及使用非易失性存储装置作为存储介质的数据存储装置。该数据存储设备包括：非易失性存储器设备; 随机化单元，其使用种子值使要存储在非易失性存储器件中的数据随机化并且使从非易失性存储器件读取的数据去随机化; 当电源已经从电源状态返回到正常状态时，检测其中发生电源问题的非易失性存储装置的页面，并且种子值与种子值对应的种子值不同。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式