专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102482648B1 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치 有权
公开(公告)号：KR102482648B1
公开(公告)日：2022-12-29
申请号：KR1020160003027
申请日：2016-01-11
IPC分类号： G02F1/1368 , G02F1/1335 , G02F1/1343 , H01L29/786 , H01L29/66
摘要： 실시예에따른박막트랜지스터기판은, 기판; 기판위에배치되며, 질화물계반도체층을포함하고상부면에하부방향으로함몰된리세스영역을갖는채널층, 채널층의상부면 제1 영역에전기적으로연결된소스전극, 채널층의상부면 제2 영역에전기적으로연결된드레인전극, 채널층의리세스영역에배치된게이트전극을포함하는박막트랜지스터; 를포함할수 있다.

2. 发明授权

KR102482856B1 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 有权
公开(公告)号：KR102482856B1
公开(公告)日：2022-12-28
申请号：KR1020170173298
申请日：2017-12-15
IPC分类号： H01L29/786 , H10K59/00
摘要： 본발명의일 실시예는, 기판상의산화물반도체층을포함하며, 상기산화물반도체층은채널부, 채널부의일측에배치된제1 채널연결부및 상기채널부의타측에배치된제2 채널연결부를포함하고, 상기산화물반도체층은제1 두께및 상기제1 두께보다큰 제2 두께를가지며, 상기채널부의적어도일부는상기제1 두께를가지며, 상기제2 채널연결부는상기제2 두께를갖는, 박막트랜지스터를제공한다.

3. 发明授权

KR102479944B1 반도체 장치 有权
公开(公告)号：KR102479944B1
公开(公告)日：2022-12-20
申请号：KR1020217037808
申请日：2013-04-05
IPC分类号： H01L29/786
摘要： 트랜지스터는, 제 1 게이트전극층과산화물반도체적층사이에끼워진절연층과, 제 2 게이트전극층과산화물반도체적층사이에끼워진절연층을통하여, 제 1 게이트전극층과제 2 게이트전극층과의사이에, 산화물반도체적층을포함한다. 채널형성영역의막 두께는산화물반도체적층의그 외의영역보다작다. 또한, 상기트랜지스터에있어서, 게이트전극층의한쪽은문턱전압을제어하기위한소위백 게이트로서제공되어있다. 이백 게이트에인가하는전위의높이를제어함으로써, 트랜지스터의문턱전압을제어할수 있기때문에, 트랜지스터를노멀리오프로유지하는것이용이하게된다.

4. 发明公开

KR1020220163329A 반도체 장치 审中-实审
公开(公告)号：KR1020220163329A
公开(公告)日：2022-12-09
申请号：KR1020220159666
申请日：2022-11-24
IPC分类号： H01L27/12 , H01L29/786 , H01L29/49 , H10K59/00
摘要： 본발명은, 전기특성의우수한트랜지스터를갖는반도체장치를제공한다. 또는, 개구율이높고, 또한전하용량을증대시키는것이가능한용량소자를갖는반도체장치를제공한다. 게이트전극과, 게이트전극과중첩되는산화물반도체막과, 산화물반도체막에접하는산화물절연막과, 게이트전극과산화물반도체막사이에설치되는산소에대한제1 배리어막과, 산소에대한제1 배리어막에접하는산소에대한제2 배리어막을갖고, 산소에대한제1 배리어막과산소에대한제2 배리어막의내측에, 산화물반도체막및 산화물절연막이설치되어있는반도체장치이다.

5. 发明授权

KR102474833B1 박막 트랜지스터 및 그 제조 방법과 전자 소자 有权
公开(公告)号：KR102474833B1
公开(公告)日：2022-12-05
申请号：KR1020200127410
申请日：2020-09-29
IPC分类号： H01L29/786 , H01L29/66 , H01L29/417
摘要： 일구현예는, 플렉서블기판; 상기플렉서블기판상에형성되고채널영역과도전영역을포함하는산화물반도체박막; 상기산화물반도체박막의상기채널영역상에형성되는게이트절연막; 상기게이트절연막상에형성되는게이트전극; 상기게이트전극과상기산화물반도체박막을덮도록형성되는유기층간절연막; 및상기유기층간절연막상에형성되고상기산화물반도체박막의상기도전영역과전기적으로연결되어있는소스/드레인전극을포함하는박막트랜지스터를제공한다.

6. 发明公开

KR1020220157334A 표시패널 및 그 제조방법 审中-实审
公开(公告)号：KR1020220157334A
公开(公告)日：2022-11-29
申请号：KR1020220149026
申请日：2022-11-09
IPC分类号： H10K59/00 , H10K99/00 , H01L27/12 , H01L29/786
摘要： 표시장치는제1 영역및 상기제1 영역으로부터벤딩된제2 영역을포함하는베이스층, 상기제2 영역에중첩하는하측그루브가정의된적어도하나의무기층, 상기제1 영역에중첩하는실리콘반도체패턴을포함하는제1 박막트랜지스터및 산화물반도체패턴을포함하는제2 박막트랜지스터, 상기하측그루브와연장된상측그루브가정의된절연층들, 다른층 상에배치된복수개의부분들을포함하고, 상기제2 박막트랜지스터와전기적으로연결되며상기제1 영역및 상기제2 영역에중첩하는신호라인, 상기제1 영역및 상기제2 영역에중첩하고, 상기하측그루브및 상기상측그루브의내측에배치된유기층및 상기유기층상에상기제1 영역에중첩하게배치된발광소자를포함한다.

7. 发明授权

KR102471021B1 박막 트랜지스터 표시판 및 이의 제조 방법 有权
公开(公告)号：KR102471021B1
公开(公告)日：2022-11-25
申请号：KR1020160125246
申请日：2016-09-29
IPC分类号： H01L27/12 , H10K59/00 , H01L29/786
摘要： 일실시예에따른박막트랜지스터표시판은기판위에위치하며, 소스영역, 드레인영역및 채널영역을포함하는산화물반도체층, 상기산화물반도체층위에위치하는게이트절연막및 게이트전극, 상기게이트전극위에위치하는제1 보호막, 상기제1 보호막위에위치하는제2 보호막, 상기제2 보호막위에위치하며상기소스영역과연결되는소스전극및 상기드레인영역과연결되는드레인전극을포함하고, 상기제1 보호막및 상기제2 보호막은동일한금속산화물을포함하고, 상기제1 보호막이포함하는금속의함량은상기제2 보호막이포함하는금속의함량과상이하다.

8. 发明公开

KR1020220156500A 박막 트랜지스터 기판 및 이를 이용한 표시장치 审中-实审
公开(公告)号：KR1020220156500A
公开(公告)日：2022-11-25
申请号：KR1020220150034
申请日：2022-11-11
IPC分类号： H01L27/12 , H01L29/786 , H10K59/00
摘要： 본발명은박막트랜지스터기판및 이를이용한표시장치에관한것이다. 본발명의박막트랜지스터기판은다결정반도체를가지며기판위에배치된제1 박막트랜지스터와, 산화물반도체를가지며상기제1 박막트랜지스터위에배치된제2 박막트랜지스터를포함한다. 상기제2 박막트랜지스터가상기제1 박막트랜지스터의적어도일부와중첩된다.

9. 发明公开

KR1020220155966A 반도체 장치 및 그 제작 방법 审中-实审
公开(公告)号：KR1020220155966A
公开(公告)日：2022-11-24
申请号：KR1020220149605
申请日：2022-11-10
IPC分类号： H01L29/49 , H01L29/786 , H01L29/66
摘要： 본발명은산화물반도체내 및산화물반도체막근방에존재하는산소결손을저감시켜산화물반도체막을사용한트랜지스터의전기특성을향상시킨다. 산화반응에서의깁스자유에너지가게이트절연막보다높은게이트전극을사용한반도체장치다. 게이트전극과게이트절연막이접촉된영역에서게이트전극이게이트절연막보다산화반응에서의깁스자유에너지가높은것에기인하여산소가게이트전극으로부터게이트절연막으로이동하고, 상기산소가게이트절연막을투과하여게이트절연막과접촉하여형성된산화물반도체막에공급됨으로써, 산화물반도체막내 및산화물반도체막근방의산소결손을저감시킬수 있다.

10. 发明授权

KR102469896B1 반도체 소자용 패시베이션 층 有权
公开(公告)号：KR102469896B1
公开(公告)日：2022-11-22
申请号：KR1020200068448
申请日：2020-06-05
IPC分类号： H01L21/8238 , H01L29/06 , H01L29/423 , H01L29/66 , H01L29/786
摘要： FET 소자의능동영역상에패시베이션층을갖는반도체소자의구조체및 반도체소자를제조하는방법이개시된다. 반도체소자는기판, 상기기판상에배치된제1 및제2 소스/드레인(S/D) 영역, 상기제1 및제2 S/D 영역사이에배치된나노구조채널영역, 패시베이션층, 상기나노구조채널영역주위에둘러싸여있는나노시트(NS) 구조체를포함한다. 상기 S/D 영역각각은교번구성으로배열된제1 및제2 반도체층의스택및 상기제1 및제2 반도체층의스택상에배치된에피택셜영역을포함한다. 상기패시베이션층의제1 부분은상기에피택셜영역과상기제1 및제2 반도체층의스택사이에배치되고, 상기패시베이션층의제2 부분은상기나노구조채널영역의측벽상에배치된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式