专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20080155237A1 System and method for implementing and utilizing a zero overhead loop 有权
标题翻译：用于实现和利用零开销循环的系统和方法
公开(公告)号：US20080155237A1
公开(公告)日：2008-06-26
申请号：US11644000
申请日：2006-12-22
申请人： Timothy Martin Dobson , Mark Taunton
发明人： Timothy Martin Dobson , Mark Taunton
IPC分类号： G06F9/28
CPC分类号： G06F9/325 , G06F9/381 , G06F9/3851
摘要： A system and method for implementing a zero overhead loop in a microprocessor or microprocessor based system/chip.
摘要翻译：一种用于在微处理器或基于微处理器的系统/芯片中实现零开销环路的系统和方法。

2. 发明申请

US20080155236A1 System and method for implementing a zero overhead loop 有权
标题翻译：用于实现零开销循环的系统和方法
公开(公告)号：US20080155236A1
公开(公告)日：2008-06-26
申请号：US11643998
申请日：2006-12-22
申请人： Sophie Mary Wilson , Timothy Martin Dobson
发明人： Sophie Mary Wilson , Timothy Martin Dobson
IPC分类号： G06F9/30
CPC分类号： G06F9/325 , G06F9/381 , G06F11/36
摘要： A system and method for implementing a zero overhead loop in a microprocessor or microprocessor based system/chip.
摘要翻译：一种用于在微处理器或基于微处理器的系统/芯片中实现零开销环路的系统和方法。

3. 发明申请

US20080147760A1 System and method for performing accelerated finite impulse response filtering operations in a microprocessor 审中-公开
标题翻译：用于在微处理器中执行加速有限脉冲响应滤波操作的系统和方法
公开(公告)号：US20080147760A1
公开(公告)日：2008-06-19
申请号：US11640297
申请日：2006-12-18
申请人： Timothy Martin Dobson
发明人： Timothy Martin Dobson
IPC分类号： G06F17/10
CPC分类号： H03H17/06 , H03H17/0223 , H03H2017/0298
摘要： A system and method for accelerating the performance of finite impulse response (FIR) filtering operations in a processor system. The system and method accelerates FIR filtering operations by using a holding register to provide additional input samples to an instruction beyond those normally accommodated by source registers, and by using a large number of multipliers that can operate in parallel on the input samples in order to generate output sample of a FIR filter, such as a non-decimating FIR filter.
摘要翻译：一种用于加速处理器系统中有限脉冲响应（FIR）滤波操作的性能的系统和方法。该系统和方法通过使用保持寄存器来加速FIR滤波操作，以向除了通常由源寄存器容纳的指令之外的指令提供额外的输入采样，以及通过使用大量可以在输入采样上并行操作的乘法器，以产生 FIR滤波器的输出采样，例如非抽取FIR滤波器。

4. 发明申请

US20050094551A1 Processor instruction for DMT encoding 审中-公开
标题翻译： DMT编码的处理器指令
公开(公告)号：US20050094551A1
公开(公告)日：2005-05-05
申请号：US10949466
申请日：2004-09-27
申请人： Mark Taunton , Timothy Martin Dobson
发明人： Mark Taunton , Timothy Martin Dobson
IPC分类号： H04J11/00
CPC分类号： H04L27/2608
摘要： A method, apparatus and processing instruction for performing DMT encoding substantially simultaneously on one tone or multiple tones comprises the steps of: (a) using a first input operand comprising one or more bit-group data values, each to be encoded for one or more tones; (b) using a second input operand comprising one or more bit-group size values corresponding to the bit-group data values in the first input operand; and (c) generating an output comprising a result of encoding the bit-group data value or values from the first input operand by mapping each of the bit-group data values from the first input operand onto a location in a constellation as determined by the corresponding bit-group size value or values from the second input operand. One embodiment for performing DMT encoding substantially simultaneously on first through fourth tones using a SIMD instruction includes at least the following steps: 1) using a first input operand that includes a 64-bit value having first through fourth half-word fields, each of the first through fourth half-word fields includes a bit-group data value to be DMT encoded for one of the first through fourth tones; 2) using a second input operand that includes a 64-bit value having first through fourth half-word fields, the first through fourth half-word fields define bit-group size values of the first through fourth half-word fields in the first input operand; 3) generating an output including a 128-bit value having first and second 64-bit values each having first and second 32-bit fields, each of the 32-bit fields representing a result of DMT encoding a corresponding bit-group data field from the first input by mapping the first input operand onto a predetermined constellation as determined by the bit-group size values from the second input operand.
摘要翻译：一种用于在一个音调或多个音调基本上同时执行DMT编码的方法，装置和处理指令包括以下步骤：（a）使用包括一个或多个比特组数据值的第一输入操作数，每个要编码一个或多个音调（b）使用包括与所述第一输入操作数中的位组数据值对应的一个或多个位组大小值的第二输入操作数; 以及（c）通过将来自第一输入操作数的位组数据值中的每一个映射到星座中的位置来产生包括对来自第一输入操作数的位组数据值或值进行编码的结果的输出，相应的位组大小值或来自第二个输入操作数的值。使用SIMD指令基本上同时在第一到第四音调上执行DMT编码的一个实施例至少包括以下步骤：1）使用包括具有第一到第四半字字段的64位值的第一输入操作数，第一至第四半字字段包括为第一至第四音调之一编码的DMT的位组数据值; 2）使用包括具有第一至第四半字字段的64位值的第二输入操作数，第一至第四半字字段限定第一输入中第一至第四半字字段的位组大小值操作数 3）产生包括具有第一和第二64位值的128位值的输出，每个具有第一和第二32位字段，每个32位字段表示对相应位组数据字段进行DMT编码的结果，通过将第一输入操作数映射到由来自第二输入操作数的位组大小值确定的预定星座图上的第一输入。

5. 发明授权

US07751557B2 Data de-scrambler 失效
标题翻译：数据解扰器
公开(公告)号：US07751557B2
公开(公告)日：2010-07-06
申请号：US10946306
申请日：2004-09-22
申请人： Mark Taunton , Timothy Martin Dobson
发明人： Mark Taunton , Timothy Martin Dobson
IPC分类号： H04L12/56
CPC分类号： H04N21/42623
摘要： A method and apparatus are disclosed for efficiently de-scrambling one or more bytes of data according to DSL standards on a processor. This is achieved by providing an instruction for de-scrambling one or more bytes of data according to the DSL standards. Accordingly, the invention advantageously provides a processor with the ability to de-scramble data with a single instruction thus allowing for more efficient and faster de-scrambling operations for subsequent processing.
摘要翻译：公开了一种方法和装置，用于根据处理器上的DSL标准有效地去除一个或多个字节的数据。这是通过提供根据DSL标准解密一个或多个字节的数据的指令来实现的。因此，本发明有利地为处理器提供了使用单个指令去加扰数据的能力，从而允许用于后续处理的更有效和更快速的解扰操作。

6. 发明授权

US07580412B2 System and method for generating header error control byte for Asynchronous Transfer Mode cell 失效
标题翻译：用于产生异步传输模式单元的报头错误控制字节的系统和方法
公开(公告)号：US07580412B2
公开(公告)日：2009-08-25
申请号：US10946304
申请日：2004-09-22
申请人： Mark Taunton , Timothy Martin Dobson
发明人： Mark Taunton , Timothy Martin Dobson
IPC分类号： H04L12/56
CPC分类号： H04L12/5601 , H04L2012/5652 , H04L2012/5665 , H04L2012/5673 , H04L2012/6478
摘要： In an Asynchronous Transfer Mode cell, a method and apparatus are disclosed for producing a cell header having bytes with bits in reverse order. Address and control data bytes are received, and a value for a reverse bit Header Error Control byte is generated from the address and control data bytes. Additionally, the order of bits within each address and control data byte is reversed. The produced cell header comprises the reverse bit Header Error Control byte and the address and control data bytes with each address and control data byte having its bits in reversed order. In one embodiment, the present invention provides a processor instruction for producing the cell header having bytes with bits in reverse order. The instruction receives as input address and control data bytes. The instruction then computes a Header Error Control byte and formats the Header Error Control byte in reverse bit order for subsequent processing within the modem. Additionally, the instruction also reverses the bit-order of each byte of the cell header's address and control fields for subsequent processing within the modem.
摘要翻译：在异步传输模式小区中，公开了一种用于产生具有相反顺序的位的字节的信元报头的方法和装置。接收地址和控制数据字节，并从地址和控制数据字节产生反向位头标错误控制字节的值。此外，每个地址和控制数据字节内的位顺序相反。所产生的单元标题包括反向位头标错误控制字节和地址和控制数据字节，其中每个地址和控制数据字节具有相反的顺序。在一个实施例中，本发明提供一种处理器指令，用于产生具有相反顺序的位的字节的信元报头。该指令作为输入地址和控制数据字节接收。然后，该指令计算报头错误控制字节，并以反向位顺序格式化报头错误控制字节，以便调制解调器中的后续处理。此外，该指令还反转了单元头的地址和控制字段的每个字节的位顺序，以便调制解调器中的后续处理。

7. 发明授权

US07305608B2 DSL trellis encoding 有权
标题翻译： DSL网格编码
公开(公告)号：US07305608B2
公开(公告)日：2007-12-04
申请号：US10949517
申请日：2004-09-27
申请人： Mark Taunton , Timothy Martin Dobson
发明人： Mark Taunton , Timothy Martin Dobson
IPC分类号： H03M13/25
CPC分类号： H04L1/0059 , H04L1/0041 , H04L27/2626
摘要： A method is used that substantially simultaneously trellis encodes data to be modulated onto multiple tones. The embodiments of the present invention comprise the steps of: (a) using a first input operand comprising state bits for a first trellis stage; (b) using a second input operand comprising a plurality of input data bits; and (c) generating an output comprising output data bits and output state bits from a first or later trellis stage.
摘要翻译：使用基本上同时网格编码要被调制到多个音调上的数据的方法。本发明的实施例包括以下步骤：（a）使用第一输入操作数，其包括用于第一网格级的状态位; （b）使用包括多个输入数据位的第二输入操作数; 以及（c）产生包括从第一或更后格栅阶段的输出数据位和输出状态位的输出。

8. 发明授权

US07266671B2 Register addressing 有权
标题翻译：注册寻址
公开(公告)号：US07266671B2
公开(公告)日：2007-09-04
申请号：US11003398
申请日：2004-12-06
申请人： Mark Taunton , Sophie Wilson , Timothy Martin Dobson
发明人： Mark Taunton , Sophie Wilson , Timothy Martin Dobson
IPC分类号： G06F12/00
CPC分类号： G06F9/30112 , G06F9/30036 , G06F9/30163
摘要： There is disclosed a technique for accessing a register file which comprises defining a first register address as a plurality of bits and using said first register address to access said register file generating a second register address by using a sequence of said plurality of bits with at least one of said plurality of bits supplied via a unitary operator, the unitary operator being effective to selectively alter the logical value of said bit depending on its logical value in the first register address, and using said second register address to access said register file. A computer system for carrying out such a technique is also enclosed.
摘要翻译：公开了一种用于访问寄存器文件的技术，其包括将第一寄存器地址定义为多个位，并且使用所述第一寄存器地址访问所述寄存器文件，以通过至少使用所述多个位的序列来生成第二寄存器地址所述多个位中的一个通过单一运算符提供，所述单一运算符有效地根据其在第一寄存器地址中的逻辑值选择性地改变所述位的逻辑值，并且使用所述第二寄存器地址来访问所述寄存器堆。还包括用于执行这种技术的计算机系统。

9. 发明授权

US08176398B2 DSL trellis encoding 有权
标题翻译： DSL网格编码
公开(公告)号：US08176398B2
公开(公告)日：2012-05-08
申请号：US11984839
申请日：2007-11-21
申请人： Mark Taunton , Timothy Martin Dobson
发明人： Mark Taunton , Timothy Martin Dobson
IPC分类号： H03M13/25
CPC分类号： H04L1/0059 , H04L1/0041 , H04L27/2626
摘要： A method is used that substantially simultaneously trellis encodes data to be modulated onto multiple tones. The embodiments of the present invention comprise the steps of: (a) using a first input operand comprising state bits for a first trellis stage; (b) using a second input operand comprising a plurality of input data bits; and (c) generating an output comprising output data bits and output state bits from a first or later trellis stage.
摘要翻译：使用基本上同时网格编码要被调制到多个音调上的数据的方法。本发明的实施例包括以下步骤：（a）使用第一输入操作数，其包括用于第一网格级的状态位; （b）使用包括多个输入数据位的第二输入操作数; 以及（c）产生包括从第一或更后格栅阶段的输出数据位和输出状态位的输出。

10. 发明授权

US07903810B2 Single instruction for data scrambling 失效
标题翻译：用于数据加扰的单指令
公开(公告)号：US07903810B2
公开(公告)日：2011-03-08
申请号：US10946173
申请日：2004-09-22
申请人： Mark Taunton , Timothy Martin Dobson
发明人： Mark Taunton , Timothy Martin Dobson
IPC分类号： H04K1/00
CPC分类号： H04K1/00 , H04L9/00 , H04L25/03866
摘要： A method and apparatus are disclosed for efficiently scrambling one or more bytes of data according to DSL standards on a processor. This is achieved by providing an instruction for scrambling one or more bytes of data according to the DSL standards. Accordingly, the invention advantageously provides a processor with the ability to scramble data with a single instruction thus allowing for more efficient and faster scrambling operations for subsequent modulation and transmission.
摘要翻译：公开了一种用于在处理器上根据DSL标准高效地加扰一个或多个字节的数据的方法和装置。这是通过提供根据DSL标准对一个或多个字节的数据进行加扰的指令来实现的。因此，本发明有利地为处理器提供了利用单个指令对数据进行加扰的能力，从而允许用于后续调制和传输的更有效和更快速的加扰操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式